

东南大学电工电子实验中心

实验报告

课程名称：数字逻辑电路实验 C

第 六 次实验

实验名称：可编程数字逻辑设计

院（系）：计软智学院 专业：计算机大类

姓名：段景程 学号：JS123138

实验室：401 实验室 实验组别：

同组人员： 实验时间：2024. 5. 21-5. 28

评定成绩： 审阅教师：

可编程数字逻辑设计

一、 实验目的

- 1、 了解可编程数字系统设计的流程
- 2、 掌握 Quartus 软件的使用方法
- 3、 掌握原理图输入方式设计数字系统的方法和流程

二、 实验原理

利用 Quartus 来设计可编程数字系统，通过 usb 下载到 FPGA 开发板进行实际使用和验证电路

三、 实验内容

一、 模 60 计数器（第 14 周课内验收）

- 1、 观察并记录实验箱上的 FPGA 型号，新建一个 Project，器件选用实验箱上的 FPGA；
- 2、 新建一个原理图文件，用“74161”器件设计一个模 10 同步计数器，并用功能仿真进行验证；
- 3、 点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 10 计数器封装成元件。
- 4、 新建一个原理图文件，用“74161”器件设计一个模 6 同步计数器，并用功能仿真进行验证；
- 5、 点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 6 计数器封装成元件。
- 6、 新建一个原理图文件，调用前面完成的模 6 和模 10 计数器实现一个模 60 同步计数器，并用功能仿真进行验证，用“Tools”→“Netlist Viewers”→“RTL Viewer”查看电路综合结果；
- 7、 分配管脚并适配编译，用“Tools”→“Netlist Viewers”→“Technology Map Viewer”查看电路 Map 结果；用“Tools”→“Chip Planner”查看器件适配结果；并用时序仿真进行验证；
- 8、 将模 60 计数器下载到实验箱，连接时钟进行实物验证（课内验收）；

二、 交通灯控制电路（第 15 周课内验收）

1、 基础部分（70%）

利用内容 1 完成的模 60 计数器，设计一个十字路口交通信号灯控制电路，该交通灯系统两个方向都有红绿灯指示通行，计数器以倒计时方式显示每一路允许通行或禁止通行的时间。每个路口的绿灯时间为 60 秒，红灯时间为 60 秒。

倒计时实现方法提示：设计一个组合逻辑电路实现 0~9 到 9~0 的逻辑转换，将计数器输出和该组合电路相连可实现倒计时显示）。


2、 提高部分（30%）

为该交通灯系统增加黄灯功能。每个路口的绿灯时间为 60 秒，黄灯时间为 10 秒，红灯时间为 70 秒。


四、实验设计及测试方案

一、模 60 计数器


- 1. 分别运用同步送数法来设计模 10 与模 6 电路，进行功能仿真，确认无误后将两个模块保存为元件
 - 2. 运用上述两个电路模块设计出模 60 计数器，确认功能仿真无误后，分配引脚进行全编译和时序仿真
 - 3. 最终将器件改回 FPGA 所适配的，重新分配引脚，下载到 FPGA 进行验证
- 电路原理图：




管脚分配：



RTL 图；



MAP 图:




功能仿真:




时延信息表:

Compilation Report		Clock to Output Times					
Legal Notice		Data Port	Clock Port	Rise	Fall	Clock Edge	Clock Reference
Flow Summary		1 QH[0]	CP	6.942	6.919	Rise	CP
Flow Settings		2 QH[1]	CP	6.942	6.919	Rise	CP
Flow Non-Default Global		3 QH[2]	CP	4.795	4.833	Rise	CP
Flow Elapsed Time		4 QH[3]	CP	4.956	5.016	Rise	CP
Flow OS Summary		5 QL[0]	CP	5.085	5.121	Rise	CP
Flow Log		6 QL[1]	CP	5.085	5.113	Rise	CP
Analysis & Synthesis		7 QL[2]	CP	4.946	4.963	Rise	CP
Fitter		8 QL[3]	CP	5.070	5.096	Rise	CP
Assembler		9 QL[4]	CP	5.076	5.121	Rise	CP
TimeQuest Timing Analyz							
Summary							
Parallel Compilation							
Clocks							
Slow 1200mV 85C Mc							
Slow 1200mV 8C Moc							
Fast 1200mV 8C Mod							
Multicorner Timing An							
Multicorner Datashee							
Clock to Output Ti							
Minimum Clock to							
Advanced I/O Timing							
Clock Transfers							
Report TCSS							
Report RSKM							
Unconstrained Paths							
Messages							

时序仿真:



实际电路连接图：



测试方案：

安装好 usb-blaster 驱动，将原理图下载到 FPGA 中，并使用电路板上的数显来验证是否可以实现 0-59 的模 60 计数器功能

二、交通灯控制电路

1. 基础部分

使用 74161 设计倒序计数器

74161 是四位二进制同步加法计数器，其模为 16，需要使用门电路来将其改为所需要的模 10 计数器。因为使用异步清零法时，在清零时会不可避免地出现尖峰，为了避免，则使用同步送数法。

设有效计数状态为 0000-1001，所以对 QA, QD 输出端取非，输入至置数端，并行输入端设为 0000。

需要输入时钟信号，输出一个计数周期完成的进位信号，并利用门电路完成倒计时。

列出真值表和状态转移图：

个位：

正计时				倒计时			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0
0	0	0	0	1	0	0	1
0	0	0	1	1	0	0	0
0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	0
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0

十位：

正计时				倒计时			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0
0	0	0	0	0	1	0	1
0	0	0	1	0	1	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	0	0

卡诺图和逻辑表达式：

个位：


$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		X	X	X	X
10		1	0	X	X
$Q_0^{n+1} = \overline{Q_0^n}$					

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	1
01		0	0	1	1
11		X	X	X	X
10		0	0	X	X
$Q_1^{n+1} = Q_1$					


$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	1
01		1	1	0	0
11		X	X	X	X
10		0	0	X	X
$Q_2^{n+1} = Q_2 \overline{Q_1} + \overline{Q_2} Q_1$					

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	1	0	0
01		0	0	0	0
11		X	X	X	X
10		0	0	X	X
$Q_3^{n+1} = \overline{Q_3} \overline{Q_2} \overline{Q_1}$					

十位:




功能仿真：



时序仿真：

SIGNAL_LAMP.bdf		LAMP.bdf		SIGNAL_LAMP.vwf		Compilation Report - Clock to Output Times	
Data Port	Clock Port	Rise	Fall	Clock Edge	Clock Reference		
1	LED0	7.759	7.622	Rise	CLK		
2	LED1	7.942	8.120	Rise	CLK		
3	Q0[0]	8.790	8.817	Rise	CLK		
4	Q0[0]	8.126	8.260	Rise	CLK		
5	Q0[1]	7.946	7.765	Rise	CLK		
6	Q0[2]	8.790	8.598	Rise	CLK		
7	Q0[3]	8.647	8.817	Rise	CLK		
8	Q1[0]	8.508	8.636	Rise	CLK		
9	Q1[1]	7.389	7.459	Rise	CLK		
10	Q1[1]	7.461	7.395	Rise	CLK		
11	Q1[2]	8.508	8.636	Rise	CLK		



2. 提高部分

采用自顶向下的设计方式

分为四个状态

状态表如下：

状态		东西			南北		
T1	T0	绿	黄	红	绿	黄	红
0	0	59-0	09	69	59	09	69-09
0	1	59	09-0	69	59	09	09-0
1	0	59	09	69-09	59-0	09	69
1	1	59	09	09-0	59	09-0	69

利用模 4 计数器来充当控制器来控制对应的四个状态，再分别利用计数器实现倒计时，最后利用双四选一选择器 74153 来选择对应输出输出相应状态的倒计时

倒数计数器的设计：
模 10 的个位部分：

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		X	X	X	X
10		1	0	X	X
$Q_0^{n+1} = \bar{Q}_0^n$					

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	1
01		0	0	1	1
11		X	X	X	X
10		0	0	X	X
$Q_1^{n+1} = Q_1$					

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	1
01		1	1	0	0
11		X	X	X	X
10		0	0	X	X
$Q_2^{n+1} = Q_2 \bar{Q}_1 + \bar{Q}_2 Q_1$					

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	1	0	0
01		0	0	0	0
11		X	X	X	X
10		0	0	X	X
$Q_3^{n+1} = \bar{Q}_3 \bar{Q}_2 \bar{Q}_1$					

模 6 的十位部分：

$Q_3 Q_2$	00	01	11	10
00	1	0	0	1
01	1	0	X	X
11	X	X	X	X
10	X	X	X	X
$Q_0^{n+1} = \bar{Q}_0$				
$Q_2 Q_1$	00	01	11	10
00	1	1	0	0
01	0	0	X	X
11	X	X	X	X
10	X	X	X	X
$Q_1^{n+1} = \bar{Q}_1$				
$Q_3 Q_2$	00	01	11	10
00	0	0	0	0
01	0	0	X	X
11	X	X	X	X
10	X	X	X	X
$Q_2^{n+1} = \bar{Q}_2$				
$Q_3 Q_2$	00	01	11	10
00	0	0	0	0
01	0	0	X	X
11	X	X	X	X
10	X	X	X	X
$Q_3^{n+1} = \bar{Q}_3$				
$Q_0 = 0$				

类模 6 的十位部分 (7-1) :

类模 6 部分

Q_C	Q_B	Q_A	Q_C'	Q_B'	Q_A'
0	0	0	1	1	1
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	0	0	0

$Q_A' = Q_A$

Q_C'

Q_B	Q_A	00	01	11	10
0	0	1	0	1	0
0	1	1	0	1	0
1	0	1	0	1	0
1	1	1	0	1	0


$Q_C' = \bar{Q}_B \bar{Q}_A + Q_B Q_A = Q_B \oplus Q_A$

Q_C'


Q_B	Q_A	00	01	11	10
0	0	1	0	1	0
0	1	1	0	1	0
1	0	1	0	1	0
1	1	1	0	1	0

$Q_C' = \bar{Q}_C \bar{Q}_B + Q_B \bar{Q}_A$


Mod4control: (控制器)




功能仿真：




Mod10: (黄灯倒计时/红灯倒计时第二部分 09-00)




功能仿真：




功能仿真：




Eastwest: (东西方向的交通灯)




功能仿真：




Southnorth: (南北方向的交通灯)




功能仿真：



交通灯：




功能仿真：




时延信息表:

Compilation Report		Clock to Output Times					
		Data Port	Clock Port	Rise	Fall	Clock Edge	Clock Reference
1	ew1	pin_name	9.270	9.134	Rise	pin_name	
2	ew2	pin_name	8.157	7.909	Rise	pin_name	
3	ew3	pin_name	8.661	8.533	Rise	pin_name	
4	ew4	pin_name	10.350	10.445	Rise	pin_name	
5	ew5	pin_name	7.928	7.797	Rise	pin_name	
6	ew6	pin_name	10.402	10.070	Rise	pin_name	
7	ew7	pin_name	8.546	8.760	Rise	pin_name	
8	ewgreen	pin_name	8.029	7.812	Rise	pin_name	
9	ewred	pin_name	6.237	6.198	Rise	pin_name	
10	ewyellow	pin_name	7.827	7.629	Rise	pin_name	
11	sn1	pin_name	10.605	10.521	Rise	pin_name	
12	sn2	pin_name	8.957	8.726	Rise	pin_name	
13	sn3	pin_name	9.461	9.175	Rise	pin_name	
14	sn4	pin_name	9.714	9.579	Rise	pin_name	
15	sn5	pin_name	10.113	9.972	Rise	pin_name	
16	sn6	pin_name	9.049	8.946	Rise	pin_name	
17	sn7	pin_name	10.824	11.191	Rise	pin_name	
18	snrgreen	pin_name	8.387	8.198	Rise	pin_name	
19	snred	pin_name	7.536	7.631	Rise	pin_name	
20	snryellow	pin_name	8.465	8.264	Rise	pin_name	

时序仿真:



实际电路连接:



测试方案：

安装好 usb-blaster 驱动，将原理图下载到 FPGA 中，并使用电路板上的数显和 LED 灯来验证是否可以实现交通信号灯的实现

五、实验总结

- 1、了解可编程数字系统设计的流程，学会设计可编程数字系统
- 2、掌握 Quartus 软件的使用方法，学会利用该软件来设计整个项目
- 3、掌握原理图输入方式设计数字系统的方法和流程
- 4、掌握 FPGA 开发板的使用方法，能够下载和使用该板

六、实验建议

无