

1、quartus II 仿真的问题

数电 C 提供的 FPGA 为 EP4CE6F17C8N, Quartus 9.1 sp2 Web 版不支持该器件的功能和时序仿真, 如需进行时序仿真, 可先选择 EP3C5E144C8 器件, 仿真通过后再将器件切换回来。因为切换器件会丢失管脚分配信息, 所以在切换前最好先保存管脚分配结果。

2、如何保存和加载管脚分配结果

- 1) 先按照设计, 将所有用到的器件管脚分配好, 并重新编译, 确认没有问题
- 2) 在菜单栏选择 Assignments—>Export Assignments, 打开图 2.8 所示窗口
- 3) 选择文件保存路径, 保存管脚配置文件
- 4) 下次需要加载以前保存的管脚配置文件, 在菜单栏选择 Assignments—>Import Assignments, 打开图 2.9 所示对话框, 找到前面保存的配置文件, 点击 OK 按钮, 加载设置




图 2.8 Export Assignments 对话框




图 2.9 Import Assignments 对话框

3、FPGA 实验板




图 2.10 FPGA 开发板

FPGA 板提供了 8 个拨动开关 SW7-SW0, 如图 2.10 所示。当拨动开关处在 DOWN 位置 (靠近开发板边缘) 时向 FPGA 相应引脚输入低电平, 同时与该开关对应的指示灯熄

灭；当拨动开关在 UP 位置时向 FPGA 相应引脚输入高电平，对应指示灯点亮。
 FPGA 板还提供了 8 个直接由 FPGA 控制的 LED 灯 LED7-LED0，当 FPGA 输出高电平时 LED 灯点亮，反之则熄灭。表 2.3 分别给出了拨动开关和 LED 的各个引脚连接信息。

表 2.3 拨动开关和 LED 引脚配置

拨动开关引脚配置			LED 引脚配置		
信号名	FPGA 引脚号	说明	信号名	FPGA 引脚号	说明
SW_In[0]	PIN_R16	SW0	LED_Out[0]	PIN_A5	LED0
SW_In[1]	PIN_P15	SW1	LED_Out[1]	PIN_B5	LED1
SW_In[2]	PIN_P16	SW2	LED_Out[2]	PIN_A4	LED2
SW_In[3]	PIN_N15	SW3	LED_Out[3]	PIN_B4	LED3
SW_In[4]	PIN_N16	SW4	LED_Out[4]	PIN_A3	LED4
SW_In[5]	PIN_M12	SW5	LED_Out[5]	PIN_B3	LED5
SW_In[6]	PIN_N14	SW6	LED_Out[6]	PIN_A2	LED6
SW_In[7]	PIN_N13	SW7	LED_Out[7]	PIN_C3	LED7

FPGA 开发板还提供了 一个 40 引脚的 IO 扩展接口模块 J7 和两个 26 引脚的 IO 接口模块 J6、J8，如图 2.11 所示，每个连接器引脚旁都标注有对应的 FPGA 引脚号。




图 2.11 扩展 IO 口引脚连接电路图

4、数码管扫描显示

在数字电路实验中，需要将实验结果以数字或字符直观地显示出来，这就要用到数码管。七段 LED 数码管分为共阳极、共阴极两种。可显示 0~9 的十个数字。共阳极管的工作特点

是当笔段电极接低电平，公共阳极接高电平时，相应笔段可以发光。共阳极数码管的外观和等效电路图如图 2.15 所示。

共阴极 LED 数码管的工作特点则与共阳极相反，它是将发光二极管的阴极（负极）短接后作为公共阴极，当某笔段信号为高电平时，共阴极必须接低电平，对应段才能够发光显示。共阴极数码管的外观和等效电路图如图 2.16 所示。




图 2.15 共阳极数码管图形符号和等效电路




图 2.16 共阴数码管图形符号和等效电路

多个数码管一般采用动态显示方式，将所有数码管的 8 个显示段“a, b, c, d, e, f, g, dp”的同名端连在一起，每个数码管的公共极接选通控制电路，当单片机输出字形码时，所有数码管都接收到相同的字形码，选通控制电路将需要显示的数码管的选通控制打开，该位就显示出字形，其他没有选通的数码管不会被点亮。分时循环控制各个数码管的公共极，使各个数码管轮流受控显示，就是动态显示方式。在轮流显示过程中，每位数码管的点亮时间为 1~2ms，但由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，最后看到的就是一组稳定的显示，不会有闪烁感。动态显示的效果和静态显示是一样的，但能够节省大量的 I/O 端口。




图 2.17 数码管动态扫描电路

添加数码管扫描显示模块

- 1) 解压数码管扫描显示模块（seg_decoder.bsf 和 seg_decoder.vhd 两个文件）拷贝到设计项目所在文件夹
- 2) 打开你的顶层原理图文件，双击空白绘图区域，弹出元件选择界面，展开“Project”库，找到并选中如图 2.18 所示的“seg_decoder”元件，并将元件放置到合适位置。




图 2.18 “seg_decoder” 元件

- 3) 为刚才放置的数码管扫描显示模块分配输入输出信号，具体如下

信号名称	I/O	功能描述
clk	I	时钟信号，可直接连消抖时钟
din0	I	4 位二进制信号，为第 1 位数码管显示值
din1	I	4 位二进制信号，为第 2 位数码管显示值
din2	I	4 位二进制信号，为第 3 位数码管显示值
din3	I	4 位二进制信号，为第 4 位数码管显示值
dout	O	7 段数码管段值数据线，高位为“a”，低位为“g”，管脚分配参看下表
pout	O	4 位数码管片选信号，高位对应 din3，低位对应 din0

信号名	FPGA	引脚号
dout [6]	PIN_D9	字码段 A
dout [5]	PIN_E10	字码段 B
dout[4]	PIN_E8	字码段 C
dout[3]	PIN_D11	字码段 D
dout[2]	PIN_C8	字码段 E
dout[1]	PIN_D8	字码段 F
dout[0]	PIN_E9	字码段 G
Pout[0]	PIN_C14	片选信号 DigCS1
Pout[1]	PIN_D14	片选信号 DigCS2
Pout[2]	PIN_G11	片选信号 DigCS3
Pout[3]	PIN_F11	片选信号 DigCS4




图 2.19 数码管电路结构和管脚分配

- 4) 将添加了数码管扫描显示模块的新设计文件重新编译，然后下载验证

