




第十章 半导体存储器

周玲

ling.zhou@seu.edu.cn


内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

存储器的基本概念


- 半导体存储器利用锁存器（latch）或电容作为其基本的存储单元，
 - 其功能是在计算机系统中在操作指令及各种需要处理的数据，通常作为计算机系统的主存储器。
 - 锁存器就是一种小规模的存储器件。
- 半导体存储器主要分为两大类：
 - 随机存取存储器（Random-Access Memory, RAM）
 - 只读存储器（Read-Only Memory, ROM）
- RAM根据所采用的存储单元工作原理的不同可分为
 - 静态存储器（Static Random-Access Memory, SRAM）
 - 动态存储器（Dynamic Random-Access Memory, DRAM）
- ROM可分为
 - 掩膜ROM（Mask Read-Only-Memory, MROM）
 - 可编程ROM (Programmable Read-Only-Memory, PROM)
 - 可擦除的可编程ROM（Erasable Programmable Read-Only- Memory, EPROM）

Semiconductor memories



| Memory
Technology |
| Flash Device
Technology |

根据制造工艺分类存储器



Semiconductor Memory Types


Memory Type	Category	Erasure	Write Mechanism	Volatility
Random-access memory (RAM)	Read-write memory	Electrically, byte-level	Electrically	Volatile
Read-only memory (ROM)	Read-only memory	Not possible	Masks	Nonvolatile
Programmable ROM (PROM)			Electrically	
Erasable PROM (EPROM)	只读存储器 可改写的只读存储器;	UV light, chip-level		
Electrically Erasable PROM (EEPROM)		Electrically, byte-level		
Flash memory		Electrically, block-level		

内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结


存储器的地址和容量 (1)

- 在计算机系统中，存储器通常由锁存器或电容组成的存储单元阵列构成，主要用来保存大量的二进制数据。
- 存储器存储的数据通常以1位、4位或8位二进制数码作为一个存储单位。
 - “字节” (byte = 8 bit)
 - “字” (word)：一个完整的信息存储单位
 - 一个字通常由一个或者多个字节构成。
- 存储器由许多能够存储1位 (bit) 二进制数码的存储单元构成，这些存储单元排成阵列，称为存储矩阵。





- Semiconductor memories generally consist of:
 - a cell matrix,
 - a row decoder,
 - a column decoder
 - a sense circuit.
- This composition is the same for ROM and RAM.

每一个小方块代表一个存储单元，通过**指定行号**
和列号定位任意一个**存储单元**，进行读写操作。



第2行、第4列的存储单元为**选中**的存储单元

容量为64**字节** (Byte)



三维存储矩阵，一个**字节地址**仍可由**行号**和**列号**来指定。

三维矩阵中，可访问的**最小数据单位**是**字节**。

存储器的地址和容量 (2)



注:

$$1\text{K}=10^3 \approx 2^{10}=1024, 16\text{K} = 2^4 \times 2^{10}$$

$$1\text{M} = (10^3)^2 \approx (2^{10})^2$$


$$1\text{G} = (10^3)^3 \approx (2^{10})^3$$

- 存储器的容量通常以其能够存储的字的容量来衡量，
 - 例如：16K×8位，表明该存储器的字长为8比特，能够存储16K个8比特的字。
- 存储单元的地址：即存储单元在存储矩阵中的位置。
 - 在一个二维存储矩阵中，一个存储单元的地址可以通过存储矩阵的行号和列号来描述
 - 用行号来描述地址可以定位到存储矩阵中的一个字节
- 存储器都是按字节来组织的
- 目前计算机中的内存（RAM）容量一般是8GB，16GB.....
- $8\text{ GB} = 2^3 \times (2^{10})^3 \text{ Byte}$
- $16\text{ GB} = 2^4 \times (2^{10})^3 \text{ Byte}$

内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

存储器的基本操作




- 存储器的基本操作有两种：
 - 写操作：数据 → 存储单元
 - 读操作：数据 ← 存储单元
- 寻址操作：在存储器进行写操作和读操作的过程中，选择指定存储单元地址的过程。


1. 数据总线（双向）
2. 地址总线
3. 读写控制端
4. 地址译码器

二维存储矩阵构成的存储器结构


在按**字节**组织的存储器中，
数据总线至少由**8根**连线组成，
以**并行**传输**8比特**的数据。



二维存储矩阵构成的存储器结构



三维存储矩阵构成的存储器结构



若地址总线为32位，
总共可以寻址的内存
地址空间为

$$2^{32} = 2^2 \times 2^{30} \\ = 4 \times (2^{10})^3 = 4G$$


2.5D Memory Organization

○ 二维译码方式有两个地址译码器

- Row Address Strobe (**RAS**)
- Column Address Strobe (**CAS**)


$$1K = 10^3 \approx 2^{10} = 1024 \\ 1G = 10^9$$

三维存储矩阵读写构成




(b) 三维存储矩阵构成的存储器结构

存储器构成



存储器的读操作


地址→地址总线→地址译码→读控制信号→数据总线→数据。



若在读取数据的过程中，原来存储单元中的数据仍然保留，称为“非破坏性读出”

存储器的写操作

地址→地址总线→地址译码→写控制信号→数据→数据总线→存入



内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

RAM和ROM的比较

内存类型	SRAM和DRAM之间的区别			RAM和ROM的区别
	区别点	SRAM	DRAM	
随机存储器 (RAM)	集成度	较低	较高	信息可以随时写出。写入时，原数据被冲掉。加电时信息完好，一旦断电，信息消失，无法恢复。 “易失性”存储器
	生产成本	较高	较低	
	存取速度	较快	较慢	
	是否需要刷新	否	是	
只读存储器 (ROM)	分类	可编程PROM 可擦除可编程EPROM 掩膜型MROM		信息是永久性的，即使关机也不会消失 “非易失性”存储器

内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

RAM的电路结构与工作原理

- RAM主要分为两大类：静态RAM（SRAM）和动态RAM（DRAM）。
- **SRAM**通常使用**锁存器**作为其基本的存储单元（由**静态MOS**电路或**双极型**电路组成）
 - 只要锁存器的**电源不被切断**，锁存器中的**内容**便可以一直**保存**。
- **DRAM**通常使用**MOS电容**作为其基本的存储单元
 - 对DRAM的**读出**是通过**电容放电（discharge）**实现的（**破坏性读出**）。
 - 如果不对电容进行重新充电，则其保存的内容将会丢失。这种对DRAM的电容重新充电的过程称为“**刷新**”。
- SRAM又可分为
 - 非同步SRAM（asynchronous SRAM）
 - 同步SRAM（synchronous SRAM）
- DRAM又可分为
 - 快速页模式DRAM（fast page mode DRAM, FPM DRAM）、
 - 扩展数据输出DRAM（extended data out DRAM, EDO DRAM）、
 - 突发 EDO DRAM（burst EDO DRAM, BEDO DRAM）
 - 同步DRAM（synchronous DRAM, SDRAM）
 -

存储器层次结构





图 6-21 存储器层次结构

存储器的层次结构




特征	SRAM	DRAM
成本	更贵	便宜
基本存储单元	锁存器	电容
性能	较快： 片上（On-chip）存储器，访问时间短；能够以主机微处理的速度运行	较慢： 片外（off-chip）存储器，访问时间较长
用例	1级和2级微处理器缓存	主内存
密度	更密集（每个芯片6个晶体管），但封装到空间中的单元更少	每个单元的密度更低（每个芯片1个晶体管），但可以将更多单元封装到空间中
功率	通常较低：没有电荷泄漏，因为它改变通过开关的电流方向而不是通过电容漏电。但是，在某些应用环境下，SRAM也会消耗与DRAM相同或更高的功率。	通常更高？：由于绝缘不完善，电容器会漏电，需要定期更换电源
存储容量	较小：作为缓存；以MB为单位计量	更大：直接连接到CPU总线，以GB为单位计量的易失性存储
易失性	在接收电源时不需要额外的电量，但最终会在断电的情况下丢失数据。	激活时必须有效电源和频繁充电
实际安装	处理器上，或处理器和主存储器之间	主板

内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

RAM的基本结构



ROW SELECT + COLUMN SELECT


MEMORY CHIP REPRESENTATION




$$64K = 2^6 \times 2^{10} = 2^{16}$$

This indicates the number of cells in the memory chip i.e. 64K cells(here)

This indicates the size of the Cell (the number of bits that can be stored in the Cell) i.e. 8 bits(here)



下图是二元寻址的 M 字 $\times 1$ 位RAM结构图，它的存储矩阵是 $\alpha \times \beta$ 位，地址译码器分**行译码器**和**列译码器**，只有行及列共同选中的单元才能进行读写。这种寻址的方式所需要行线和列线的总数较少。例如要存储256字 $\times 1$ 位的容量，采用一元寻址就需要256条字线，若采用二元寻址只需 $\alpha=16$ ， $\beta=16$ ，共32条线也就可以了。




$$\begin{aligned}
 256 &= 2^8 \\
 &= 2^4 \times 2^4 \\
 &= 16 \times 16
 \end{aligned}$$


$$R/\overline{W} + \overline{CS}$$

一元寻址

$$2^5 = 32$$



Basic RAM Structure



内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结



SDRAM MEMORY CONTROLLER

- Static RAM Technology
 - 6T memory cell
 - Memory accessing time
- Dynamic RAM Technology
 - 1T memory cell
 - Memory accessing time

SRAM STORAGE BLOCK/CELL

- a slightly simplified six-transistor (6T) SRAM block

六管CMOS静态存储单元



The **bit** values of either '0' or '1' are stored in the inverter loop – regardless if the memory controller set the **word enable (WEn)** signal.


M_5, M_6 are two **access transistors** or pass gates (传输门, 也叫门控管), 作**模拟开关**使用。

When **WL** is set **high**, M_5, M_6 can **conduct** (导通) .

The **memory controller** is then able to utilize the **BL** and $\overline{BL}$ lines as input (for **writing**) or **precharging** (when **reading**).


基本 4×4 SRAM 存储矩阵

每一行的四个存储单元公用一个行选择信号。



The selection lines **WL** concerns all the cells of **one row**.
The **bit lines** **BL** and $\overline{BL}$ concern all the cells of **one column**.

Typical SRAM Organization: 16-word x 4-bit



读出放大器

一元寻址

Two-Dimensional Decoding

$$2^{10} = 2^5 \times 2^5 = 32 \times 32$$

Address is divided to two equal parts

What if impossible?

Two decoders

- Row
- Column

Address just broken up

Not visible from outside

二元寻址





Fig. 7-7 Two-Dimensional Decoding Structure for a 1K-Word Memory

ADDRESS: $2^{19} = (2^3)^3 \times 2^{10} = 512K$
512K × 8 BIT CMOS SRAM

FIGURE 1 – PIN CONFIGURATION




PIN DESCRIPTION

I/O0-7	Data Inputs/Outputs
A0-18	Address Inputs
WE#	Write Enables
CS#	Chip Selects
OE#	Output Enable
Vcc	Power (+5V ±10%)
Vss	Ground
NC	Not Connected


Data Inputs
and Data
Outputs (I/O)
are combined
to save pins.

BLOCK DIAGRAM





ORGANIZATION: 32768 WORDS $\times$ 8 BITS


$$2^{15} = 32768 = 2^5 \times 2^{10} = 32K$$



三态缓冲器 TRI-STATE BUFFER



Three-State Buffer (buffers are a.k.a. drivers)



矩形符号

在矩形符号的逻辑图中，三态缓冲器用倒三角符号表示



新版教材用
矩形符号

变形符号





高有效使能
原码输出

低有效使能
原码输出


高有效使能
反码输出

低有效使能
反码输出


三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。



利用三态门实现数据双向传输



单向三态门



双向三态门

高阻态是数字电路中

- 既非高电平也非低电平的一种特殊输出状态，
- 相当于电路断开或悬空，
- 对下级电路无直接影响，
- 常用字母Z表示。

三态缓冲器

TRI-STATE BUFFER

- 三态门的主要应用是在计算机或者控制系统中用作总线。
 - 总线：允许多个器件连接在一起，但是，某一个时刻只允许一个器件数据使用总线。
 - 如果设备端口要挂在一个总线上，必须通过三态缓冲器
 - 典型的三态门应用：有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态。
 - 如果在线上没有两个以上的输出设备，当然用不到三态门。
- 例如， n 个器件都连在总线上，某一个时刻，只能允许一个三态门使用总线，其它的三态门必须处于高阻态。
 - 假设 $n = 8$ ，即有8个门，而且是从上到下轮流工作，那么8个门的使能端 EN 波形就是依次为高
 - 这样就可以把各个门的输出信号轮流传送到总线上。

64 KB SRAM 结构图

$$\begin{aligned} 64 \text{ KB} &= 2^6 \times 2^{10} \text{ Byte} \\ &= 2^8 \times 2^8 \text{ Byte} \end{aligned}$$

$\overline{CS} = 0$


读操作 ($\overline{WE} = 1$, $\overline{OE} = 0$)

输出缓冲打开

$\overline{CS} = 0$

写操作 ($\overline{WE} = 0$, $\overline{OE} = 1$)

输入缓冲打开




静态RAM的读写时序（见书上 P371 图10.11）

注意时间先后顺序

1. $\overline{CS} = 0$ （片选信号有效）：保证SRAM可以正常工作
2. 行地址译码，选中某一行
3. 列地址译码，选中某一列
 - 若是读操作（ $\overline{WE} = 1$ ），输出使能 $\overline{OE} = 0$ ，然后数据读出
 - 若是写操作（ $\overline{WE} = 0$ ），输出使能 $\overline{OE} = 1$ ，然后数据写入。


SRAM读周期时序图



(a) SRAM读周期时序图

- T_{RC} (Time of Read Cycles): 在读周期中, 有效地址码的持续时间称为读周期时间。
- T_{AQ} (Time for Address Access): 地址存取时间
- T_{EQ} (Time for Enable Access): 片选使能存取时间
- T_{GQ} : 输出使能存取时间

SRAM写周期 时序图




(b) SRAM写周期时序图

图 10.12 SRAM 读周期和写周期的时序图

- T_{WC} (Time of Write Cycle): 写周期时间
- T_{SA} (Time for Set Address): 地址设定时间
- T_{WW} (Time for Write Width): 写脉冲宽度
- T_{WD} (Time for Write Data): $\overline{WE} = 0$ 时, 开始出现有效数据后的时间长度
- T_{HD} (Time for Hold Data): $\overline{WE} = 1$ 以后, 数据必须保持的时间


SRAM read timing

- Similar to ROM read timing




- t_{AA} – Address Access time
- t_{ACS} – Access time from Chip Select
- t_{OE} – Output Enable time
- t_{OZ} – Output disable time
- t_{OH} – Output Hold time

SRAM write timing




- t_{CSW} – Chip Select to Write end time
- t_{AS} – Address Setup time
- t_{WP} – Write Pulse width time
- t_{AH} – Address Hold time from end of write
- t_{DS} – Data valid to write end
- t_{DH} – Data Hold time

Typical SRAM Timing




OE determines direction
Hi = Write, Lo = Read

Writes are dangerous! Be careful!
Double signaling: OE Hi, WE Lo



SRAM Array




Two ports

Bidirectional In and Out Data Pins



- ❑ Use **the same data pins** for reads and writes
 - Especially common on wide devices
 - Makes sense when used with microprocessor buses (also bidirectional)




Combine Input and Output in one port

内容


- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

动态随机存取存储器 (DRAM)

- DRAM使用电容存储信息（1个MOS管 T_1 和存储电容C）。
- 优点：结构简单，便于大规模集成，降低了大容量存储器的成本
- 缺点：不能将信息维持很长时间，必须使用额外的电路定时对存储单元进行刷新。




单管DRAM单元




T_1 实际是一个传输门，
作为开关使用


DRAM STORAGE BLOCK



- Unlike SRAM however, Dynamic RAM (**DRAM**) only uses one transistor, instead of six, in its most basic storage unit.
- Why call it **dynamic** RAM? The stored bit actually can change value.




Single Memory Cell




Memory Cell Array

DRAM存储单元的写操作

- 当行选择线为高电平（逻辑“1”）时， T_1 管导通，传输门开启
 - 相当于一个闭合的开关将电容C与数据线（Bit Line）连接起来。
- 当写入数据为“0”时，
 - 若存储单元中原来保存的数据为“0”，则电容上的电荷不变；
 - 若存储单元中原来保存的数据为“1”，则电容将进行放电




(a) 向存储单元内写入 1




(b) 向存储单元内写入 0

DRAM存储单元的读操作和刷新操作

- 如图 (b) 所示, 进行刷新操作时, 控制线 $R/\bar{W}$ 、行选择线和刷新控制端均为高电平, T_1 管导通, 传输门开启, 电容C与数据线 (Bit Line) 相连接。
- DRAM读取具有破坏性
 - 在读操作中会破坏内存单元行中的数据。
 - 必需读操作结束时, 把行数据写回到同一行中 (刷新)。




(a) 从存储单元内读出 1



(b) 刷新存储单元中的 1

DRAM的读写过程




- 在DRAM中，为了减少地址线的数量，采用了地址复用技术
- 图中共有2根地址线，在输入地址时候，采用了时分复用技术
 - 通过 $\overline{RAS}$ 和 $\overline{CAS}$ 判断当前2位地址是行地址还是列地址。
 - 先将行地址送入行地址寄存器，
 - 再将列地址送入列地址寄存器，
 - 这样，可寻址空间为 $2^2 \times 2^2 = 16$

$$10^3 \approx 1024 = 2^{10} = 1K$$

$$1M = 10^6 = (10^3)^2 \approx (2^{10})^2$$

$$4M = 2^2 \times (2^{10})^2 = (2^{11})^2$$

DRAM Logical Organization (4 Mbit)




⌘ Square root of bits per RAS/CAS

- ☑ Row selects 1 row of 2048 bits from 2048 rows
- ☑ Col selects 1 bit out of 2048 bits in such a row

DRAM Cell




- ❑ *1 transistor per cell*
- ❑ *DRAM read operation*
 - Precharge bit line to $V_{DD}/2$.
 - Take the word line HIGH.
 - Detect whether current flows into or out of the cell.
 - Cell contents are destroyed by the read! 破坏性读出
 - Must write the bit value back after reading.
- ❑ *DRAM write operation*
 - Take the word line HIGH.
 - Set the bit line LOW or HIGH to store 0 or 1.
 - Take the word line LOW.
 - The stored charge for a 1 will eventually leak off. 反映动态特性



DRAM Refresh



- ❑ Typical devices require each cell to be refreshed once every 4 to 64 mS.
- ❑ During “suspended” operation, notebook computers use power mainly for DRAM refresh.



- 由于DRAM利用电容充放电的方法来进行信息存储，
 - 随着时间和温度的变化，电荷将发生泄漏，
 - 必须定期对DRAM单元进行刷新以保证所存储信息的正确性。
 - 一般每隔8ms或16ms就需要对DRAM进行刷新，
- 在每次读操作后，将自动对选中行的所有存储单元进行一次刷新操作。

DRAM Chip Internal Organization




□ 64K x 1 bit DRAM

$$64K = 2^6 \times 2^{10} = 2^8 \times 2^8$$

地址复用

由于行地址和列地址在不同的时间发送，因此行地址和列地址复用到相同的DRAM 针脚上，以降低封装引脚数量、成本和尺寸。




RAS/CAS Operation



□ Row Address Strobe, Column Address Strobe

- n address bits are provided in two steps using $n/2$ pins, referenced to the falling edges of RAS_L and CAS_L
- Traditional method of DRAM operation for 20 years.
- Now being supplanted by synchronous, clocked interfaces in SDRAM (synchronous DRAM).

□ DRAM read timing




行地址是计算机的高阶地址位，
列地址是低阶地址位。
行地址和列地址在不同的时间
发送。


DRAM Timing



□ DRAM **write** timing



□ DRAM **refresh** timing



在每次读操作后，将自动选中行的所有存储单元进行一次刷新操作。

Logic Diagram of a Typical DRAM



⌘ Control Signals (RAS_L, CAS_L, WE_L, OE_L) are all active low

⌘ Din and Dout are combined (D):

☑ WE_L is asserted (Low), OE_L is disasserted (High)

☑ D serves as the data input pin

☑ WE_L is disasserted (High), OE_L is asserted (Low)

☑ D is the data output pin

⌘ Row and column addresses share the same pins (A)

☑ RAS_L goes low: Pins A are latched in as row address


☑ CAS_L goes low: Pins A are latched in as column address

☑ RAS/CAS edge-sensitive

地址复用 →


DRAM READ Timing

- ⌘ Every DRAM access begins at:
 - ☑ Assertion of the RAS_L
 - ☑ 2 ways to read: early or late v. CAS



DRAM WRITE Timing

- ⌘ Every DRAM access begins at:
 - ⊠ The assertion of the RAS_L
 - ⊠ 2 ways to write: early or late v. CAS




内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

ROM (READ-ONLY MEMORY)

- 只读存储器（ROM）以非破坏性读出方式工作，只能读出无法写入信息。
 - ROM所存数据通常是装入整机前写入的（BIOS），整机工作过程中只能读出。
 - ROM所存数据稳定，断电后所存数据也不会改变，又称为固定存储器
 - ROM的存储单元较简单，不再是记忆元件，而是一些开关元件
 - 如①二极管、②MOS管、③熔丝等
 - 常用于存储各种固定程序和数据。
- 从其制造工艺和功能上分，ROM有五种类型，即
 - 掩膜编程的只读存储器MROM（Mask-programmed ROM）
 - 可编程的只读存储器PROM（Programmable ROM）
 - 可擦除可编程的只读存储器EPROM（Erasable Programmable ROM）
 - 可电擦除可编程的只读存储器EEPROM（Electrically Erasable Programmable ROM）
 - 快擦除读写存储器（Flash Memory）


Types of Computer Memories



ROM使用范围

- 由于ROM具有断电后**信息不丢失**的特性，因而可用于计算机启动用的BIOS芯片。
- EPROM、EEPROM和Flash ROM (NOR Flash 和 NAND Flash)，性能同ROM，但**可改写**，**一般读比写快**。
- 写需要比读高的电压，（**读5V**，**写12V**）
- **Flash**可以在**相同电压**下**读写**，且**容量大成本低**，如**U盘**、**MP3**中使用广泛。
- 在计算机系统里，RAM一般用作**内存**，ROM一般作为**固件**，用来存放一些硬件的驱动程序。

ROM的结构与读、写方式




- 与RAM的基本结构类似，ROM有**①存储阵列**、**②地址译码器**和**③输出控制**电路组三部分。
- 从另一个角度看，ROM是一个 **n 个输入** **m 个输出**的**门网络**
 - 可用 **n 个输入变量**通过 **$N = 2^n$ 个输入**的**与门**生成 **2^n 个最小项**，再用 **m 个或门**将这些**最小项选择相加**，得到 **m 个输出**。


ROM的一般结构

容量= $2^2 \times 4$ 位ROM结构图

- 地址译码器是一个二进制全译码电路，即一个不可编程的“与”阵列，存储体是一个“或”结构的阵列。




地址		字选线	字输出			
A_1	A_0	W	D_3	D_2	D_1	D_0
0	0	W_0	0	1	1	1
0	1	W_1	1	0	1	0
1	0	W_2	1	1	0	1
1	1	W_3	0	0	1	1



ROM的简化图


- ROM没有记忆电路，由固定的“与”阵列和固定的“或”阵列组成，是一种组合逻辑电路。
- 如果“与”和“或”是可编程时，就是组合型可编程逻辑器件（PLD）了。表明PLD器件是由ROM逐步发展过来的。



字线和位线的每个交叉点都是一个存储单元。交点处接有二极管时相当于存1，没有接二极管时相当于存0。交叉点的数目也就是存储单元数。

8×3 ROM Read Only Memory (ROM)


- Diode Matrix Design



DIODE GRID IN READ ONLY MEMORY (ROM)

A ROM operates like an array. ROM chips contain a grid of rows and columns to turn ON or OFF.

4×4 ROM





It uses a diode to **connect** the lines if the value is **1**.
If the value is **0**, then these lines are **not connected** at all.
Each element of the array corresponds to one storage element in the memory chip.

固定ROM


MASK PROGRAMMED ROM

存储矩阵



ROM存储单元



存储“1”




存储“0”



MASK PROGRAMMED ROM

- 掩膜型只读存储器：用掩膜工艺，生产厂在存储体中的字位线交叉处，根据用户要求的存储内容，制作半导体器件。
- 一旦制成，其内容就固定，无法更改，只供读出。如家电中的洗衣机程序，电风扇程序都是固定的。



采用MOS工艺制作ROM时，译码器、存储矩阵和输出缓冲器全用MOS管组成。图中以N沟道增强型MOS管代替了前面图中的二极管。

V_{CC} 接入电路的电压

V_{DD} 器件内部的工作电压


可编程只读存储器

PROGRAMMABLE ROM


- 只能由用户进行一次编程，这类器件在产品出厂时，所有的存储单元均为“0”（或均为“1”），使用者可根据需要将其中某些单元改为“1”（或改为“0”）。
- 由MOS管构成的熔丝型存储单元构成PROM的存储矩阵。
- 这种存储器在产品出厂时，所有熔丝都是接通的，即存储的内容全为“1”。
- 如果需要将各个存储单元的内容改为“0”，则给它加上比工作电流大得多的电流，其熔丝便像普通保险丝一样被烧断，从而使对应MOS管的源极与列线断开，即相当于存储了“0”；
- 而未熔断熔丝的存储单元仍存储“1”，这样就实现了对PROM的编程。
- PROM编程需在专门的编程器上进行，一旦器件被编程，其内容不能再更改。

PROM

Simplified form of memory.




- The data in each cell is stored & maintained by a fuse.
- During manufacturing, all the fuses are **intact** & read “0”.



- The fuse is **blown** using a high voltage pulse which **then reads “1”**.
- Using a **PROM Programmer**, the PROM is programmed by blowing the fuses for selected bit locations that should be “1”.
- Since **the blown or burned fuse cannot be restored**, they can be programmed only once.
- But they can be read multiple times which is why it is a Read-Only Memory.

PROGRAMMABLE ROM


- In this picture, during manufacturing, all the fuses are **intact** & read “1”.



Truth Table

Address		Data			
A_1	A_0	D_3	D_2	D_1	D_0
0	0	1	0	1	0
0	1	1	0	0	0
1	0	0	1	1	1
1	1	0	1	1	0

PROGRAMMABLE READ ONLY MEMORY (PROM)




- The user buys a blank memory and enters the desired contents using a **PROM programmer**.

可擦除可编程只读存储器


ERASABLE PROGRAMMABLE ROM, EPROM

- 可多次编程（改写） EPROM: 紫外线擦除式可编程只读存储器 (UVEEPROM: Ultraviolet Erasable Programmable ROM) :
 - It needs to be removed from the circuit & place under a **UV lamp**. It takes **several minutes of exposure** to **completely erase** the memory.
 - 只能整片擦除
- EPROM擦除成全“1”状态后，再根据需要，用编程器将某些存储单元写“0”（即在对应MOS管的浮栅上积累电子）来实现编程。




EPROM

器件外形上方有一个**石英窗**，以便用紫外线抹去信息。
正常使用的时候，用黑胶带将石英窗盖住，防止**浮栅**（floating gate）上的电荷丢失



E²PROM（电擦除式可编程只读存储器）

- E²PROM的擦除只需电信号（高压编程电压和高压脉冲），且擦除速度快；可以单字节擦除或改写，而EPROM只能整片擦除；
- 有些 E²PROM可5V编程；
- E²PROM既具有ROM器件的非易失性优点，又具备类似RAM器件的可读写功能（只不过写入速度相对较慢）



STORAGE CELL IN EEPROM OR FLASH MEMORY





FIGURE 5.24 Storage cell used in EEPROM and flash memories is MOSFET with a special floating gate that keeps transistor off or on.




快闪存储器 (FLASH MEMORY)



- 与E²PROM都是电可擦除可编程的，
- 每个存储单元只需单个MOS管，结构比E²PROM更加简单，存储容量可以做得更大。
 - Flash存储单元占据芯片的面积仅为E²PROM存储单元的1/4~1/3。
 - 根据器件容量大小，一页大小为128、256、512、64K字节不等。
- 不能象E²PROM那样实现单字节擦除或改写，一般只能分页擦除或改写。
- Flash存储单元是高速、高密度的存储器
 - 它允许近万次的点擦除和编程，且擦除和编程速度很快，有“闪速存储器”之称。
- 闪存源于EPROM，芯片价格不高，存储容量大。闪存正在成为EPROM的替代品，因为它们很容易被升级。

STORAGES IN A COMPUTER




Secondary Storage

- Secondary storage is the non-volatile, long-term store for programs and data that are not currently in use.
- Secondary storage is needed because:
 - main memory is volatile – contents are lost when the power is turned off;
 - main memory is finite – cannot store everything.



Secondary memory



闪存盘，也被称为**固态硬盘（SSD）**，是一种基于闪存的存储设备。它在速度和可靠性上优于传统**机械硬盘（HDD）**。

闪存盘广泛应用于笔记本电脑、台式机和服务器中，以提升整体性能及存储能力。

U盘（USB闪存盘）则是一种便携式存储设备，因其小巧便捷的特点，被广泛用于个人数据传输。

内容

- 10.1 存储器的基本概念
 - 10.1.1 存储器的地址和容量
 - 10.1.2 存储器的基本操作
 - 10.1.3 RAM和ROM比较
- 10.2 RAM的电路结构与工作原理
 - 10.2.1 RAM的基本结构
 - 10.2.2 静态随机存取存储器（SRAM）
 - 10.2.3 动态随机存取存储器（DRAM）
- 10.3 DDR SDRAM和QDR SRAM简介
 - 10.3.1 DDR SDRAM
 - 10.3.2 QDR SRAM
- 10.4 ROM的电路结构与应用
 - 10.4.1 ROM的结构与读、写方式
 - 10.4.2 PROM及其发展
- 10.5 存储器容量扩展
- 本章小结

存储器容量扩展

- 由于单片存储芯片的容量总是有限的，很难满足实际的需要，因此必须将若干存储芯片连在一起才能组成足够的容量。
- 利用现有的RAM或ROM器件作主存扩展
 - 位扩展增加了每个地址中存储的数据的比特数
 - 字扩展增加了存储矩阵地址的数量
- 主存扩容常见的方式有：字扩展，位扩展，字位同时扩展
- 由于ROM的容量扩展和RAM类似
 - 本节中关于存储器容量的扩展均以RAM的扩展为例。
- 主存储器容量的扩充时所需的芯片数量：

$$\text{芯片总片数} = \frac{\text{存储器总单元数} \times \text{位数}}{\text{每片芯片单元数} \times \text{位数}}$$

位扩展（字长扩展）

- 位扩展是指增加存储字长，
 - 例如，2片 $1K \times 4$ 位的芯片，可以组成 $1K \times 8$ 位的存储器。
- 满足下列条件时，采用位扩展的方式：
 - 只加长每个存储单元的字长，而不增加存储单元的数量
 - 即字数够用，但每个字的位数不够用
 - 芯片数 = $\frac{\text{设计要求的存储器容量}}{\text{选择芯片存储器容量}} = \frac{\text{存储器总单元数} \times \text{位数}}{\text{每片芯片单元数} \times \text{位数}}$
 - 芯片之间采用并联的方式
- **ROM**芯片上没有读/写控制端，在进行位扩展时，除了没有读/写控制端的接线以外，其余各端的连接方法和**RAM**完全相同。

例：利用 $1K \times 4$ 位的SRAM芯片，设计一个存储容量为 $1K \times 8$ 位的SRAM存储器，问：需要芯片，地址线，数据线的数量各为多少？

○ 分析：显然从 $1K \times 4$ 位 $\rightarrow$ $1K \times 8$ 位，只有字长发生了变化，所以使用位扩展。

(1) 需要芯片数为： $\frac{1K \times 8}{1K \times 4} = 2$ 片

(2) 需要地址线数为：

$1K$ 表明存储单元个数， $1K = 2^{10}$ ，说明有10根地址线。

(3) 需要多少根数据线？

需要组成8位的存储器，8代表数据线的位数，每片芯片占4根线即可实现位扩展。

位扩展

适用于每片RAM, ROM 位数不够时, 进行扩展
芯片之间采用**并联**的方式




图 10.26 存储器的位(字长)扩展示意图

位扩展例子

4片容量为 $64\text{K} \times 4\text{bits}$ 扩展成 $64\text{K} \times 16\text{bits}$





图 10.27 存储器位扩展实例

位扩展（字长扩展）的连接方法

1. 将各存储器芯片的地址线、片选线 $\overline{CS}$ 和读/写线($R/\overline{W}$)并联。
 2. 将各存储器芯片的数据线分别接到数据总线的对应位上。
- 以下为8片 1024×1 位的RAM接成一个 1024×8 位的RAM



字扩展方式

- 如果每一片存储器的数据位数够用而字数不够用，需要采用字扩展方式，将多片存储器（RAM或ROM）芯片接成一个字数更多的存储器。
 - 这种方式仅仅增加了存储单元数，各单元位数不变。
- 字扩展芯片的地址分配
 - 例如：4片256×8位的RAM可接成一个1024×8位RAM，共需要10根地址线。256K×8位的芯片的片内地址线为8根，所以用10位地址线中的低8位A0~A7进行片内寻址，高两位地址A8、A9用于选择芯片，即选片寻址。

2线-4线译码器输出


$$1024 = 1K = 2^{10}$$
$$256 = 2^8$$

字扩展中各片RAM电路的地址分配

器件编号	$A_9 A_8$	$Y'_0 Y'_1 Y'_2 Y'_3$	地址范围 $A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$ (等效十进制数)
RAM (1)	0 0	0 1 1 1	00 00000000 ~ 00 11111111 (0) (255)
RAM (2)	0 1	1 0 1 1	01 00000000 ~ 01 11111111 (256) (511)
RAM (3)	1 0	1 1 0 1	10 00000000 ~ 10 11111111 (512) (767)
RAM (4)	1 1	1 1 1 0	11 00000000 ~ 11 11111111 (768) (1023)

字扩展的连接方式:

1. 将所有芯片的地址线、数据线、读/写控制线**并联**。
2. 由片选信号区分被选芯片。各芯片的片选信号分别接到存储器**高位地址译码器**的输出端的相应位上。



2线-4线译码器

字扩展

适用于每片RAM,ROM 字数不够时, $1M = 10^6 = (10^3)^2 \approx (2^{10})^2 = 2^{20}$




图 10.28 存储器字扩展示意图

字扩展例子:

$$512K = 2^9 \times 2^{10}$$

两片 $512K \times 4\text{ bit}$ 的RAM构成 $1M \times 4\text{ bit}$ 的存储器，需要20-bit地址总线。




图 10.29 存储器字扩展实例

例：利用 $1K \times 8$ 位的DRAM芯片，设计 $2K \times 8$ 位的DRAM存储器（字扩展），问需要芯片，地址线，数据线的数量各为多少？

○ 解析：显然从 $1K \times 8$ 位 $\rightarrow$ $2K \times 8$ 位，字数变长，位数不变，应该选字扩展。

（1）需要几片芯片： $\frac{2K \times 8}{1K \times 8} = 2$ 片

（2）需要多少地址线？

$2K = 2 \times 2^{10} = 2^{11}$ ，对应11根地址线

（3）需要多少数据线？

8位，即8条

字位同时扩展

- 这种方式是指既加长存储单元的数量又增加各单元的位数，字位同时扩展的时候，**先进行位扩展，再进行字扩展。**

- 例如：利用**1K×4位**的存储芯片，组成**4K×8位**的存储器。问需要芯片，地址线，数据线的数量各为多少？扩展过程如何？

解析：

(1) 共需几块芯片： $\frac{4K \times 8}{1K \times 4} = 8$ 片

(2) 需要几根地址线：

$4K = 2^2 \times 2^{10} = 2^{12}$ 需要**12**根地址线

(3) 需要几根数据线：**8**根。

(4) 扩展过程：**先进行位扩展**，这个过程相当于分组，将2片1K×4位构成一组，利用位扩展，构成1K×8位的完整存储单元。这样构成4K×8位存储器一共可以分成四组。

三、用存储器实现组合逻辑函数

一个ROM的数据表

A_1	A_0	D_0	D_1	D_2	D_3	A_1	A_0	D_0	D_1	D_2	D_3
0	0	0	1	0	1	1	0	0	1	1	0
0	1	1	0	1	1	1	1	1	1	0	0

如果将输入地址 A_1 和 A_0 视为两个输入逻辑变量，同时将输出数据 D_0 、 D_1 、 D_2 和 D_3 视为一组输出逻辑变量，

则 D_0 、 D_1 、 D_2 和 D_3 就是一组 A_1 、 A_0 的组合逻辑函数，上表也就是这一组多输出组合逻辑函数的真值表。

一个ROM的数据表

A_1	A_0	D_0	D_1	D_2	D_3	A_1	A_0	D_0	D_1	D_2	D_3
0	0	0	1	0	1	1	0	0	1	1	0
0	1	1	0	1	1	1	1	1	1	0	0

任何形式的组合逻辑函数均能通过向ROM中写入相应的数据来实现。

用具有 n 位输入地址、 m 位数据输出的ROM可以获得一组（最多为 m 个）任何形式的 n 变量组合逻辑函数，只要根据函数的形式向ROM中写入相应的数据即可。

这个原理也适用于RAM。


三、用存储器实现组合逻辑函数

例7.5.1] 试用ROM产生如下的一组多输出逻辑函数。

$$\begin{cases} Y_1 = A'BC + A'B'C \\ Y_2 = AB'CD' + BCD' + A'BCD \\ Y_3 = ABCD' + A'BC'D' \\ Y_4 = A'B'CD' + ABCD \end{cases}$$

解：将输出函数展开成标准与-或表达式：

$$\begin{cases} Y_1 = A'BCD' + A'BCD + A'B'CD' + A'B'CD \\ Y_2 = AB'CD' + A'BCD' + ABCD' + A'BCD \\ Y_3 = ABCD' + A'BC'D' \\ Y_4 = A'B'CD' + ABCD \end{cases} \begin{cases} Y_1 = m_2 + m_3 + m_6 + m_7 \\ Y_2 = m_6 + m_7 + m_{10} + m_{14} \\ Y_3 = m_4 + m_{14} \\ Y_4 = m_2 + m_{15} \end{cases}$$



$$\begin{cases} Y_1 = m_2 + m_3 + m_6 + m_7 \\ Y_2 = m_6 + m_7 + m_{10} + m_{14} \\ Y_3 = m_4 + m_{14} \\ Y_4 = m_2 + m_{15} \end{cases}$$

4. E²PROM, 电可擦除ROM

其应用很广, 包括:

(1) 实现组合逻辑设计; (2) 作字符发生器电路

例 试用E²PROM实现下列逻辑函数


$$\begin{cases} Y_1 = \overline{A}\overline{C} + \overline{B}C \\ Y_2 = AB + AC + BC \end{cases}$$

解：① 将函数化为标准最小项与-或式

② 确定存储单元内容

由表达式可知函数 Y_1 和 Y_2 相应的存储单元中各有4个存储单元为1。

③ 画出用E²PROM实现的逻辑图，





本章小结

- 数字系统中的全部信息包括输入的原始数据、程序、中间运算结果和最终运行结果都保存在存储器（memory）中。
- 数字系统使用的存储器按存储方式可分为半导体存储器（如内存）、磁介质存储器（如硬盘）、光存储器（如光盘）等。
 - 由于半导体存储器读写速度快，通常作为数字系统的主存储器。
- 本章主要介绍了两种半导体存储器：RAM和ROM。
- RAM又可分为SRAM和DRAM两种类型
 - SRAM存取速度快，但成本较高，通常作为CPU和DRAM之间的高速缓存（cache）使用；
 - DRAM存取速度相对较慢，并且需要定时进行刷新操作，但集成度更高，成本较低，通常作为大容量的内存使用。
- RAM是易失性存储器，ROM是一种非易失性存储器，可分为可编程ROM和固定ROM，其本质上说是一种与或阵列。
- 计算机的基本输入输出系统（BIOS），就是集成在主板上的一个E2PROM Flash或芯片，其存储了BIOS管理程序。
- 在实际应用中，单片存储芯片的容量总是有限的。存储器的扩展通常有位扩展、字扩展、以及字位扩展三种方式。

<i>RAM vs ROM difference</i>	RAM	ROM
Data	The data is not permanent and it can be altered any number of times.	The data is permanent . It can be altered but only a limited number of times that too at slow speed.
Speed	It is a high-speed memory .	It is much slower than the RAM.
CPU Interaction	The CPU can access the data stored on it.	The CPU can NOT access the data stored on it. In order to do so, the data is first copied to the RAM .
Size and Capacity	Large size with higher capacity.	Small size with less capacity.
Usage	Primary memory (DRAM DIMM modules), CPU Cache (SRAM).	Firmware like BIOS or UEFI. RFID tags, microcontrollers, medical devices, and at places where a small and permanent memory solution is required.
Cost	It doesn't come cheap.	cheaper than RAM.

U10 应会内容

- RAM, ROM基本概念 (p8-10, p18-19, p21, p24)
- 寻址空间计算 (p41-44, p47)
- SRAM, DRAM (p57-60)
- ROM (p78, p82-85, p88)
- PROM (p90, p94, p97)
- 10.5 存储器容量扩展 (p113-130)

第10章勘误表

页码	错误位置	备注
386	图10.29	地址总线括号范围仅包括19bit (A0~A18), 书上写成了20bit