





第五章

组合逻辑电路的分析与设计

周玲

ling.zhou@seu.edu.cn


内容




- 5.1 组合逻辑电路的特点
- 5.2 组合逻辑电路的分析
- 5.3 组合逻辑电路的最小化设计
- 5.4 组合逻辑电路的竞争和险象
 - 5.4.1 功能险象的判断方法
 - 5.4.2 逻辑险象的判断方法
 - 5.4.3 险象的消除方法
- 本章小结

5.1 组合逻辑电路的特点


- 逻辑功能上的特点：组合逻辑的输出信号，仅取决于电路当前的输入。
- 电路构成上的特点：组合逻辑电路中不包含记忆器件，输出和输入之间也没有反馈路径。



Combinational & Sequential Circuit



内容




- 5.1 组合逻辑电路的特点
- 5.2 组合逻辑电路的分析
- 5.3 组合逻辑电路的最小化设计
- 5.4 组合逻辑电路的竞争和险象
 - 5.4.1 功能险象的判断方法
 - 5.4.2 逻辑险象的判断方法
 - 5.4.3 险象的消除方法
- 本章小结


组合逻辑电路的分析

组合逻辑电路的描述方法

1. 函数表达式
2. 真值表
3. 逻辑图
4. 输入输出波形图
5. 文字描述
6. 硬件描述语言描述




组合逻辑电路的分析步骤




例5.1 分析如下 组合逻辑电路

- $G_1 = \overline{AB}$
- $G_2 = \overline{A \cdot G_1} = \overline{A \cdot \overline{AB}}$
- $G_3 = \overline{B \cdot G_1} = \overline{B \cdot \overline{AB}}$
- $Q = \overline{G_2 \cdot G_3} = \overline{\overline{A \cdot \overline{AB}} \cdot \overline{B \cdot \overline{AB}}}$
$$\begin{aligned} &= \overline{A \cdot \overline{AB} + B \cdot \overline{AB}} \\ &= A \cdot \overline{AB} + B \cdot \overline{AB} \\ &= A \cdot (\overline{A} + \overline{B}) + B \cdot (\overline{A} + \overline{B}) \\ &= A\overline{B} + \overline{A}B \\ &= A \oplus B \end{aligned}$$




例5.2 分析如下 组合逻辑电路

- $P_1 = \overline{AB}$
- $P_2 = \overline{A}$
- $P_3 = \overline{B}$
- $P_4 = \overline{P_2 \cdot P_3} = \overline{\overline{A} \cdot \overline{B}}$
- $F = \overline{P_1 \cdot P_4} = \overline{\overline{AB} \cdot \overline{\overline{A} \cdot \overline{B}}}$
$$\begin{aligned} &= \overline{\overline{AB}} + \overline{\overline{\overline{A} \cdot \overline{B}}} \\ &= AB + \overline{\overline{A} \cdot \overline{B}} \\ &= \overline{A \oplus B} \\ &= A \odot B \end{aligned}$$



例5.3 分析如下 组合逻辑电路




- $G_1 = A \oplus B$
- $G_2 = G_1 \cdot C_{IN} = (A \oplus B) \cdot C_{IN}$
- $G_3 = A \cdot B$
- $S = G_1 \oplus C_{IN} = A \oplus B \oplus C_{IN}$
- $C_{OUT} = G_2 + G_3 = (A \oplus B) \cdot C_{IN} + AB$


Inputs			Outputs	
A	B	C_{IN}	S	C_{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

计
周玲

功能：实际上是一个1位的二进制数全加器电路。




内容



- 5.1 组合逻辑电路的特点
- 5.2 组合逻辑电路的分析
- 5.3 组合逻辑电路的最小化设计
- 5.4 组合逻辑电路的竞争和险象
 - 5.4.1 功能险象的判断方法
 - 5.4.2 逻辑险象的判断方法
 - 5.4.3 险象的消除方法
- 本章小结

组合逻辑电路的最小化设计

- 设计过程与分析过程正好相反
- **最小化设计**：电路设计中使用的**门电路种类最少**，电路中的**门的个数最少**，电路中的**连线最少**。
- 设计步骤



例5.4：试用与非门设计三人表决器


- 由真值表画出卡诺图

$\begin{matrix} BC \\ A \end{matrix}$	00	01	11	10
0			1	
1		1	1	1

$$F = AB + BC + AC$$




$$F = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{AC}}$$



逻辑表达式的变换：参见清华的《学习辅导与习题解答》P24

How Rare is Your Blood Type?




例5.5

Blood Types and Compatibility

Donor \ Recipient	O-	O+	A-	A+	B-	B+	AB-	AB+
O-	✓	✗	✗	✗	✗	✗	✗	✗
O+	✓	✓	✗	✗	✗	✗	✗	✗
A-	✓	✗	✓	✗	✗	✗	✗	✗
A+	✓	✓	✓	✓	✗	✗	✗	✗
B-	✓	✗	✗	✗	✓	✗	✗	✗
B+	✓	✓	✗	✗	✓	✓	✗	✗
AB-	✓	✗	✓	✗	✓	✗	✓	✗
AB+	✓	✓	✓	✓	✓	✓	✓	✓


BLOOD TYPE



$$2^2 = 4$$

用两个变量对四种血型编码

Donor \ Recipient	Donor				
	MN	00	01	11	10
Recipient	KH	00	01	11	10
	00	1	0	1	0
	01	0	1	1	0
	11	0	0	1	0
	10	1	1	1	1



$$F = K\bar{H} + MN + \bar{K}HN + \bar{M}\bar{N}\bar{H}$$


与或式

与非式

$$F = \overline{\overline{K\bar{H} + MN + \bar{K}HN + \bar{M}\bar{N}\bar{H}}} = \overline{\overline{K\bar{H}} \cdot \overline{MN} \cdot \overline{\bar{K}HN} \cdot \overline{\bar{M}\bar{N}\bar{H}}}$$

例5.6：根据输入波形信号A, B, C, D和输出信号F，试用**与非门**设计完成该功能的组合逻辑电路。


Input				Output
A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	x
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0



波形图中没有给出描述，输出值无关紧要，用x代表

CD \ AB	00 01 11 10			
	00	01	11	10
00	0	0	0	0
01	1	1	0	1
11	1	1	0	1
10	x	1	0	1

任意项被当成 1 来处理





$$\begin{aligned}
 F &= A\bar{C} + A\bar{D} + B\bar{C} + B\bar{D} \\
 &= A(\bar{C} + \bar{D}) + B(\bar{C} + \bar{D}) \\
 &= A \cdot \overline{CD} + B \cdot \overline{CD} \\
 &= \overline{A \cdot CD} + \overline{B \cdot CD} = \overline{ACD} \cdot \overline{BCD}
 \end{aligned}$$

例5.7用与非门实现两个输出函数

$$F_1 = B\bar{C} + BD, \quad F_2 = BC + B\bar{D}$$

$$F_1 = \bar{\bar{F}_1} = \overline{B\bar{C} + BD} = \overline{B\bar{C}} \cdot \overline{BD}$$

$$F_2 = \bar{\bar{F}_2} = \overline{BC + B\bar{D}} = \overline{BC} \cdot \overline{B\bar{D}}$$




实现 F_1, F_2 两个功能需要6个NAND门

$$\begin{aligned} F_1 &= B\bar{C} + BD \\ &= B(\bar{C} + D) \\ &= B(\bar{C} + CD) \\ &= B\bar{C} + BCD \end{aligned}$$


反向使用
消冗余因子公式

$$\begin{aligned} F_2 &= B\bar{D} + BC \\ &= B(\bar{D} + C) \\ &= B(\bar{D} + CD) \\ &= B\bar{D} + BCD \end{aligned}$$



实现 F_1, F_2 两个功能只需要5个NAND门


内容



- 5.1 组合逻辑电路的特点
- 5.2 组合逻辑电路的分析
- 5.3 组合逻辑电路的最小化设计
- 5.4 组合逻辑电路的竞争和险象
 - 5.4.1 功能险象的判断方法
 - 5.4.2 逻辑险象的判断方法
 - 5.4.3 险象的消除方法
- 本章小结


组合逻辑电路的竞争 (RACE) 和险象 (HAZARD)

- 通常组合逻辑电路的分析与设计，都是在假设电路**没有延时的理想情况**下进行的。
- 竞争**：输入信号的变化传输到电路的各级逻辑门，到达时间有先后，存在**时差现象**。
- 险象**：当输入信号变化时，由于**存在竞争**，在输出端产生**错误**，出现了瞬时的**干扰脉冲**，成为险象。
- 竞争**不一定会产生**险象**；但是产生**险象**，就一定存在**竞争**。
- 从严格的意义上讲，险象的产生，就是因为**电路存在延迟**。



$F = A + \bar{A} = 1$ 非门存在延时，信号经过两条路径到达或门，在或门输入端存在竞争


两条路径存在竞争时候




输入端A信号变化

或门输出端

0→1	不会出现险象
1→0	会产生冒险 (Hazard)




$F = A\bar{A} = 0$ 非门存在延时，信号经过两条路径到达与门，在**与门输入端**存在竞争



静态险象 (STATIC HAZARD) 和动态险象

- 静态险象 (static hazard)：输入信号变化前后，稳定的输出值相同，而仅仅在转换瞬间有险象，称为静态险象。




- 动态险象 (dynamic hazard)：输入信号变换前后稳定输出值不一致，输出发生短暂的反复 ($1 \rightarrow 0 \rightarrow 1 \rightarrow 0$ ，或者 $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$)，这种现象称为动态险象。

重点讨论

- 只在多级电路中才可能发生
- 两级或与电路或者与或电路中不会产生动态险象
- 如果消除了电路的静态险象，就不会产生动态险象

静态险象的两种原因



- **功能险象 (functional hazard)**：当有**两个或两个以上**输入信号发生变化时，由于可能**经历的路径不同**，所产生的险象称为功能险象（**函数险象**）。
 - 功能险象是逻辑函数本身所固有的。
- **逻辑险象 (logic hazard)**：①当输入信号只有**一个**发生变化，②**或者**虽有**多个**信号发生变化，若**没有**功能险象发生的可能，由于**门的延迟**不同，产生的**静态险象**称为**逻辑险象**。

静态功能险象的判断方法总结

共同条件:

- 在组合逻辑电路中，有
 - N 个输入变量
 - P 个发生变化的变量 ($N > P, P > 1$)
 - P 个变量变化前后，函数输出值相同
 - $N - P$ 个不变的输入变量组成的乘积项 X

$P=1$ 时不会发生功能险象

静态险象


从逻辑函数表达式判断

- X 既不是逻辑函数表达式中的乘积项，也不是其多余项，就有发生功能险象的可能性。


从卡诺图判断

- 乘积项 X 对应的 2^P 个最小项方格中，既有0也有1，就有发生功能险象的可能。

功能险象的判断方法（例）



$$F(A, B, C) = A\bar{C} + BC = \sum m(3, 4, 6, 7)$$



Analysis 2:

B, C变化了

ABC: 010 → 001



Analysis 1:

ABC: 100 → 111

B, C共2个
变量变化了

① ABC: 100 → 110 → 111

F: 1 1 1

路径①
无险象

② ABC: 100 → 101 → 111

F: 1 0 1

Static-1 hazard



静态逻辑险象的判断方法

P ($P \geq 1$) 个变量发生变化时,

- 先判断有没有功能险象: 存在功能险象, 就不会发生逻辑险象
- 若无功能险象 ($P = 1$ 一定不会产生功能险象), $N - P$ 个不变变量组成的乘积项 X 没有包含在卡诺圈中, 就会有逻辑险象的可能。



逻辑险象的判断方法 (例5.8)



$$F = A\bar{C} + B\bar{D} + CD$$

not inside one
group may cause
static-1 hazard

ABCD

0100 → 1101

- a) 不变变量组成的X = $B\bar{C}$ 对应的4个最小项方格取值有0和1, 存在**功能险象可能**。
- b) 不变变量组成的乘积项X = $B\bar{C}$ 既不是F的乘积项也不是多余项, 存在**功能险象可能**。

ABCD

0111 → 1110

- a) 不变的BC最小项取值只有1, **无功能险象**。
- b) 不变的变量组成的乘积项X = BC 不在任何卡诺圈中, 存在**逻辑险象可能**。但是X = BC 是F的多余项, 所以不会发生功能险象。

ABCD

1001 → 1011

无功能险象;
不变的变量X = $A\bar{B}D$ 不在任何一个卡诺圈中, 存在**逻辑险象可能**。


ABCD

1001 → 1101


无功能险象;
不变的变量X = $A\bar{C}D$ 包含在一个卡诺圈中, 不会有逻辑险象。

$ABCD$

0111 $\rightarrow$ 1110 存在逻辑险象可能




情况1



1 $\rightarrow$ 1 $\rightarrow$ 1

情况2



1 $\rightarrow$ 0 $\rightarrow$ 1

Static-1 hazard

$AB \backslash CD$	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	1	1	1	1
10	0	1	1	0


$X = BC$ not inside one group may cause static-1 hazard

$$F = A\bar{C} + B\bar{D} + CD$$


$ABCD$

1001 $\rightarrow$ 1011

存在逻辑险象可能




情况1



1 $\rightarrow$ 1 $\rightarrow$ 1

情况2



1 $\rightarrow$ 0 $\rightarrow$ 1

Static-1 hazard

$$F = A\bar{C} + B\bar{D} + CD$$


$AB \backslash CD$	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	1	1	1	1
10	0	1	1	0

$X = A\bar{B}D$
not inside one
group may
cause static-1
hazard

ABCD

1001 → 1101

不存在功能险象或者逻辑险象



$$\begin{aligned} F &= A\bar{C} + B\bar{D} + CD \\ &= A\bar{C}(D + \bar{D}) + B\bar{D} + CD \\ &= \textcolor{red}{A}\bar{C}D + A\bar{C}\bar{D} + B\bar{D} + CD \end{aligned}$$

$\textcolor{red}{A}\bar{C}D$ 是 F 函数的乘积项，
肯定无功能险象。

$\begin{smallmatrix} AB \\ \hline CD \end{smallmatrix}$	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	1	1	1	1
10	0	1	1	0

$X = A\bar{C}D$
is inside one
group, will not
cause hazard.

险象的消除方法


险象消除方法	功能险象	逻辑险象	优点	缺点	适用范围
采用选通脉冲	✓	✓	简单易行，不需要增加电路元件	选通脉冲的宽度和作用时间均有严格的要求。	必须设法让选通脉冲与输入信号同步
修改逻辑设计		✓	运用得当，可有满意效果	适用范围有限	
输出端增加滤波小电容	✓	✓	简单易行	使波形变坏，不宜用在高速电路。	对输出波形的前、后沿无严格要求的场合

- 选通脉冲是让电路变化达到稳定后，再输出。
- 功能险象是由电路的逻辑功能决定，不能通过修改逻辑设计的方法消除。
- 在高速电路中，只能采用选通的方式消除险象。

选通脉冲极性和加入位置 (例1)


设逻辑函数 F ，选通脉冲 CP ，则加 CP 后的 F 变为 K ， $K = F \cdot CP$

与或逻辑



$$\begin{aligned} K &= (AB + CD) \cdot CP \\ &= AB \cdot CP + CD \cdot CP \end{aligned}$$

两级与非逻辑




$$\begin{aligned} K &= \bar{\bar{K}} = \overline{\overline{AB \cdot CP + CD \cdot CP}} \\ &= \overline{\overline{AB \cdot CP} \cdot \overline{CD \cdot CP}} \end{aligned}$$

两种电路选通脉冲的加入位置和极性一样：在第一级门电路加入正极性脉冲→输出就是在所加选通脉冲为高电平期间有效输出信号。

选通脉冲极性和加入位置 (例2)

设逻辑函数 F ，选通脉冲 CP ，则加 CP 后的 F 变为 K ， $K = F \cdot CP$


或与逻辑



高电平期间有效输出信号

$$K = (A + B) \cdot (C + D) \cdot CP$$

两级或非逻辑



低电平期间有效输出信号


$$K = \bar{\bar{K}} = \overline{\overline{(A + B) \cdot (C + D) \cdot CP}} \\ = \overline{\bar{A} + \bar{B} + \bar{C} + \bar{D} + \bar{CP}}$$

两种电路选通脉冲都在第二级门电路加入脉冲，但是脉冲极性相反。

选通脉冲极性和加入位置 (例3)

设逻辑函数 F ，选通脉冲 CP ，则加 CP 后的 F 变为 K ， $K = F \cdot CP$


与或非逻辑1



低电平期间有效输出信号

$$K = \overline{AB + CD + \overline{CP}}$$

与或非逻辑2




低电平期间有效输出信号


$$K = \overline{AB + CD + \overline{CP}}$$

电路中加了选通脉冲（也称为取样脉冲），组合逻辑电路的输出不再是电位信号，而变成了脉冲信号：当有输出脉冲时，表示组合逻辑电路输出为1；没有输出脉冲时，表示组合逻辑电路输出为0。

增加多余项和小电容



输出端增加一个滤波小电容




$$F = A\bar{C} + B\bar{D} + CD + AB + BC + AD$$

增加多余项消除逻辑险象

- 为了消除功能险象和逻辑险象，对输出波形边沿要求不高的情况下使用，滤除险象的毛刺信号。
- 简单易行，但是会使波形变坏，会降低电路的工作速度，不宜在高速电路采用。

接入滤波电容和引入选通脉冲

《清华教材》
P197页下方



p的高电平出现在电路到达稳定状态以后，该图中每个门的输出端都不会出现尖峰脉冲。但是 $G_0 \sim G_3$ 正常的输出信号也会变成脉冲信号。

图 4.4.5 消除竞争 - 冒险现象的几种方法

(a) 电路接法 (b) 电压波形

<https://blog.csdn.net/Jackiezhong1993>



本章小结

- 组合逻辑电路（ combinational logic circuit ） **特点**
 - 电路的输出仅仅与电路在该时刻的输入有关，而与电路过去时刻的输入输出无关
 - 没有反馈回路
- 组合逻辑电路的**描述**
 - ①真值表②卡诺图③输入输出波形图④逻辑图
- 组合逻辑电路的**分析与设计方法**
 - **分析**：对给定的逻辑图，求出逻辑表达式和真值表，总结其逻辑功能
 - **设计**：与分析过程相反
- 组合逻辑电路中的竞争与险象，及其判断和消除方法

本章教材勘误表

页码	错误位置	备注
134	1-0-1	应该是“静态1险象”，不是“静态0险象”
134	0-1-0	应该是“静态0险象”，不是“静态1险象”
135	1-0-1	应该是“1险象”，不是“0险象”
135	0-1-0	应该是“0险象”，不是“1险象”
135	中间偏下位置	“在由N个输入变量的组合逻辑电路中.....”，“由”应为“有”