




第八章

时序逻辑电路的分析与设计

周玲



ling.zhou@seu.edu.cn

内容

- 8.1 时序逻辑电路的基本结构与方程描述
- 8.2 时序逻辑电路的描述方法
- 8.3 同步时序逻辑电路的分析方法
- 8.4 异步时序逻辑电路的分析
- 8.5 时序逻辑电路的设计
 - 8.5.1 同步时序逻辑电路的设计
 - 8.5.2 简单异步时序逻辑电路的设计
- 本章小结

介绍

- 组合逻辑电路：输出信号，仅仅取决于电路当前的输入。
 - 电路不包含记忆器件，电路以前的痕迹对现在没有任何影响。
- 时序逻辑电路：包括组合逻辑电路+存储电路
 - 不仅与当时的电路输入有关，还与电路所处的状态有关，即跟电路以前的状态有关（存在反馈电路）。
 - 测量不同输入组合对应的输出关系，可以判断电路是组合还是时序电路。
 - 存储电路在某一时刻存储的二进制信息称为该时刻存储电路的状态。




即刻输出方程 $Y = F(X, Q)$

存储单元的驱动/激励方程
 $Z = G(X, Q)$

存储单元的状态转移方程
 $Q^* = H(Z, Q)$


例如：串行加法器电路



- 左图所示的串行加法器电路包含了两个组成部分
 - 全加器Σ（执行被加数、加数和进位三个数的相加运算）
 - 存储电路（负责记下每次相加后的进位结果，以备做高一位的加法时使用）。

存储电路的**输出状态**必须**反馈**到组合电路的**输入端**，与输入信号一起，共同决定组合逻辑电路的输出。

时序电路的 米利 (MEALY) 型和穆尔 (MOORE) 型



General state machine model.


- 根据输出信号的特点还可以将时序电路分为两种
 - 米利型：输出取决于存储电路的状态+输入变量
 - 穆尔型：输出仅仅取决于存储电路的状态（米利型的特例，无外输入）

TRIGGERING

- Level triggering
- Edge triggering


High level triggering

Triggering on high clock level




Low level triggering

Triggering on low clock level




Positive edge triggering

Triggers on this edge of clock pulse




Negative edge triggering


Triggers on this edge of clock pulse



时序逻辑电路的基本结构和方程描述（书本标号）



$$\begin{aligned} X: x_i, & \quad i = 1..n \\ Y: y_j, & \quad j = 1..k \\ Z: z_i, & \quad i = 1..m \end{aligned}$$



即刻输出方程
简写为

$$\begin{aligned} z_i(t) &= f_i[x_1(t), x_2(t), \dots, x_n(t), y_1(t), y_2(t), \dots, y_k(t)] \\ z_i &= f_i[x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_k] = f_i(X, Y) \end{aligned}$$

存储单元的
激励/驱动方程


存储单元的激励信号是一种内输入（internal input）

$$w_j = g_j(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_k) = g_j(X, Y)$$

第j个存储单元的
状态转移方程
简写为

$$y_j^{n+1} = h_j[y_j^n, w_j^n] = h_j[y_j^n, g_j(X^n, Y^n)]$$



例8.2 根据逻辑电路，写出即刻输出方程和状态转移方程。




外输出与当前时刻的输入和电路状态有关，都是n时刻的，所以没有标注时刻。

方程组 {
○ 即刻输出方程
○ 状态方程

$Z = X \cdot Q_1 \cdot Q_2 \cdot Q_3$
 $Q_1^{n+1} = X^n [\text{CP}\uparrow]$
 $Q_2^{n+1} = Q_1^n [\text{CP}\uparrow]$
 $Q_3^{n+1} = Q_2^n [\text{CP}\uparrow]$



例8.3 根据逻辑电路，写出即刻输出方程和状态转移方程。



该例没有外输入
No external input

外输出与当前时刻的输入和电路状态有关，都是 n 时刻的，所以没有标注时刻。

方程组

- 即刻输出方程
- 状态方程

$$Z = Q_1 \cdot Q_2$$

$$Q_1^{n+1} = \overline{Q_1^n} \text{ [CP}\uparrow\text{]}$$

$$Q_2^{n+1} = Q_1^n \oplus Q_2^n \text{ [CP}\uparrow\text{]}$$

内容

- 8.1 时序逻辑电路的基本结构与方程描述
- 8.2 时序逻辑电路的描述方法
- 8.3 同步时序逻辑电路的分析方法
- 8.4 异步时序逻辑电路的分析
- 8.5 时序逻辑电路的设计
 - 8.5.1 同步时序逻辑电路的设计
 - 8.5.2 简单异步时序逻辑电路的设计
- 本章小结

时序逻辑电路的描述方法

- 和触发器的描述方法类似（各种描述方法各有优点，可相互转换）

- 1. 状态转移方程（不能直观地表达电路的逻辑功能）

- 2. 状态转移真值表（状态转换卡诺图） 详见书 p255-256

- 采用两种顺序填写：一种按照输入、电路状态组成的矢量从小到大列出所有二进制组合（优点是不会遗漏）
 - 第二种根据初态写出次态，再根据上步求得的次态作为初态，求下一次态（优点是能直观地找到状态转换图顺序）。

- 3. 状态转换图（更直观）


- 斜线上方表示外输入
 - 斜线下方表示外输出

- 4. 时序图（工作波形图）

- 至少画出主循环的一个周期
 - 时序图描述的状态可能不完整，

但是不影响对电路的工作描述（主循环）

- 设计时序逻辑电路时，还要用到激励表



例8.3状态转换图
（本例没有外输入）

对例8.3逻辑电路结构图的四种描述方法

$$Z = Q_1 \cdot Q_2$$


$$Q_1^{n+1} = \overline{Q_1^n} [CP \uparrow]$$

$$Q_2^{n+1} = Q_1^n \oplus Q_2^n [CP \uparrow]$$

状态转移真值表（填写顺序一）

现态		次态		输出
Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	0	1


状态转换图



状态转换卡诺图

$Q_2^n \backslash Q_1^n$	0	1	$Q_2^{n+1} Q_1^{n+1} / Z$
0	01/0	10/0	
1	11/0	00/1	

时序图




至少画出主循环的一个周期

内容


- 8.1 时序逻辑电路的基本结构与方程描述
- 8.2 时序逻辑电路的描述方法
- 8.3 同步时序逻辑电路的分析方法
- 8.4 异步时序逻辑电路的分析
- 8.5 时序逻辑电路的设计
 - 8.5.1 同步时序逻辑电路的设计
 - 8.5.2 简单异步时序逻辑电路的设计
- 本章小结

同步时序逻辑电路的分析方法

- 时序逻辑电路按照触发方式分为
 - 同步时序逻辑电路
 - 各个触发器接在同一时钟上
 - 状态转移在时钟的同一个时刻完成。
 - 异步时序逻辑电路
 - 可能有时钟，也可能没有。
 - 即使有时钟，也不是在时钟的同一时刻完成状态转移。
- 时序逻辑电路的分析（详见P258例8.4）
 - 根据时序逻辑电路的结构图，进行功能描述。



例8.4 分析如下时序电路的功能



- 上升沿触发的同步时序电路。
- $Z = Q_2 Q_1 Q_0$ 输出方程
- $Q_0^{n+1} = D_0^n = \overline{Q_0^n}$ 状态方程
- $Q_1^{n+1} = D_1^n = Q_1^n \oplus Q_0^n$
- $Q_2^{n+1} = D_2^n = Q_2^n \oplus (Q_1^n Q_0^n)$

状态转移真值表（填写顺序一）


现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	001/0	010/0	100/0	011/0
1	101/0	110/0	000/1	111/0

状态转换卡诺图


$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Z$

逻辑功能：3位同步
二进制递增计数器




有自启动能力的电路

分析同步时序逻辑电路的一般步骤



- 详见P260例8.5
- 对于同步时序逻辑电路，电路的各个触发器是同步完成状态转移的。

例8.5 分析如下时序逻辑电路



- 上升沿触发的同步时序电路。
- $Z_2 = Q_2, Z_1 = Q_1, Z_0 = Q_0$
- $D_0 = \overline{Q_0^n} \cdot \overline{Q_1^n} \Rightarrow Q_0^{n+1} = \overline{Q_0^n} \cdot \overline{Q_1^n}$
- $D_1 = Q_0^n \Rightarrow Q_1^{n+1} = Q_0^n$
- $D_2 = Q_1^n \Rightarrow Q_2^{n+1} = Q_1^n$


状态转移真值表（填写顺序二）

现态			次态		
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	0
1	0	0	0	0	1*
0	1	1	1	1	0
1	1	0	1	0	0*
1	0	1	0	1	0*
1	1	1	1	1	0*

补上
遗漏
的
四项

*表示已经出现过的状态

状态转换图




有自启动能力的电路


逻辑功能：脉冲节拍发生器

轮流在 Q_0 Q_1 Q_2 输出脉冲节拍。

时序图



例



① 时钟方程: $CP_2 = CP_1 = CP_0 = CP$

同步时序电路的时钟方程可省去不写。

写方程式

输出方程: $Y = \overline{Q_1}^n Q_2^n$

输出仅与电路现态有关。

驱动方程:
$$\begin{cases} J_2 = Q_1^n & K_2 = \overline{Q_1}^n \\ J_1 = Q_0^n & K_1 = \overline{Q_0}^n \\ J_0 = \overline{Q_2}^n & K_0 = Q_2^n \end{cases}$$

2

求状态方程

$$JK\text{锁存器的特性方程:} \quad \begin{cases} J_2 = Q_1^n & K_2 = \overline{Q_1}^n \\ J_1 = Q_0^n & K_1 = \overline{Q_0}^n \\ J_0 = \overline{Q_2}^n & K_0 = Q_2^n \end{cases}$$

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

将各驱动方程代入，即得电路的状态方程：

$$\begin{cases} Q_2^{n+1} = J_2\overline{Q_2}^n + \overline{K_2}Q_2^n = Q_1^n\overline{Q_2}^n + Q_1^nQ_2^n = Q_1^n \\ Q_1^{n+1} = J_1\overline{Q_1}^n + \overline{K_1}Q_1^n = Q_0^n\overline{Q_1}^n + Q_0^nQ_1^n = Q_0^n \\ Q_0^{n+1} = J_0\overline{Q_0}^n + \overline{K_0}Q_0^n = \overline{Q_2}^n\overline{Q_0}^n + \overline{Q_2}^nQ_0^n = \overline{Q_2}^n \end{cases}$$

3

计算、列状态表



$$\begin{cases} Q_2^{n+1} = Q_1^n \\ Q_1^{n+1} = Q_0^n \\ Q_0^{n+1} = \overline{Q_2}^n \\ Y = \overline{Q_1}^n Q_2^n \end{cases}$$

现 态			次 态			输 出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	0	1	0	1	0
0	1	1	1	1	1	0
1	0	0	0	0	0	1
1	0	1	0	1	0	1
1	1	0	1	0	0	0
1	1	1	1	1	0	0

4

画状态图、时序图

排列顺序:

(a) 有效循环
(主循环)

(b) 无效循环


无自启动能力的电路

状态图

时序图

5


电路功能



有效循环的6个状态分别是0~5这6个十进制数字的格雷码，即：

$000 \rightarrow 001 \rightarrow 011 \rightarrow 111 \rightarrow 110 \rightarrow 100 \rightarrow 000 \rightarrow \dots$

用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出 $Y=1$ 。



① 同步时序电路，省去时钟方程。

写方程式

输出方程: $Y = \overline{XQ_1^n} = \overline{X} + Q_1^n$ 输出与输入有关,

驱动方程:
$$\begin{cases} T_1 = X \oplus Q_0^n \\ T_0 = 1 \end{cases}$$

2

求状态方程

T锁存器的特性方程:

$$Q^{n+1} = T \oplus Q^n$$

将各锁存器的驱动方程代入，即得电路的状态方程:

$$\begin{cases} Q_1^{n+1} = T_1 \oplus Q_1^n = X \oplus Q_0^n \oplus Q_1^n & [\text{CP}\downarrow] \\ Q_0^{n+1} = T_0 \oplus Q_0^n = 1 \oplus Q_0^n = \overline{Q_0}^n & [\text{CP}\downarrow] \end{cases}$$

3

计算、列状态表

$$\begin{cases} Q_1^{n+1} = X \oplus Q_0^n \oplus Q_1^n \\ Q_0^{n+1} = \bar{Q}_0^n \end{cases}$$


$$Y = \bar{X} + Q_1^n$$

$$\begin{cases} Q_1^{n+1} = 1 \oplus 1 \oplus 1 = 1 \\ Q_0^{n+1} = \bar{1} = 0 \end{cases}$$


$$Y = \bar{1} + 1 = 1$$

输入 X	现 态 $Q_1^n \quad Q_0^n$		次 态 $Q_1^{n+1} \quad Q_0^{n+1}$		输出 Y
0	0	0	0	1	1
0	0	1	1	0	1
0	1	0	1	1	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	0	0
1	1	0	0	1	1
1	1	1	1	0	1

4

画状态图
时序图

(a) 状态图



(b) 时序图

当输入 $X = 0$ 时，在 CP 作用下，4 个状态按**递增**规律循环变化，即：

$$00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00 \rightarrow \dots$$

当 $X = 1$ 时，4 个状态按**递减**规律循环变化，即：


$$00 \rightarrow 11 \rightarrow 10 \rightarrow 01 \rightarrow 00 \rightarrow \dots$$

该电路既具有递增计数功能，又具有递减计数功能，是一个**2位二进制同步可逆计数器**。

5

电路功能

例：



1) 输出方程

$$Y = Q_3^n Q_2^n$$

2) 驱动方程

$$\left\{ \begin{array}{l} J_1 = \overline{Q_3^n} \overline{Q_2^n} \\ J_2 = Q_1^n \\ J_3 = Q_2^n Q_1^n \end{array} \right. \quad \left\{ \begin{array}{l} K_1 = 1 \\ K_2 = \overline{\overline{Q_3^n} \overline{Q_1^n}} \\ K_3 = Q_2^n \end{array} \right.$$

3) 状态方程

$$\left\{ \begin{array}{l} Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} = (\overline{Q_3^n} + \overline{Q_2^n}) \overline{Q_1^n} \\ Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n = \overline{Q_2^n} Q_1^n + \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \\ Q_3^{n+1} = J_3 \overline{Q_3^n} + \overline{K_3} Q_3^n = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + Q_3^n \overline{Q_2^n} \end{array} \right.$$

TTL门的输入引脚可以悬空，悬空状态的输入相当于高电平输入。
CMOS输入引脚不能悬空，应接高电平或0。

4) 状态转换表

另一种形式的状态转换表

CP的顺序	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
补上遗漏的一项 → 0	1	1	1	1
1	0	0	0	0

$$Y = Q_3^n Q_2^n$$


$$Q_1^{n+1} = (\overline{Q_3^n} + \overline{Q_2^n}) \overline{Q_1^n}$$

$$Q_2^{n+1} = \overline{Q_2^n} Q_1^n + \overline{Q_3^n} Q_2^n \overline{Q_1^n}$$


$$Q_3^{n+1} = \overline{Q_3^n} Q_2^n Q_1^n + Q_3^n \overline{Q_2^n}$$

由状态图看出，电路的所有状态在经过有限个时钟脉冲之后，都能够转移到主循环上去，这种电路称为具有自启动能力的电路。

5) 状态转换图



6) 时序图



7) 分析电路的功能

随CP的输入，电路循环输出七个稳定状态，所以是七进制计数器。

Y端的输出是此七进制计数器的进位脉冲。



8) 检查能否自启动

由状态转换表知，此电路能自启动。

内容

- 8.1 时序逻辑电路的基本结构与方程描述
- 8.2 时序逻辑电路的描述方法
- 8.3 同步时序逻辑电路的分析方法
- 8.4 异步时序逻辑电路的分析
- 8.5 时序逻辑电路的设计
 - 8.5.1 同步时序逻辑电路的设计
 - 8.5.2 简单异步时序逻辑电路的设计
- 本章小结

异步时序逻辑电路的分析



异步：非统一的时钟脉冲触发各个触发器

在异步时序逻辑电路的分析中，一般不考虑触发器状态翻转所需要的时间，但是，要特别注意翻转的先后顺序，否则会导致错误的结果（详见例8.8）。

例8.7 分析右侧
时序逻辑电路

时钟方程 $CP_0 = CP \uparrow$
 $CP_1 = Q_0 \uparrow$


输出方程 $Z = \overline{Q_1^n} + \overline{Q_0^n} = \overline{Q_1^n} \cdot \overline{Q_0^n}$

触发器的驱动方程 $D_0 = \overline{Q_0^n}, D_1 = \overline{Q_1^n}$

状态转移方程 $Q_0^{n+1} = D_0 = \overline{Q_0^n} [CP \uparrow]$
 $Q_1^{n+1} = D_1 = \overline{Q_1^n} [Q_0 \uparrow]$


状态转移真值表（填写顺序二）

现态		次态		输出	时钟脉冲	
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	Q_0	CP
0	0	1	1	1	↑	↑
1	1	1	0	0	↓	↑
1	0	0	1	0	↑	↑
0	1	0	0	0	↓	↑



逻辑功能：
四进制减法计数器，
Z是借位信号。

例



异步时序电路, 时钟方程:

$$CP_2 = Q_1, \quad CP_1 = Q_0, \quad CP_0 = CP$$

驱动方程:

$$D_2 = \overline{Q_2}^n, \quad D_1 = \overline{Q_1}^n, \quad D_0 = \overline{Q_0}^n$$

1

写方程式

②

求状态方程

D锁存器的特性方程：

$$Q^{n+1} = D$$

将各驱动方程代入，即得电路的状态方程：

$$\begin{cases} Q_2^{n+1} = D_2 = \overline{Q_2}^n [Q_1 \uparrow] & Q_1 \text{上升沿时刻有效} \\ Q_1^{n+1} = D_1 = \overline{Q_1}^n [Q_0 \uparrow] & Q_0 \text{上升沿时刻有效} \\ Q_0^{n+1} = D_0 = \overline{Q_0}^n [CP \uparrow] & CP \text{上升沿时刻有效} \end{cases}$$

3

计算、列状态表

填写方法一


$$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} [Q_1 \uparrow] \\ Q_1^{n+1} = \overline{Q_1^n} [Q_0 \uparrow] \\ Q_0^{n+1} = \overline{Q_0^n} [CP \uparrow] \end{cases}$$

$$\begin{cases} Q_2^{n+1} = 1 \text{ 不变} \\ Q_1^{n+1} = 1 \text{ 不变} \\ Q_0^{n+1} = \overline{1} = 0, CP \uparrow \end{cases}$$

现 态	次 态	注
$Q_2^n \ Q_1^n \ Q_0^n$	$Q_2^{n+1} \ Q_1^{n+1} \ Q_0^{n+1}$	时钟条件
0 0 0	1 1 1	$CP_0 \ CP_1 \ CP_2$
0 0 1	0 0 0	CP_0
0 1 0	0 0 1	$CP_0 \ CP_1$
0 1 1	0 1 0	CP_0
1 0 0	0 1 1	$CP_0 \ CP_1 \ CP_2$
1 0 1	1 0 0	CP_0
1 1 0	1 0 1	$CP_0 \ CP_1$
1 1 1	1 1 0	CP_0

4

画状态图、时序图



5

电路功能

在 CP 的作用下, 电路的8个状态按递减规律循环变化, 即:


000 $\rightarrow$ 111 $\rightarrow$ 110 $\rightarrow$ 101 $\rightarrow$ 100 $\rightarrow$ 011 $\rightarrow$ 010 $\rightarrow$ 001 $\rightarrow$ 000 $\rightarrow \dots$

电路具有递减计数功能, 是一个**3位二进制异步减法计数器**。

内容


- 8.1 时序逻辑电路的基本结构与方程描述
- 8.2 时序逻辑电路的描述方法
- 8.3 同步时序逻辑电路的分析方法
- 8.4 异步时序逻辑电路的分析
- 8.5 时序逻辑电路的设计
 - 8.5.1 同步时序逻辑电路的设计
 - 8.5.2 简单异步时序逻辑电路的设计
- 本章小结

时序逻辑电路的设计



- 时序逻辑电路的**设计**，是时序逻辑电路**分析**的反过程。
- 时序逻辑电路设计分为**组合逻辑电路设计**和**存储电路设计**。
 - 存储电路部分的设计是这部分的重点。
- **同步**时序逻辑电路的设计是以**使用最少的触发器**为**设计原则**，这对于使用**中小规模集成**器件设计电路是**合适**的。
 - 但是这样设计得到的电路**不一定是最恰当的**，**有时增加触发器反而会使电路结构简单，设计简化**。
- **大规模集成器件**设计电路，往往采用**电子设计自动化（EDA）**。
- 本节介绍使用**最少的触发器设计同步**时序由路的方法和**简单的异步**时序逻辑电路**设计方法**。

设计同步时序逻辑电路的一般步骤



等价状态的化简

- **等价状态**定义：在数字系统中的两个**初始状态A和B**，在任何相同的输入信号序列作用下，**得到的输出信号序列完全相同**，则这两个状态是等价的，并记作 $A=B$ 。
 - 在状态简化时，**两个等价状态可以合并成一个状态**。
- **实际化简**中，**判断**两个状态**等价**的方法：
 - 在初始状态转移表中，如果有两个或者两个以上的状态，在**输入相同**的条件下，其**输出相同，而且次态也相同**，那么这些状态是等价的。
- 关于状态化简，有两种状态转移表，
 - **完全描述的状态转移表**
 - **非完全描述状态转移表**

完全描述的状态转移表的化简方法

两个状态等价的条件：相同输入，输出相同，次态相同

在完全描述的状态转移表中，两个状态等价的条件是：

- ①在所有的输入条件下，两个状态对应的输出完全相同；
- ②在所有的输入条件下，两个状态的状态转移效果相同。

实际化简时的判断方法：

- 如果两个状态不满足①，不是等价状态；
- 满足①，还要判断②。


$S1 \rightarrow S2$

 $S3 \rightarrow S4$

两个状态的状态转移效果的判断方法是：

- 在所有的输入条件下，两个状态的次态一一对应，那么，状态转移效果是相同的；
- 在有些输入条件下，状态转移的下一个状态不相同，如： $S1 \rightarrow S2$ ， $S3 \rightarrow S4$ ，则S1、S3是否等价取决于S2、S4；【S2，S4】称为【S1，S3】等价的隐含条件；
- 在有些条件下，【S1，S3】、【S2，S4】互为隐含条件，那么其中的一对等价，另一对也等价。
 - 如果两个状态等价，那么这两个状态可以合并为一个状态。此外，等价具有传递性。

例8.10 简化如下初始状态图



输入/输出
X/Z


初始状态表

现态	次态		输出 Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	C	D	0	0
C	E A	F B	0	0
D	G C	H	0	0
E	A	B	0	0
F	C	D	0	0
G	E F	F G	0	0
H	G C	H	0	1

表格比较法化简

①

②



最简状态表

现态	次态		输出 Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	A	D	0	0
D	A	H	0	0
H	A	H	0	1

一次简化结果

③

现态	次态		输出 Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	e A	D	0	0
C	A B	B C	0	0
D	e A	H	0	0
H	e A	H	0	1

④

$K \geq \log_2 M \rightarrow M = 4 \text{ 个状态}, K = 2 \text{ 个触发器}$

利用蕴含表方法化简

初始状态表

现态	次态		输出 Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	C	D	0	0
C	E	F	0	0
D	G	H	0	0
E	A	B	0	0
F	C	D	0	0
G	E	F	0	0
H	G	H	0	1

根据前一页的初始状态表做出蕴含表（比较隐含条件方法）

B	ACBD						
C	AEBF	CEDF					
D	AGBH	CGDH	EGHF				
E	✓	ACBD	AEBF	AGBH			
F	ACBD	✓	CEDF	CGDH	ACBD		
G	AEBF	CEDF	✓	EGHF	AEBF	CEDF	
H	x	x	x	x	x	x	x
	A	B	C	D	E	F	G

H有个输出1，和其它状态都不一样。

已知AE、BF、CG是等价状态，那么包含这些隐含条件的也等价，否则不等价

最简状态表

现态	次态		输出 Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	A	D	0	0
D	A	H	0	0
H	A	H	0	1

B	x						
C	✓	x					
D	x	x	x				
E	✓	x	✓	x			
F	x	✓	x	x	x		
G	✓	x	✓	x	✓	x	
H	x	x	x	x	x	x	x
	A	B	C	D	E	F	G

等价态：AC、AE、AG、BF、CE、CG、EG


根据等价状态的传递性

最大等价类：ACEG、BF、D、H
则A可代表CEG；B可代表F；D、H不变，初始状态转移表得以化简。
结果和前面得到的一样。


状态代码分配（状态编码）

- 状态表中的**每一个状态**需要指定一个**代码**
 - 不同的编码方式得到的电路繁简不一
 - 人们一般**从电路简单的角度**去考虑状态的编码
- 状态分配的一般原则是
 - ①如果**两个状态**的**次态相同**，它们的**代码**应该尽可能的**相邻**
 - ②如果**两个状态**是**同一个状态的次态**，应该尽可能地把它安排为相邻的代码；
 - ③为了使输出电路尽量简单，应尽可能地把有**相同输出**的**两个状态**安排为相邻代码。
- **三个原则通常以①为主，统筹兼顾**。如果对所设计的电路不满意，往往需要重新进行状态代码分配。

①状态A与B的代码需相邻



②状态C与D的代码需相邻



例8.11：设计一个1111序列检测器电路

(1) 确定电路的初始状态转移表

- 1111序列检测器电路需要
 - 一个信号输入端 X （输入序列信号）
 - 一个信号输出端 Z （输出检测结果）
- 连续输入4个1信号，当第4个信号为1时，记住前面三个信号进行判断。
- 方法I：建立原始状态图——每个信息组都定义一个状态（如PPT 第46页的原始状态图）
 - 优点：不会漏掉状态
 - 缺点：定义的状态较多（ $2^3 = 8$ 个状态），需要简化。
- 方法II：考察基点为 n 时刻，前3位输入 $n-3$ 、 $n-2$ 、 $n-1$ 时刻的情况可分为4类（与前面简化结果一样）：
 - A: $\times \times 0$ ，表示在观察时刻以前还没有过1；
 - B: $\times 01$ ，表示在观察时刻以前有过一个1；
 - D: 011 ，表示在观察时刻以前有过两个连续的1；
 - H: 111 ，表示在观察时刻以前有过三个连续的1；

(2) 状态化简

(3) 状态代码分配

(4) 选择触发器类型

(5) 输出/状态转移方程

- 4个状态需要2个触发器
- $K \geq \log_2 M$, $M = 4$, 通常 K 应选符合条件的最小值, $K = 2$
- 选择2个触发器, 用 Q_0Q_1 代表状态。
- 本题对编码没有特殊要求, 可随意将状态A、B、D、H分别指定为 $Q_0Q_1 = 00、01、10、11$

外输入、现态				次态、外输出			
X^n	S	Q_0^n	Q_1^n	S^*	Q_0^{n+1}	Q_1^{n+1}	Z^n
0	A	0	0	A	0	0	0
0	B	0	1	A	0	0	0
0	D	1	0	A	0	0	0
0	H	1	1	A	0	0	0
1	A	0	0	B	0	1	0
1	B	0	1	D	1	0	0
1	D	1	0	H	1	1	0
1	H	1	1	H	1	1	1

采用D触发器

$X \backslash Q_0^n Q_1^n$	00	01	11	10
0	0	0	0	0
1	0	1	1	1

$$Q_0^{n+1} = X^n Q_1^n + X^n Q_0^n$$

$X \backslash Q_0^n Q_1^n$	00	01	11	10
0	0	0	0	0
1	1	0	1	1

$$Q_1^{n+1} = X^n \overline{Q_1^n} + X^n Q_0^n$$

$X \backslash Q_0^n Q_1^n$	00	01	11	10
0	0	0	0	0
1	0	0	1	0

$$Z^n = X^n Q_1^n Q_0^n$$

(5) 状态转移方程→驱动方程


- D触发器的特征方程为 $Q^{n+1} = D^n$

输出方程

$$Z^n = X^n Q_1^n Q_0^n$$

- $Q_0^{n+1} = X^n Q_1^n + X^n Q_0^n \rightarrow D_0^n = X^n Q_1^n + X^n Q_0^n$
 - $Q_1^{n+1} = X^n \overline{Q_1^n} + X^n Q_0^n \rightarrow D_1^n = X^n \overline{Q_1^n} + X^n Q_0^n$
- 若没有采用D触发器，就不需要先求出状态转移方程，可以在状态转移真值表之后添加激励的各列，由表求出激励方程和输出方程。

(6) 根据输出方程和驱动方程画出逻辑图



(7) 检查电路能否自启动

本例中使用的状态数正好和触发器相匹配。
不存在不能自启动的问题。


自启动

当电路进入无效状态后，在有限个时钟脉冲作用下，能够自动进入有效序列，以保证电路能够正常工作。

- 当所设计的状态图中的状态数 $M < 2^K$ （ K 是电路中使用的触发器个数）时，有一些状态未被使用。
 - 如果这些没有被使用的状态构成了无效循环或孤立状态，则电路启动时进入这些状态，在有限个时钟脉冲内不能回到正常的工作状态，也就是不能自启动。
- 如果发现设计的电路没有自启动能力，而设计要求电路具有自启动能力，则应修改设计。
 - 修改的方法I：在激励信号卡诺图中，对无效状态的处理进行修改。即原来取1的，可试改为取0，反之亦然。得到新的驱动方程和逻辑图，再检查其自启动能力，直到能够自启动为止。
 - 修改的方法II：对于设计好了的电路，检验那些无效循环的状态或者孤立的状态，在状态转移表中，让它们转向有效状态，重新设计路就可达到目的。

例8.12：设计一个3位二进制加法计数器电路

状态转换图



$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	0	0	0	0
1	0	0	1	0

$$Y = Q_2^n Q_1^n Q_0^n$$

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	0	0	1	0
1	×	×	×	×

$$J_2 = Q_1^n Q_0^n$$

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	×	×	×	×
1	0	0	1	0

$$K_2 = Q_1^n Q_0^n$$

采用JK触发器，根据其特性方程 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$
由状态转移表，可求出相应的激励表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	1	0	0	×	0	×	1	×
0	0	1	0	1	0	0	0	×	1	×	×	1
0	1	0	0	1	1	0	0	×	×	0	1	×
0	1	1	1	0	0	0	1	×	×	1	×	1
1	0	0	1	0	1	0	×	0	0	×	1	×
1	0	1	1	1	0	0	×	0	1	×	×	1
1	1	0	1	1	1	0	×	0	×	0	1	×
1	1	1	0	0	0	1	×	1	×	1	×	1

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	0	1	×	×
1	0	1	×	×

$$J_1 = Q_0^n$$

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	×	×	1	0
1	×	×	1	0

$$K_1 = Q_0^n$$

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	1	×	×	1
1	1	×	×	1

$$J_0 = 1$$


$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	×	1	1	×
1	×	1	1	×

$$K_0 = 1$$


例8.12逻辑图

- $Y = Q_2^n Q_1^n Q_0^n$
- $J_2 = Q_1^n Q_0^n, \quad K_2 = Q_1^n Q_0^n$
- $J_1 = Q_0^n, \quad K_1 = Q_0^n$
- $J_0 = 1, \quad K_0 = 1$

由于没有多余状态，
电路具有自启动能力。



例8.13 设计一个二-十进制同步计数器



$$Z = Q_3^n Q_0^n$$

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$	00	01	11	10
00		0	0	0	0
01		0	0	0	0
11		×	×	×	×
10		0	1	×	×

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$	00	01	11	10
00		0	0	0	0
01		0	0	1	0
11		×	×	×	×
10		1	0	×	×

$$D_3 = Q_3^n \overline{Q_0^n} + Q_2^n Q_1^n Q_0^n$$

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		×	×	×	×
10		0	0	×	×

$$D_2 = Q_2^n \overline{Q_1^n} + Q_2^n \overline{Q_0^n} + \overline{Q_2^n} Q_1^n Q_0^n$$

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		×	×	×	×
10		0	0	×	×

$$D_1 = Q_1^n \overline{Q_0^n} + \overline{Q_3^n} \cdot \overline{Q_1^n} \cdot Q_0^n$$

$Q_3^n Q_2^n$	$Q_1^n Q_0^n$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		×	×	×	×
10		1	0	×	×

$$D_0 = \overline{Q_0^n}$$

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z	D_3^n	D_2^n	D_1^n	D_0^n
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	0
0	0	1	0	0	0	1	1	0	0	0	1	1
0	0	1	1	0	1	0	0	0	0	1	0	0
0	1	0	0	0	1	0	1	0	0	1	0	1
0	1	0	1	0	1	1	0	0	0	1	1	0
0	1	1	0	0	1	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0	0	1	0	0	0
1	0	0	0	1	0	0	1	0	1	0	0	1
1	0	0	1	0	0	0	0	1	0	0	0	0
1	0	1	0	×	×	×	×	×	×	×	×	×
1	0	1	1	×	×	×	×	×	×	×	×	×
1	1	0	0	×	×	×	×	×	×	×	×	×
1	1	0	1	×	×	×	×	×	×	×	×	×
1	1	1	0	×	×	×	×	×	×	×	×	×
1	1	1	1	×	×	×	×	×	×	×	×	×

激励表

Ch8 时序逻辑电路的分析与设计

周玲

例8.13任意状态转移表



检查电路能否自启动

有多余状态时，需要进行这一步

*表示已经出现过的状态


Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	0	0*	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0*	1
1	1	1	0	1	1	1	1	0
1	1	1	1	1	0	0	0*	1

- $Q_3^{n+1} = D_3 = Q_3^n \overline{Q_0^n} + Q_2^n Q_1^n Q_0^n$
- $Q_2^{n+1} = D_2 = Q_2^n \overline{Q_1^n} + Q_2^n \overline{Q_0^n} + \overline{Q_2^n} Q_1^n Q_0^n$
- $Q_1^{n+1} = D_1 = Q_1^n \overline{Q_0^n} + \overline{Q_3^n} \cdot \overline{Q_1^n} \cdot Q_0^n$
- $Q_0^{n+1} = D_0 = \overline{Q_0^n}$
- $Z = Q_3^n Q_0^n$




简单异步时序逻辑电路的设计

例8.15：设计一个四进制减法计数器



4个状态需要两个触发器



状态转移真值表

现态		次态		输出	时钟脉冲	
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	CP_1	CP_0
0	0	1	1	1	↑	↑
1	1	1	0	0	0	↑
1	0	0	1	0	↑	↑
0	1	0	0	0	0	↑

Q_1^n	Q_0^n	Z
0	0	1
0	1	0
1	0	0
1	1	0

$$Z = \overline{Q_1^n} \cdot \overline{Q_0^n} = \overline{Q_0^n + Q_1^n}$$

触发器的驱动方程 $D_0 = \overline{Q_0^n}, D_1 = \overline{Q_1^n}$

状态转移方程 $Q_0^{n+1} = D_0 = \overline{Q_0^n} [CP \uparrow]$
 $Q_1^{n+1} = D_1 = \overline{Q_1^n} [Q_0 \uparrow]$

时钟方程

$$CP_0 = CP \uparrow$$

$$CP_1 = Q_0 \uparrow$$


Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	1	1
0	1	1	0
1	0	0	1
1	1	0	0

$$Q_0^{n+1} = \overline{Q_0^n} [CP_0 \uparrow]$$

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	1	1
0	1	1	0
1	0	0	1
1	1	0	0

$$Q_1^{n+1} = \overline{Q_1^n} [CP_1 \uparrow]$$

只填时钟脉冲处的 Q_1^{n+1} 值，无时钟脉冲的 Q_1^{n+1} ，视为无关项。



本例状态属于触发器数匹配，电路能自启动。

本章小结



- 时序逻辑电路由组合逻辑电路和存储电路两部分组成。
 - 存储电路记忆了电路的状态，与电路当前输入共同决定电路的输出。
- 时序逻辑电路的描述方法有
 - 输出方程和状态转移方程、状态转移真值表、状态转换图和时序图
 - 它们各有特点，可以相互转换。
- 时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。
- 时序逻辑电路的分析和设计是两个相反的过程。
 - 电路分析是要根据逻辑电路图，写出输出方程和状态方程、状态转移真值表、状态转换图和时序图，从而知道电路的逻辑功能。
 - 电路的设计是首先要分析清楚电路要实现的逻辑功能，做出初始的状态转移表或者转换图，然后状态化简，状态分配，求出所用触发器的驱动方程和输出方程，画出逻辑图，讨论电路的自启动性。
- 初始的状态转移表或者状态图是最重要的，正确理解电路的功能是关键。

第8章勘误表

页码	错误位置	备注
252	页面中间文字	Y应为“一种内输出”（书上写为内输入了），激励信号应为“一种内输入”（书上写位内输出了）
253	例8.2（2）	X_1不应该有下标，应该写为 X
265	图8.54	两个D触发器图标中反变量Q上方都少一横
281	图8.68	触发器序号标错应该是0，1，2触发器，标成了1，2，3， $\overline{R_D}$ 没有正确连线
302	习题8.31	NAND错了，去掉与门上的圆圈，应该是AND门