

数电期末复习纲要2025

题型：

选择 (2' × 20)

分析设计题 (10' × 6)

期中考试之前内容

章节	重点内容
一	一般性了解
二	不同进制数之间的转换、8421BCD码、余三码、奇偶校验码概念
三	常用的逻辑代数基本定律；逻辑运算的完备集；代换、对偶、反演规则、化简公式；最小项和最大项概念；熟练掌握卡诺图化简；
五	组合逻辑电路的分析步骤；组合逻辑电路的设计步骤；注意真值表的应用；了解竞争险象
六	了解各组合逻辑器件的功能、其内部门电路连接方法及其扩展方法； 编码器、译码器74138、数据选择器74151、数据分配器；全加器、74283 所有器件连接应用时，不要空置引脚，应该填写上相应的1，0

书上例题（包括清华习题参考书）、作业要先看懂，再去做别的练习。

期末考试重点内容

章节	重点内容
八_1	了解R-S基本锁存器，D，J-K门控和边沿触发器；只考虑理想波形图
八_2	同步、异步时序逻辑电路的分析，同步时序逻辑电路的设计
九	掌握各种移位寄存器原理及其扩展，74194，74195 掌握环形计数器和扭环形计数器原理 着重掌握各种集成二进制计数器，比如74161，74163，74191，74160 熟练掌握任意进制计数器构成方法， $M < N$ 和 $M > N$ 情况 掌握分频器，序列信号发生器原理，会分析设计。
十_1	RAM (SRAM, DRAM) ， ROM基本概念；存储容量扩展；寻址空间计算
十_2	PROM, PLA, PAL, GAL基本概念，典型PAL, GAL构成，总结性页面
十一	A/D, D/A转换原理; 了解常用DAC/ADC方案（本次期末不考双积分ADC）

要点：

- 所有集成器件试卷会提供功能表，但是要比较熟悉常用的器件功能，不能依靠考试时候才去分析功能表。数电的内容一般较多，要熟悉各部分内容，才能快速答题，保证有时间完成所有题目。
- 始终注意输入输出优先级别的表示，下标数字大的优先级别高。
- 完全根据题目要求来解答。
- 分析设计题也是，按照要求答题，要有步骤有条理的回答。
- 没有思路的时候，可以考虑画真值表，状态转移图。


《数字逻辑电路》 期末复习习题

周玲

填空题

How about 74160?

用集成计数器74161芯片通过同步送数的方法实现模8计数器时，若在计数到1111时给 $\overline{LD}$ 预置端反馈有效信号，则预置数据输入应该设置为（1000）。



同步置数

给定序列信号设计电路，若序列信号的长度为 m ，移位寄存器的位数为 n ，则应取 $2^n \geq m$

由 n 位移位寄存器构成的序列信号发生器所产生的序列信号的最大长度为（ 2^n ）。

寻址容量为 $16K \times 8$ 的 RAM 需要（14）根地址线。

$$16K = 2^4 \times 2^{10} = 2^{14}$$

在 D/A 转换时， n 位 DAC 最多有（ 2^n ）个模拟输出电压。

n 位 DAC 电路最多能输出 $0 \sim 2^n - 1$ 个不同等级的电压值（共 2^n 个）。

三态门电路的输出有高电平、（低电平）和（高阻态）3 种状态。

填空题

模数 AD 转换器中的逐次逼近型 ADC 的转换时间需要多少个时钟周期
 $n+1$ (假设该 ADC 转换器位数为 n)

在动态存储单元中, 数据在读出时, 存储电容上的电荷将因为对数据线的充电而损耗, 因此, 在每读一次必须对存储电容进行电荷补充, 这个过程叫
刷新;

现有 $256 \text{ 字} \times 4 \text{ 位}$ 的存储芯片, 要求组成 $2K \text{ 字} \times 8 \text{ 位}$ 的存储单元, 则需要
16 片这样的 $256 \text{ 字} \times 4 \text{ 位}$ 芯片来组成。

$$\frac{2K \times 8}{256 \times 4} = \frac{2^{11} \times 8}{2^8 \times 4} = 2^4 = 16$$

在可编程逻辑器件 PAL 结构中, 可以编程的是 与 阵列。

某倒 T 型数模转换器是 16 位的 DAC, 问其分辨率是 $\frac{1}{2^{16} - 1}$ 。

填空题

对于 $(N)_{DI} = (01011010)_B$ 来说,

$$v_{OA} = S \times (D_7 \times 2^7 + D_6 \times 2^6 + D_5 \times 2^5 + D_4 \times 2^4 + D_3 \times 2^3 + D_2 \times 2^2 + D_1 \times 2^1 + D_0 \times 2^0)$$

$$1.8 = S \times (2^6 + 2^4 + 2^3 + 2^1) \rightarrow S = 0.02$$

$$\text{对于 } (N)_{DI} = (10101001)_B \text{ 来说, } v_{OA}^* = 0.02 \times (2^7 + 2^5 + 2^3 + 2^0) = 3.38 \text{ V}$$

单极性 8 位 D/A 转换器, 当输入数字量为 $(01011010)_B$ 时, 其输出电压为 1.8V, 当输入数字量为 $(10101001)_B$ 时, 其输出电压为 3.38 V。

对双积分型 A/D 转换器、并行比较型 A/D 转换器和逐次逼近型 A/D 转换器的相对速度进行比较, 转换速度最快的是 并行比较型ADC, 转换速度最慢的是 双积分型ADC。


一个存储容量为 $2K \times 4$ 的存储系统有 2^{11} 个存储单元, 若用该存储器构成 $16K \times 8$ 的存储系统, 则需 16 片 $2K \times 4$ 的存储器。

四位同步二进制集成计数器 74161 有异步清零端, 当异步清零端清零信号有效时, 计数器就清零; 四位同步二进制集成计数器 74163 有同步清零端, 当同步清零端清零信号有效并且 时钟上升沿到来 时, 计数器清零。

填空题

用集成计数器 74161 芯片通过反馈清零法实现模 11 计数器时，从 0 开始计数，应该在计数到达 $(1011)_2$ 时反馈使清零端 $\overline{CR}$ 为 0。

下图 D 触发器组成的计数器，初始状态从 0000 开始，有 8 个有效状态。



Q0	Q1	Q2	Q3	D0
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

解析：该图和U9 PPT 第47页介绍的能自启动的4位扭环型计数器一样，可以实现 $2n=2 \times 4=8$ 个有效状态。再画真值表验证。

$$D_0 = \overline{\overline{\overline{Q_1 Q_2 Q_3}}}$$

$(Q_0 Q_1 Q_2 Q_3)$

0000 → 1000 → 1100 → 1110 ← 1101 ← 1010 ← 0100 ← 1001 ← 0010
 ↑ 有效循环 ↓ ↑
 0001 ← 0011 ← 0111 ← 1111 0101 ← 1011 ← 0110

填空题

11

动态随机存储器 DRAM 的基本存储单元是电容，静态随机存储器 SRAM 的基本存储单元是 锁存器。

$$\frac{8K \times 8}{1K \times 2} = 8 \times 4 = 32$$

$$8K = 2^3 \times 2^{10} = 2^{13}$$

构成 $8K \times 8$ 的 RAM，需要 32 片 $1K \times 2$ 位的 RAM，需要有 13 条地址线。

A/D 转换器是由采样、保持、量化和 编码 电路构成。

双积分型 ADC 的转换速度很低，完成一次转换最长可能长达 2^{n+1} 个标准频率周期，因此只能用于直流信号或者缓慢变化信号的转换。

双积分型 ADC 每完成一次转换的时间应在 $2T_1$ 以上， $T_1 = 2^n T_0$ ，即最大为 $2^{n+1} T_0$ ， T_0 为 1/固定频率。若加上转换前的准备时间（积分电容放电和计数器复位所需的时间）和输出转换结果的时间，完成一次转换所需的时间还要长一些。

简答题

简述静态存储器的读操作过程。

- 将存储地址放到地址总线
- 地址译码器对地址进行译码，生成相应的存储单元选择信号，选择存储矩阵中对应的存储单元。
- 存储器接收到读操作指令后，保存在选中的存储单元中的1字节的数据将被拷贝到数据总线，并存入数据寄存器中。
- 原来的数据仍然保留，非破坏性读出。

地址→地址总线→地址译码→读控制信号→数据总线→数据。

简答题



简述模数转换中并行比较型转换方案。

➡ 见Unit 12 PPT

方法一

使用D触发器设计一个可控**同步**计数器， M 为控制信号，
要求：（1） $M=0$ 时，实现模2计数；
（2） $M=1$ 时，实现模4计数。

- 2个D触发器设计成同步**扭环形计数器**。初始值可以为00。
- FF0构成**模2**的扭环形计数器
- FF0, FF1两个构成**模4**的扭环形计数器。





有容量（字位）为 256×4 的存储器，现在要扩展成容量 $1K \times 8$ 的存储器，怎样扩展？请画出详细的扩展图形。
 256×4 的存储器结构图如下

► 解题思路：字位同时扩展

► 先进行位扩展，再进行字扩展

► 共需几块芯片： $\frac{1K \times 8}{256 \times 4} = 8$ 片， $256 = 2^8$ ， $1K = 2^{10}$ ，还需要增加两位地址线



译码器输出为输入地址变量最小项的非（低电平有效）


设备中有四个传感器A,B,C,D，如果传感器A输出为1，同时B,C,D中至少有两个输出也为1，表示设备工作状态正常，否则工作异常，用PLA设计一个电路发出工作异常的报警信号。

解：设工作状态正常， $F = 0$ ；
工作异常， $F = 1$

F

		CD			
		00	01	11	10
AB	00	1	1	1	1
	01	1	1	1	1
	11	1	0	0	0
	10	1	1	0	1

➔ $F = \bar{A} + \bar{C}\bar{D} + \bar{B}\bar{D} + \bar{B}\bar{C}$




57进制计数范围 0 - 56

下面用整体置0方式

计数	I片	CO	II片
16	0-15	1	0001
32	0-15	1	0010
48	0-15	1	0011
57	0-8		


利用来自两片计数器的输出决定清零信号。



五、(10 分) 试用 4 位同步二进制加计数器 74LS161 及少量门电路构成同步 57 进制计数器，写出设计过程，画出逻辑电路图。

也可以使用整体置数方式，
参考U9 PPT



$\overline{CR}$	$\overline{LD}$	CT_0	CT_1	CP	$Q_3 Q_2 Q_1 Q_0$
0	x	x	x	x	0 0 0 0
1	0	x	x	↑	$D_3 D_2 D_1 D_0$
1	1	0	x	x	$Q_3 Q_2 Q_1 Q_0$
1	1	x	0	x	$Q_3 Q_2 Q_1 Q_0$
1	1	1	1	↑	加法计数



74161异步清零，同步置数

$$(57)_{10} = (0011\ 1001)_2$$

七、(10 分) 分析题图 7 所示电路，画出在 CP 作用下，F 的输出波形。(74161 功能表见第五题，74151 功能表)



74151 功能表

使能端	地址端			输出
$\overline{S}$	A2	A1	A0	W
1	×	×	×	0
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7

74161根本没有预置数，
 $\overline{LD} = 1$