东南大学考试卷（A卷）

课程名称 计算机组成原理 考试学期 2022-2023-1 得分 _____

适用专业 计算机大类 考试形式 闭卷 考试时间长度 120 分钟

题目	一	二	三	四	五1	五2			总分
得分									
批阅人									

自觉遵守考场纪律如考试作弊此答卷无效

姓名 学号

装 订 线

一、选择题（每小题 2 分，共 24 分）

1、下列有关现代计算机结构与组成的叙述中，错误的是（　　）。

A．存储器采用层次结构，至少由主存及辅存组成

B．各部件采用总线方式互连，通过接口电路连接到总线

C．CPU 按地址访问主存及外设的 I/O 接口

D．结构以存储器为中心，要求 I/O 支持中断方式

2、下列 8 位机器数中，真值最小的是（　　）。

A．$[X]_{原}$＝10011110　　B．$[Y]_{补}$＝11100011　　C．$[Z]_{移}$＝01100100

3、若浮点数的阶及尾数分别用 6 位及 10 位补码表示，阶码放在机器数的高位部分，则-67/1024 的机器数是（　　）。

A．100011 1100001100　　B．111101 1011110100

C．100011 1011110100　　D．111101 1100001100

4、16 位有符号整数乘法（被乘数为 A）用补码 1 位乘法（循环的判断-加法-移位操作）实现时，下列叙述中，错误的是（　　）。

A．循环次数为 16 次　　B．判断基于乘数的某 2 位进行

C．加法的加数为$[A]_{补}$或 0　　D．移位操作为算术右移

5、256×4 位 DRAM 芯片中，除电源信号线外，其余信号线至少为（　　）根。

A．10　　B．11　　C．12　　D．14

6、层次结构存储系统支持页式虚拟存储器时，访存时不可能发生的是（　　）。

A．TLB、页表、Cache 均命中　　B．TLB 命中、页表缺失、Cache 命中

C．TLB、页表、Cache 均缺失　　D．TLB 缺失、页表命中、Cache 缺失

扫描全能王 创建

7、若存储器按字节编址，数据在存储器中采用大端、边界对齐方式存放，则下列存储单元地址中，可以用来存放机器数 11223344H 中 22H 的是（　　）。

A．2001H　　B．2002H　　C．2003H　　D．2004H

8、下列关于多周期数据通路的叙述中，错误的是（　　）。

A．功能部件需包含 IR　　B．输入信号包含来自 CU 的节拍信号

C．部件互连可采用总线结构　　D．输出信号包含指令操作码及寻址方式

9、对于 μOP 采用联合控制方式定时的硬布线 CU，下列叙述中，错误的是（　　）。

A．时序信号形成电路的输入，除总清及时钟信号外，至少包含 2 个信号

B．时序信号形成电路的输出，至少包含 2 级时序信号

C．μOP 控制信号形成电路为组合逻辑电路

D．μOP 控制信号形成电路的输出，不含中断机构所需的 μOP 控制信号

10、下列总线仲裁方式的选项中，仲裁时延固定的是（　　）方式。

I．链式查询　　II．计数器定时查询　　III．独立请求

A．仅 I　　B．仅 II　　C．仅 III　　D．仅 I 和 II

11、若 CPU、主存、外设 Q 连接在系统总线 X 上，Q 的 I/O 接口（记为 QI）为并行接口、采用异步联络方式与 Q 连接，各 I/O 接口的 I/O 端口采用独立编址方式，则下列叙述中，错误的是（　　）。

A．X 至少支持 4 种总线事务　　B．QI 需识别并响应总线事务

C．Q 可为串行传输设备　　D．Q 为条件传送设备

12、某 CPU 主频为 100MHz，CPI 为 5，中断事件响应需 2 个时钟周期；某外设数据传输率为 400Kbps，每次传送 16 位数据，采用中断方式 I/O 时，中断服务程序有 18 条指令，则其 I/O 占 CPU 时间的百分比最多为（　　）。

A．2.25%　　B．2.30%　　C．2.45%　　D．2.50%

二、判断题（每小题 1 分，共 15 分）

1、程序中指令串行执行的原因是指令长度可变、无法同时译码。（　　）

2、某 CPU 的数据表示支持 8 位、16 位整数，及 32 位、64 位浮点数，则该 CPU 的机器字长为 16 位。（　　）

3、关系运算可用减法运算及逻辑判断实现，若算术运算的结果标志有 CF、ZF、OF、SF，则有符号数 X＜Y 的运算结果可表示为 SF⊕OF。（　　）

扫描全能王 创建

4、ALU 为组合逻辑部件时，内部部件/器件互连只能采用专用结构。（　　）

5、指令格式不包含隐式编码的信息，指令字长须为机器字长的倍数。（　　）

6、直接寻址方式的 OPD 读取比立即寻址方式慢。（　　）

7、CPU 的工作流程是循环地执行指令，并在指令周期结束时检测并响应中断和异常事件。（　　）

8、存放 μOP 的源数据/操作结果的部件必须是状态部件。（　　）

9、指令的 CPI 等于指令周期中 μOPCmd 序列的步数。（　　）

10、地址总线总是由主设备在总线传输周期开始时控制、结束时释放。（　　）

11、一个总线传输周期可完成多个总线事务。（　　）

12、外设-主机的 I/O 过程至少由一个总线操作、一个通信操作组成。（　　）

13、U 盘是并行传输设备。（　　）

14、CPU 访问外设时，只能访问其 I/O 接口中的 I/O 端口。（　　）

15、中断 I/O 方式只能用于字符设备的 I/O。（　　）

三、计算题（每小题 7 分，共 21 分）

1、已知计算机中有符号整数用 8 位补码表示，回答下列问题：

（1）若$[X]_{补}$=10101101、$[Y]_{补}$=00101001，写出 X−2Y、X/8 的机器数结果。

（2）若加减法器的数据入端为 A_7~A_0、B_7~B_0，数据出端为 F_7~F_0，最高位进位端为 C_7，操作控制端为 op（0/1 时实现加法/减法运算），写出在加减法器外部产生结果标志 CF、OF 的逻辑表达式。

2、某计算机的存储器按字节编址，主存地址空间为 24 位。Cache 容量为 32KB，采用 4 路组相联映射方式、LRU 替换算法、写回法写策略，主存块大小为 16B。

（1）若 CPU 访存地址为 123456H，写出 Cache 命中时的组号。（二进制）

（2）每个 Cache 行中，除标记、LRU、缓存块字段外，至少还包含哪些字段、各占多少位？Cache 中需设置几个比较器用于查找？

（3）若 Cache 命中时间为 10ns，读/写一个主存块需 200ns，Cache 初态为空，则 CPU 从地址 020040H 起连续读出（升序）200B 数据，每次读出 2B 数据，平均访问时间是多少？

3、某指令系统约定，存储器按字节编址、地址空间为 16 位，有符号整数用补码表示，指令功能及指令格式如下图所示。其中，OP1＝0000、0001、0010、0011

姓名 封 线 密 学号

扫描全能王 创建

分别表示加法、减法、左移、逻辑右移指令，OP2＝111100、111101、111110 分别表示加法、左移、算术右移指令。回答下列问题：

指令功能	指令格式				功能说明
RT←(RS) oper (RT)	OP1	RS	RT		RS、RT为GPR编号
RT←M[(RS)+Addr]	1100	RS	RT	Addr	Addr为形式地址，Imme为立即数
M[(RS)+Addr]←(RT)	1101	RS	RT	Addr	(x)表示寄存器x的内容
RT←(RT) oper Imme	OP2		RT	Imme	M[ad]表示存储单元ad或其内容
	4位	2位	2位	8位	

（1）GPR 长度为多少位？除寄存器寻址方式外，数据寻址还支持哪些方式？

（2）写出指令字 C960H 的功能。

（3）若(R0)＝256，int 型变量 x 在存储器中的地址为 0120H，写出 x＝x>>4 功能的指令字序列。（十六进制）

四、简答题（每小题 5 分，共 15 分）

1、程序执行过程由循环的指令执行过程组成，简述指令执行过程包含哪些步骤（阶段），说明存放循环变量的部件名称。

2、总线使用权的管理方式是什么？简述总线传输过程所包含的步骤，说明其中哪些步骤的时延只取决于总线从设备？

3、若中断机构采用向量方式响应可屏蔽中断请求，简述其响应过程需要完成的操作。

五、应用题（2 小题，共 25 分）

1、（12 分）某计算机的存储器按字节编址，CPU、主存、外设（I/O 接口）均连接在系统总线 X 上。总线 X 为 8 位半同步总线，时钟频率为 10MHz，地址线有 24 根（A_{23}~A_0），控制线中的$\overline{RD}$、$\overline{WR}$有效分别表示读存储器/输入、写存储器/输出总线事务；拟配置 1MB 主存（前 256KB 为只读空间），起始地址为 0。主存设计时只有 256K×4bit ROM、256K×8bit SRAM 的芯片可用，芯片的存取周期均为 0.25μs。回答下列问题：

（1）主存的数据引脚、地址引脚各为多少位？画出主存所需各个芯片在所配置主存空间中的位置图。

（2）写出主存连接 X 总线时，其片选信号线$\overline{CS}$的逻辑表达式。

（3）该计算机中，I/O 端口采用的编址方式是什么？

（4）若 X 总线的总线事务支持突发传输方式，每个时钟周期可以传送一个地址/命令或一个数据，则 X 总线的总线带宽是多少？CPU 从主存读取 1B 数据至

扫描全能王 创建

少需要多少时间？读取 4B 数据呢？

2、（13 分）某 16 位 CPU 的数据通路采用单总线结构，如下图所示。ALU 在 Op＝00、10、11 时实现 A+B、A−B、B−A 运算（A 和 B 为 ALU 入端）；ExtU 在 DE＝0、1 时实现零扩展、符号扩展操作；PC 在 PC_{+1} 有效时实现 PC 增量功能；GPRs 可同时进行读、写操作，读端口地址选择器 MUX 在 Rsel＝1 时输出 IR.RS（即 IR 中 RS 字段）；未标出部件（记为 x）的写入、读出控制信号名用 x_{in} 及 x_{out} 表示。μOP 定时采用联合控制方式（控制信号为 WMFC）。



回答下列问题：

（1）若 ALU 的内部组成如下图所示，控制信号 Op 用 Op[1]、Op[0]表示，加减法器在 CA＝0、1 时实现 P−Q、P+Q 功能， CS＝0、1 时 P 及 Q 为 A 及 B、B 及 A，则器件①的名称是什么？CA 及 CS 的逻辑表达式分别是什么？



（2）GPR 的位数是多少？说明 GPRs 只设置一个读端口的原因。

（3）单字长指令 RD←M[(RS)＋disp]的源 OPD 为基址寻址方式，RS、RD、disp 为指令字地址码字段内容，disp 为有符号数，写出该指令执行阶段的 μOPCmd 序列。（写 μOP 序列得不到满分）

姓名 封 线 密 学号
扫描全能王 创建