

计算机组成原理习题答案

第1章 计算机系统概述

3. 存储程序工作方式的基本思想是什么?

答: 程序和数据预先存放在存储器中, 机器工作时, 自动、逐条地从存储器中取出指令并执行。

4. 计算机的硬件由哪些部件组成? 它们各有哪些功能? 这些部件如何连接?

答: 计算机的硬件由运算器、控制器、存储器、输入设备和输出设备组成, 其中, 存储器由主存及辅存组成, 运算器及控制器合称为 CPU, CPU 和主存合称为主机, CPU 只直接访问主存。

输入设备、输出设备负责程序和数据的输入、输出; 存储器负责存储程序和数据; 运算器负责处理数据; 控制器负责指挥和控制各部件协调工作, 以实现程序的自动执行。

计算机硬件的各个部件都通过总线互连。

10. 程序执行的过程是什么? 计算机中通常采用什么实现方案?

答: 程序执行过程是一个循环的指令执行过程, 循环变量为指令地址, 指令执行过程又可分为取指令、分析指令、执行指令三个阶段。

计算机通常用寄存器 PC 存放指令地址, 用寄存器 IR 存放当前指令内容。指令执行过程中, 取指令阶段用 PC 的内容作为地址从主存中读出指令, 并存放到 IR 中; 分析指令阶段用 ID (指令译码器) 分析出 IR 中内容包含的操作类型、操作数信息; 执行指令阶段根据指令分析的结果, 实现相应的约定操作。

16. 计算机 M 的时钟频率为 2 GHz; 指令集包含 A、B 两类指令, 指令长度都为 2 个字节, 指令执行时的 CPI 分别为 5 和 8。某程序 P 的大小为 2 MB, 其中 40% 为 A 类指令, 其余为 B 类指令。程序 P 执行时, 10% 的 A 类指令和 20% 的 B 类指令分别执行了 20 次, 其余指令各执行了 1 次。求程序 P 执行时的 CPU 时间及 CPI。

答: 程序 P 中共包含 $2\text{MB}/2\text{B}=2^{20}$ 条指令, 其中, A 类指令为 0.4×2^{20} 条, B 类指令为 0.6×2^{20} 条。

P 执行时, A 类指令执行了 $0.4 \times 2^{20} \times (10\% \times 20 + 90\% \times 1) = 1.16 \times 2^{20}$ 条, B 类指令执行了 $0.6 \times 2^{20} \times (20\% \times 20 + 80\% \times 1) = 2.88 \times 2^{20}$ 条, 共执行了 $1.16 \times 2^{20} + 2.88 \times 2^{20} = 4.04 \times 2^{20}$ 条指令。

因此, $T_{\text{CPU}} = (1.16 \times 2^{20} \times 5 + 2.88 \times 2^{20} \times 8) / (2 \times 10^9) = 14.42 \times 2^{20} \times 10^{-9} \approx 15.12\text{ms}$;

$\text{CPI} = (1.16 \times 2^{20} \times 5 + 2.88 \times 2^{20} \times 8) / (4.04 \times 2^{20}) = 28.84 / 4.04 \approx 7.13$ 。

第2章 数据的表示与运算

2. 完成下列不同进制数之间的转换。

- (1) $(347.625)_{10} = (\quad)_2 = (\quad)_8 = (\quad)_{16}$
(2) $(9\text{C.E})_{16} = (\quad)_2 = (\quad)_8 = (\quad)_{10}$
(3) $(11010011)_2 = (\quad)_{10} = (\quad)_{\text{BCD}}$

答: (1) $(347.625)_{10} = (101011011.101)_2 = (533.5)_8 = (15\text{B.A})_{16}$

(2) $(9\text{C.E})_{16} = (10011100.1110)_2 = (234.7)_8 = (156.875)_{10}$

(3) $(11010011)_2 = (211)_{10} = (001000010001)_{\text{BCD}}$

3. 对下列十进制数, 分别写出用 8 位机器数表示时的原码及补码。

- (1) $+23/128$ (2) $-35/64$ (3) 43 (4) -72

(5) $+7/32$ (6) $-9/16$ (7) $+91$ (8) -33

答: (1) $[+23/128]_H = 0.0010111$, $[+23/128]_H = 0.0010111$;

(2) $[-35/64]_H = 1.1000110$, $[-35/64]_H = 1.0111010$;

(3) $[43]_H = 00101011$, $[43]_H = 00101011$;

(4) $[-72]_H = 11001000$, $[-72]_H = 10111000$;

(5) $[+7/32]_H = 0.0011100$, $[+7/32]_H = 0.0011100$;

(6) $[-9/16]_H = 1.1001000$, $[-9/16]_H = 1.0111000$;

(7) $[+91]_H = 01011011$, $[+91]_H = 01011011$;

(8) $[-33]_H = 10100001$, $[-33]_H = 11011111$.

4. 对下列机器数, 为原码时求补码及真值, 为补码或反码时求原码及真值。

(1) $[X]_H = 100011$ (2) $[X]_H = 0.00011$ (3) $[X]_H = 1.01010$

(4) $[X]_H = 1.10011$ (5) $[X]_H = 101001$ (6) $[X]_H = 101011$

答: (1) $[X]_H = 111101$, $X = -00011 = -3$;

(2) $[X]_H = 0.00011$, $X = +0.00011 = +3/32$;

(3) $[X]_H = 1.10101$, $X = -0.10101 = -21/32$;

(4) $[X]_H = 1.01101$, $X = -0.10011 = -19/32$;

(5) $[X]_H = 110111$, $X = -10111 = -23/32$;

(6) $[X]_H = 110100$, $X = -10100 = -20/32$.

5. 回答下列问题。

(1) 若 $[X]_H = 1.01001$, 求 $[-X]_H$ 及 X ;

(2) 若 $[-X]_H = 101001$, 求 $[X]_H$ 及 X 。

答: (1) $[-X]_H = 0.10111$, $X = -0.10111 = -23/32$ 。

(2) $[X]_H = 010111$, $X = +10111 = +23$ 。

6. 回答下列问题。

(1) 若 $X = +23$ 及 -42 , 分别求 8 位长度的 $[X]_H$;

(2) 若 $[X]_H = 1100101$ 及 0011101 , 分别求 X 。

答: (1) $[+23]_H = 10010111$, $[-42]_H = 01010110$ 。

(2) $[X]_H = 1100101$ 时的 $X = +100101 = +37$, $[X]_H = 0011101$ 时的 $X = -100011 = -35$ 。

10. 在奇偶校验码 10001101、01101101、10101001 中, 若只有一个有错误, 请问校验码采用的是奇校验还是偶校验? 为什么?

答: 上述奇偶校验码采用的是偶校验编码方式。

因为 3 个奇偶校验码中 1 的个数分别有 4 个、5 个、4 个, 而只有一个校验码有错误, 故第 2 个奇偶校验码(奇数个 1)有错误, 因此, 校验码采用的是偶校验编码方式。

11. 对于 8 位数据 01101101, 求其海明校验码, 要求写出过程。

答: (1) 先求校验信息位数 k , 根据 $2^k - 1 \geq 8 + k$ 的要求, 可得 $k = 4$ 位。

(2) 列出 $n + k = 8 + 4 = 12$ 位校验码中的信息排列: $m_8 m_7 m_6 m_5 m_4 m_3 m_2 m_1 p_4 p_3 p_2 p_1$ 。

(3) 设各校验组采用偶校验编码方式, 各校验组校验位的值为:

$$p_4 = m_8 \oplus m_7 \oplus m_6 \oplus m_5 = 0 \oplus 1 \oplus 1 \oplus 0 = 0,$$

$$p_3 = m_8 \oplus m_4 \oplus m_5 \oplus m_2 = 0 \oplus 1 \oplus 1 \oplus 0 = 0,$$

$$p_2 = m_7 \oplus m_6 \oplus m_4 \oplus m_3 \oplus m_1 = 1 \oplus 1 \oplus 1 \oplus 1 \oplus 1 = 1,$$

$$p_1 = m_7 \oplus m_5 \oplus m_4 \oplus m_2 \oplus m_1 = 1 \oplus 0 \oplus 1 \oplus 0 \oplus 1 = 1;$$

(4) 海明校验码为: 011001100111。

14. 对 8 位长度的定点整数 9BH 及 FFH, 分别写出它们采用原码、补码、移码、无符号编码时的真值。

答：机器数表示整数时， $9BH = [-27]_H = [-101]_H = [+27]_H = [155]_H$ ；

$FFH = [-127]_H = [-1]_H = [+127]_H = [255]_H$ 。

15. 浮点表示格式中，阶码为 6 位、尾数为 10 位，可以采用下列编码方式，分别将 $51/128$ 、 $-27/1024$ 、 7.375 、 -86.5 转换为浮点数。

答：(1) 阶码和尾数均为原码时， $[51/128]_H = [0.0110011]_H = 100001\ 0110011000$ ，

$[-27/1024]_H = [-0.0000011011]_H = 100101\ 1110110000$ ，

$[7.375]_H = [111.011]_H = 000011\ 0111011000$ ，

$[-86.5]_H = [-1010110.1]_H = 000111\ 1101011010$ 。

(2) 阶码和尾数均为补码时， $[51/128]_H = 111111\ 0110011000$ ，

$[-27/1024]_H = 111011\ 1001010000$ ，

$[7.375]_H = 000011\ 0111011000$ ，

$[-86.5]_H = 000111\ 1010100110$ 。

17. 若浮点表示格式中，阶码为 6 位、尾数为 10 位，可以采用下列编码方式，分别写出浮点数 E796H、E696H 的规格化数。

(1) 阶码和尾数都用原码表示 (2) 阶码和尾数都用补码表示

答：E796H = 1110011110010110B，E696H = 1110011010010110B。

(1) 阶码和尾数均为原码时，

E796H 的尾数 $[M]_H = 1110010110$ ， $0.5 \leq |M| < 1$ ，故规格化数为 E796H；

E696H 的尾数 $[M]_H = 1010010110$ ， $0 < |M| < 0.5$ ，需左规 1 次，

左规后尾数为 1100101100，阶码为 111000，故规格化数为 E32CH。

(2) 阶码和尾数均为补码时，

E796H 的尾数 $[M]_H = 1110010110$ ， $0 < |M| < 0.5$ ，需左规 2 次，

左规后尾数为 1001011000，阶码为 110111，故规格化数为 DE58H；

E696H 的尾数 $[M]_H = 1010010110$ ， $0.5 \leq |M| < 1$ ，故规格化数为 E696H。

18. 若浮点数采用 IEEE 754 标准表示，回答下列问题。

(1) 写出浮点数 99D00000H 及 59800000H 的真值；

(2) 分别将 $-51/128$ 、 28.75 转换为单精度浮点数。

答：(1) 机器码 99D00000H = 1 00110011 10100000000000000000000B，

故浮点数的数符 $S=1$ 、阶码 $E=00110011$ 、尾数 $M=101000000000000000000000$ ，

因 $1 < E < 255$ ，故机器码表示的为规格化浮点数，

99D00000H 的真值 $N = (-1)^1 \times 2^{31-127} \times 1.10100000000000000000000 = -0.1101 \times 2^{-25}$ 。

机器码 59800000H = 0 10110011 00000000000000000000000B，

故浮点数的数符 $S=0$ 、阶码 $E=10110011$ 、尾数 $M=000000000000000000000000$ ，

因 $1 < E < 255$ ，故机器码表示的为规格化浮点数，

59800000H 的真值 $N = (-1)^0 \times 2^{179-127} \times 1.00000000000000000000000 = +0.1 \times 2^{25}$ 。

(2) $-51/128 = (+110011/10000000)_2 = +1.10011 \times 2^{-2}$ ，阶码的真值为 -2 ，尾数的真值为 0.10011 ；因此，浮点数格式中，数符 $S=1$ ，阶码 $E=127+(-2)=01111101B$ ，尾数 $M=100110...0$ ；单精度浮点数为 $1\ 01111101\ 100110000000000000000000 = 3ECC0000H$ 。

$28.75 = (+111000.11)_2 = +1.1100011 \times 2^4$ ，阶码的真值为 $+5$ ，尾数的真值为 0.1100011 ；因此，浮点数格式中，数符 $S=0$ ，阶码 $E=127+(+5)=10000100B$ ，尾数 $M=11000110...0$ ；单精度浮点数为 $0\ 10000100\ 110001100000000000000000 = 42630000H$ 。

23. 若下列 A 和 B 用 8 位补码表示，求 $[A+B]_H$ 及 $[A-B]_H$ ，并判断结果是否溢出。

(1) $A=-87$ ， $B=13$

(2) $A=115$ ， $B=-24$

答：(1) 因 $A=-1010111$ 、 $B=+0001101$ ，

则 $[A]_n = 1\ 0101001$, $[B]_n = 0\ 0001101$, $[-B]_n = 1\ 1110011$,

$[A+B]_n = 1\ 0101001 + 0\ 0001101 = 1\ 0110110$, $OF = (1 \oplus 1)(0 \oplus 1) = 0$, 不溢出;

$[A-B]_n = 1\ 0101001 + 1\ 1110011 = 1\ 0011100$, $OF = (1 \oplus 1)(1 \oplus 1) = 0$, 不溢出。

(2) 因 $A = +1110011$, $B = -0011000$,

则 $[A]_n = 0\ 1110011$, $[B]_n = 1\ 1101000$, $[-B]_n = 0\ 0011000$,

$[A+B]_n = 0\ 1110011 + 1\ 1101000 = 0\ 1011011$, $OF = (0 \oplus 0)(1 \oplus 0) = 0$, 不溢出;

$[A-B]_n = 0\ 1110011 + 0\ 0011000 = 1\ 0001011$, $OF = (0 \oplus 1)(0 \oplus 1) = 1$, 溢出。

26. 若下列 A 和 B 用 6 位无符号编码表示, 求 $A-B$, 并判断结果是否有进位/借位。

(1) $A=38$, $B=22$

(2) $A=38$, $B=45$

答: (1) 因 $A=100110$, $B=010110$, 则 $[A]_x = 100110$, $[B]_x = 010110$,

$[A-B]_x = 100110 + 010110 = 010000$, $A-B=16$, $CF=1 \oplus 1=0$, 无借位。

(2) 因 $A=100110$, $B=101101$, 则 $[A]_x = 100110$, $[B]_x = 010011$,

$[A-B]_x = 100110 + 010011 = 111001$, $A-B=57$, $CF=0 \oplus 1=1$, 有借位。

27. 已知机器数 $a=00101000$, 假设 $a \ll_L n$ 发生溢出, 则 n 的最小值是多少? 假设 $((a \gg_L n) \ll_L n) \neq a$, 则 n 的最小值又是多少? 请分别说明原因。

答: 逻辑左移丢码 1 时溢出, 因此, n 最小值为 3。

逻辑右移丢码 1 时影响精度, 逻辑左移时低位补 0, 因此, n 最小值为 4。

30. 对下列 A 和 B , 用原码乘法求 $A \times B$ 。

(1) $A=19$, $B=35$

(2) $A=0.110111$, $B=-0.101110$

答: (1) 由题意, $[A]_n = 0010011$, $[B]_n = 0100011$, $|A| = 010011$, $|B| = 100011$,

$[A \times B]_n$ 的符号位为 $0 \oplus 0 = 0$,

$|A| \times |B|$ 需进行 6 次判断-加法-移位操作, 其过程如下表所示:

循环次数	部分积高位	乘数 (及部分积低位)	说明
6	000000	1 0 0 0 1 1	初始部分积 $P_0 = 000000$
	$\begin{array}{r} + 010011 \\ 010011 \end{array}$		乘数最低位为 1, 应+ $ A $
5	001001	1 1 0 0 0 1	6 位加法, 1 为加法器的进位 部分积及乘数同时右移 1 位
	$\begin{array}{r} + 010011 \\ 011100 \end{array}$		乘数最低位为 1, 应+ $ A $
4	001110	0 1 1 0 0 0	部分积及乘数同时右移 1 位
	$\begin{array}{r} + 000000 \\ 001110 \end{array}$		乘数最低位为 0, 应+0
3	000111	0 0 1 1 0 0	部分积及乘数同时右移 1 位
	$\begin{array}{r} + 000000 \\ 000111 \end{array}$		乘数最低位为 0, 应+0
2	000011	1 0 0 1 1 0	部分积及乘数同时右移 1 位
	$\begin{array}{r} + 000000 \\ 000011 \end{array}$		乘数最低位为 0, 应+0
1	000001	1 1 0 0 1 1	部分积及乘数同时右移 1 位
	$\begin{array}{r} + 010011 \\ 010100 \end{array}$		乘数最低位为 1, 应+ $ A $
0	001010	0 1 1 0 0 1	部分积及乘数同时右移 1 位

即 $P = |A| \times |B| = 001010011001$, 整数 P 扩展 1 位的值 $= 0001010011001$,

故 $[A \times B]_n = 0\ 0001010011001$, 共 14 位。

(2) 由题意, $[A]_n = 0.110111$, $[B]_n = 1.101110$, $|A| = 0.110111$, $|B| = 0.101110$,

$[A \times B]_n$ 的符号位为 $0 \oplus 1 = 1$,

$|A| \times |B|$ 需进行 6 次判断-加法-移位操作, 其过程如下表所示:

循环次数	部分积高位	乘数 (及部分积低位)	说明
6	0.000000	1 0 1 1 1 0	初始部分积 $P_0=0.000000$
5	+ 0.000000 0.000000	0 1 0 1 1 1	乘数最低位为 0, 应+0
	0.000000		部分积及乘数同时右移 1 位
4	+ 0.110111 0.110111	1 0 1 0 1 1	乘数最低位为 1, 应+[4]
	0.011011		部分积及乘数同时右移 1 位
3	+ 0.110111 1.010010	0 1 0 1 0 1	乘数最低位为 1, 应+[4]
	0.101001		部分积及乘数同时右移 1 位
2	+ 0.110111 1.100000	0 0 1 0 1 0	乘数最低位为 1, 应+[4]
	0.110000		部分积及乘数同时右移 1 位
1	+ 0.000000 0.110000	0 0 0 1 0 1	乘数最低位为 0, 应+0
	0.011000		部分积及乘数同时右移 1 位
0	+ 0.110111 1.001111	1 0 0 0 1 0	乘数最低位为 1, 应+[4]
	0.100111		部分积及乘数同时右移 1 位

即 $P=|A| \times |B|=0.100111100010$, 小数 P 扩展 1 位的值 $=0.1001111000100$,
故 $[A \times B]_n = 1.1001111000100$, 共 14 位。

31. 对下列 A 和 B , 用 Booth 算法求 $A \times B$ 。

(1) $A=19, B=35$

(2) $A=0.110111, B=-0.101010$

答: (1) 由题意 $[A]_n = 0010011, [B]_n = 0100011, [-A]_n = 1101101$,

整数 $[A \times B]_n$ 需进行 7 次判断-加法-移位操作, 其过程如下表所示:

循环	部分积	乘数	附加位	操作说明
7	0000000	0 1 0 0 0 1 1	0	初始 $[P_2]_n=0, b_1=0$
6	+1101101 1101101	1 0 1 0 0 0 1	1	$b_2b_1=10$, 部分积+ $[-A]_n$
	1110110			部分积和乘数同时算术右移 1 位
5	+0000000 1110110	0 1 0 1 0 0 0	1	$b_2b_1=11$, 部分积+0
	1111011			部分积和乘数同时算术右移 1 位
4	+0010011 0001110	0 0 1 0 1 0 0	0	$b_2b_1=01$, 部分积+ $[A]_n$
	0000111			部分积和乘数同时算术右移 1 位
3	+0000000 0000111	1 0 0 1 0 1 0	0	$b_2b_1=00$, 部分积+0
	0000011			部分积和乘数同时算术右移 1 位
2	+0000000 0000011	1 1 0 0 1 0 1	0	$b_2b_1=00$, 部分积+0
	0000001			部分积和乘数同时算术右移 1 位
1	+1101101 1101110	0 1 1 0 0 1 0	1	$b_2b_1=10$, 部分积+ $[-A]_n$
	1110111			部分积和乘数同时算术右移 1 位
0	+0010011 0001010	0 0 1 1 0 0 1		$b_2b_1=01$, 部分积+ $[A]_n$
	0000101			部分积和乘数同时算术右移 1 位

故 $[A \times B]_n = 00001010011001$, 共 14 位。

(2) 由题意 $[A]_n = 0.110111, [B]_n = 1.010110, [-A]_n = 1.001001$,

小数 $[A \times B]_n$ 需进行 7 次判断-加法-移位操作(最后 1 次不移位),其过程如下表所示:

循环	部分积	乘数	附加位	操作说明
7	0.000000	1 0 1 0 1 1 0	0	初始 $[P_0]_n=0, b_n=0$
	$+0.000000$ 0.000000			$b_{n-1}b_n=00$, 部分积 $+0$
6	0.000000	0 1 0 1 0 1 1	0	部分积和乘数同时算术右移 1 位
	$+1.001001$ 1.001001			$b_{n-1}b_n=10$, 部分积 $+[-A]_n$
5	1.100100	1 0 1 0 1 0 1	1	部分积和乘数同时算术右移 1 位
	$+0.000000$ 1.100100			$b_{n-1}b_n=11$, 部分积 $+0$
4	1.110010	0 1 0 1 0 1 0	1	部分积和乘数同时算术右移 1 位
	$+0.110111$ 0.101001			$b_{n-1}b_n=01$, 部分积 $+ [A]_n$
3	0.010100	1 0 1 0 1 0 1	0	部分积和乘数同时算术右移 1 位
	$+1.001001$ 1.011101			$b_{n-1}b_n=10$, 部分积 $+ [-A]_n$
2	1.101110	1 1 0 1 0 1 0	1	部分积和乘数同时算术右移 1 位
	$+0.110111$ 0.100101			$b_{n-1}b_n=01$, 部分积 $+ [A]_n$
1	0.010010	1 1 1 0 1 0 1	0	部分积和乘数同时算术右移 1 位
	$+1.001001$ 1.011011			$b_{n-1}b_n=10$, 部分积 $+ [-A]_n$
0	1.011011	1 1 1 0 1 0		最后一次不右移(位扩展需末位补 0)

乘积扩展 1 位时末位补 0, 故 $[A \times B]_n=1.011011110100$, 共 14 位。

34. 若浮点表示格式中, 尾数用 8 位补码表示, 阶码用 5 位移码表示, 浮点运算时, 采用双符号位运算, 附加位为 3 位, 采用舍入法, 请用浮点运算方法计算下列表达式。

(1) $[2^{15} \times 11/16] + [2^{13} \times (-9/16)]$

(2) $[2^{-13} \times 13/16] + [2^{-14} \times (-5/8)]$

答: (1) 由题意 $[A]_F=11111;0.1011000$, $[B]_F=11101;1.0111000$, 运算过程如下:

①对阶, $[E_A]_F=01101$, $[-E_B]_F=10011$,

$$[\Delta E]_F=[E_A]_F-[-E_B]_F=[E_A]_F+[-E_B]_F=11\ 1111+11\ 0011=11\ 0010,$$

$\Delta E=2$, B 的尾数右移 2 位、阶码加 2,

$$\text{即}[M_A']_F=00.1011000\ 000, [M_B']_F=11.1101110\ 000, [E_F']_F=11\ 1111.$$

②尾数加减, $[M_A']_F+[M_B']_F=00.1011000\ 000+11.1101110\ 000=00.1000110\ 000$,

$$\text{即}[A'+B']_F=11\ 1111;00.1000110\ 000.$$

③规格化, 尾数不溢出、符号位与最高数值位不同, 尾数无需规格化,

$$\text{即}[A'+B']_F=11\ 1111;00.1000110\ 000.$$

④尾数舍入, 由于警戒位为 000, 选择“舍”,

$$\text{即}[A'+B']_F=11\ 1111;00.1000110$$

⑤溢出判断, 阶码符号位为 11, $A+B$ 结果不溢出。

故 $[A+B]_F=11111;0.1000110$ 。

(2) 由题意 $[A]_F=00011;0.1101000$, $[B]_F=00010;1.0110000$, 运算过程如下:

①对阶, $[E_A]_F=10010$, $[-E_B]_F=01110$,

$$[\Delta E]_F=[E_A]_F-[-E_B]_F=[E_A]_F+[-E_B]_F=00\ 0011+00\ 1110=01\ 0001,$$

$\Delta E=1$, B 的尾数右移 1 位、阶码加 1,

$$\text{即}[M_A']_F=00.1101000\ 000, [M_B']_F=11.1011000\ 000, [E_F']_F=00\ 0011$$

②尾数加减, $[M_A']_F+[M_B']_F=00.1101000\ 000+11.1011000\ 000=00.1000000\ 000$,

即 $[A+B]_9 = 00\ 0011;00.1000000\ 000$

③规格化，尾数不溢出、符号位与最高数值位不同，尾数无需规格化。

即 $[A+B]_9 = 00\ 0011\ 00.1000000\ 000$

④尾数舍入，由于警戒位为 000，选择“舍”，

即 $[A+B]_9 = 00\ 0011;00.1000000$

⑤溢出判断，阶码符号位为 00， $A+B$ 结果不溢出。

故 $[A+B]_9 = 00011;0.1000000$ 。

36. 图 2.38 中 $F=0$ 信号的作用是什么？画出图中 Zero 方框的内部逻辑。

答： $F=0$ 信号的功能是表示运算结果是否为零，结果为零时“ $F=0$ ”有效，否则无效。它可以用于实现关系运算 $A=B$ 及 $A \neq B$ 。

Zero 方框的内部逻辑为：输出 $= \overline{F_{15}} + \overline{F_{14}} + \cdots + \overline{F_1} + \overline{F_0}$ 。

第 3 章 存储系统

3. RAM 芯片为什么常采用双译码方式？为什么要设置片选引脚？SRAM 芯片为什么要求地址信号先于 $\overline{CS}$ 建立、后于 $\overline{CS}$ 撤销？读操作、写操作的时序有什么不同？

答：将所有存储单元组织成二维矩阵形式，可以使存储单元连线长度最短、线路信号延迟最小，从而提高性能、降低成本；相应地，该方式要求 RAM 芯片采用二维译码方式。

RAM 芯片的规格有限，需允许用户利用已有芯片进行二次设计，才能满足用户千变万化的需求；相应地，这种方法要求 RAM 芯片设置片选引脚，来实现芯片的操作控制。

$\overline{CS}$ 有效期间时，SRAM 将根据 $\overline{WE}$ 信号进行读/写操作；若 $\overline{CS}$ 有效时地址信号尚未稳定，则会对多个存储单元（含非目标存储单元）进行读/写操作，而写操作可能会改变原有内容，因此，SRAM 芯片要求地址信号先于 $\overline{CS}$ 建立、后于 $\overline{CS}$ 撤销。

两种操作都是先发送地址信号，后使 $\overline{CS}$ 有效、发送操作命令，读操作在操作结束前接收数据，写操作在操作开始时发送数据。

4. 16K×4 位 SRAM 芯片的引脚有哪些？

答：SRAM 芯片的地址引脚有 $\log_2(16 \times 2^{10}) = 14$ 根，数据引脚有 4 根，还有片选引脚 $\overline{CS}$ 及读写引脚 $\overline{WE}$ （低电平为写、高电平为读）。

6. DRAM 芯片为什么要设置 $\overline{RAS}$ 、 $\overline{CAS}$ 引脚，为什么没有 $\overline{CS}$ 引脚？


答：为了保持高集成度，DRAM 芯片的地址都分两次传送，需用 $\overline{RAS}$ 、 $\overline{CAS}$ 两个信号来区分当前地址信号是行地址还是列地址。而使 $\overline{RAS}$ 信号在整个操作过程中都有效，就可以实现片选引脚功能，无需设置 $\overline{CS}$ 引脚。

13. 现有 64K×4 位 ROM 芯片、32K×8 位 SRAM 芯片若干，要求构成 256K×8 位的存储模块，前 64KB 为 ROM 空间，画出存储模块的信号线与内部各个芯片引脚的连接图。

答：存储模块需要的 ROM 芯片为 $(64K/64K) \times (8b/4b) = 2$ 片，需要的 RAM 芯片为 $(192K/32K) \times (8b/8b) = 6$ 片。各芯片在存储空间中的地址范围如下图左部所示。

可见，存储模块的 $\log_2(256KB/1B) = 18$ 根地址引脚中， $A_{17} \sim A_{16} = 00$ 选中 ROM0、ROM1 芯片， $A_{17} \sim A_{15} = 010 \sim 111$ 分别选中 RAM2、RAM7 芯片。因此，用 3-8 译码器选择各芯片时，ROM0、ROM1 片选引脚的逻辑为 $\overline{Y_0} \sim \overline{Y_1}$ ，RAM2~RAM7 片选引脚的逻辑为 $\overline{Y_2} \sim \overline{Y_7}$ 。

因此，存储模块的信号线与内部各芯片引脚的连接如下图右部所示，其中 ROM 芯片无需连接 $\overline{WE}$ 信号。




17. 某计算机中, CPU 有 20 根地址引脚 ($A_{19} \sim A_0$)、8 根数据引脚 ($D_7 \sim D_0$), 控制引脚由 $\overline{ADS}$ 、 $\overline{IO/\overline{M}}$ 及 $\overline{R/\overline{W}}$ 组成。若配置 256KB 的主存 (SRAM), 放在 CPU 可寻址空间的低端。请回答下列问题:

(1) 主存的地址线、数据线各有多少位?

(2) 主存连接到 CPU 时, 其片选信号 $\overline{CS}$ 的有效逻辑是什么? 画出主存各引脚与 CPU 的连接图。

答: (1) 由于 CPU 的数据引脚宽度为 8 位, 故主存的数据线有 8 位, 地址线有 $\log_2(256KB/1B)=18$ 位。

(2) 主存在“CPU 有存储器操作、操作地址在主存的地址范围内”时被选中, 因此, 主存片选信号的有效逻辑是 $\overline{CS} = \overline{ADS} \overline{IO/\overline{M}} [A_{19}][A_{18}]$ 。CPU 与主存的连接如下图所示。



20. 某 4Kx8 位 SRAM 芯片的存储周期为 200ns, 该芯片的带宽是多少? 由 4 个上述芯片构成的 16Kx8 位多体交叉存储器, 若采用交叉访问方式, 则访问 64 个字节最少需要多少个存储周期? 启动各存储体轮流工作的时钟频率是多少?

答: SRAM 芯片的带宽为: $8bit/(200 \times 10^{-9}s) = 4 \times 10^7 bit/s = 40Mbps$ 。

4 个交叉存储器采用交叉访问方式工作时, 各存储体轮流启动的间隔为 $200ns/4 = 50ns$, 访问 64 个字节最少需要 $200ns + (64-1) \times 50ns = 3350ns = 3.35\mu s$ 。

启动各存储体轮流工作的时钟频率为: $1/(200ns/4) = 2 \times 10^7 Hz = 20MHz$ 。

22. 某计算机中, 主存按字节编址, CPU 有 20 根地址引脚、8 根数据引脚, 配置有 64KB 的 Cache, Cache 与主存采用直接映射方式, 主存块大小为 16B。回答下列问题:

(1) 为了实现映射, 主存地址应该如何划分? 各个字段分别为多少位?

(2) 每个 Cache 行的标记为多少位? 说明理由。

(3) 若访存地址分别为 2D058H 和 2D078H, Cache 命中时的标记分别是多少?

答: 由题意, 主存单元长度为 8 位, 主存地址为 20 位, Cache 行号为 $\log_2(64KB/16B) = 12$ 位, 主存块内地址为 $\log_2(16B/1B) = 4$ 位。

(1) 由于采用直接映射方式, 故 Cache 地址由行号(12b)、块内地址(4b)组成, 主存地址由区号、区内块号、块内地址(4b)组成, 其中区内块号为 12b (与 Cache 行号位数相同), 区号为 $20 - 12 - 4 = 4$ 位。

(2) 每个 Cache 行的标记为 4 位。由于直接映射方式时, 主存地址中区内块号用于索引, 故主存地址中区号用作 Cache 行的标记, 地址变换时用来进行比较。

(3) 主存地址 2D058H=0010 1101 0000 0101 1000B 中, 区号为 0010B, 区内块号为 1101 0000 0101B, 故 Cache 命中时的标记为 0010B;

主存地址 2D078H=0010 1101 0000 0111 1000B 中, 区号为 0010B, 区内块号为 1101 0000 0111B, 故 Cache 命中时的标记为 0010B。

24. 将题 22 中 Cache 改用 4 路相联映射方式, 回答与题 22 相同的问题。

答: 由题意, 主存单元长度为 8 位, 主存地址为 20 位, Cache 行号为 $\log_2(64\text{KB}/16\text{B})=12$ 位, 主存块内地址为 $\log_2(16\text{B}/1\text{B})=4$ 位。

(1) 由于采用 4 路组相联映射方式, 故 Cache 的组内行号为 $\log_2 4=2$ 位, 组号为 $12-2=10$ 位, Cache 地址由组号(10b)、组内行号(2b)、块内地址(4b)组成, 主存地址由群号、群内块号、块内地址(4b)组成, 其中群内块号为 10b (与 Cache 组号位数相同), 群号为 $20-10-4=6$ 位。

(2) 每个 Cache 行的标记为 6 位。由于 4 路组相联映射方式时, 主存地址中群内块号用于索引, 故主存地址中群号用作 Cache 行的标记, 地址变换时用来进行比较。

(3) 主存地址 2D058H=0010 1101 0000 0101 1000B 中, 群号为 0010 11B, 群内块号为 01 0000 0101B, 故 Cache 命中时的标记为 001011B;

主存地址 2D078H=0010 1101 0000 0111 1000B 中, 区号为 001011B, 群内块号为 01 0000 0111B, 故 Cache 命中时的标记为 001011B。

25. 某 2 路组相联 Cache 有 4 个行, 采用 LRU 替换算法, 主存块大小为 8 个字。假设 Cache 初态为空, CPU 先从地址 0000H 起升序连续访问 48 个字, 再从地址 002FH 起降序连续访问 48 个字, 每次访问 1 个字, 求此时的 Cache 命中率。

答: 由题意, CPU 升序访问的 48 个字放在 $\lceil 48 + (0000\text{H} \% 8) / 8 \rceil = 6$ 个主存块中 (块号为 0~5); 由于 $002\text{FH} + 1 - 48 = 0000\text{H}$, 故 CPU 降序访问的 48 个字也放在 0H~5H 主存块中。

由于是 2 路组相联映射, 故 Cache 有 $4/2=2$ 个组 (组号为 0 和 1); 主存块号中后 2 位为群内块号, 其余为群号 (假设为 2 位), 故 0H、2H、4H 主存块映射到 Cache 的 0H 组中, 群号分别为 0、0、1; 1H、3H、5H 主存块映射到 Cache 的 1H 组中, 群号分别为 0、0、1。

由于 CPU 按连续地址访问主存, 故 CPU 访存的块地址流为: 0、1、2、3、4、5、5、4、3、2、1、0, 每个块连续访问 8 次, 每个块第 1 次访问时缺失、其余次命中。

采用 LRU 替换算法时, 每个行的 LRU 位为 $\log_2 2=1$ 位, Cache 处理 CPU 访问的过程如下表所示, 其中单元格中 “/” 左边为块号 (为 * 时表示有效位为 0)、右边为 LRU 位的值。

块地址流			0	1	2	3	4	5	5	4	3	2	1	0
行状态	组 0	行 0	0/0	0/0	0/1	0/1	4/0	4/0	4/0	4/0	4/0	4/1	4/1	0/0
		行 1	*/1	*/1	2/0	2/0	2/1	2/1	2/1	2/1	2/1	2/0	2/0	2/1
	组 1	行 2	*/1	1/0	1/0	1/1	1/1	5/0	5/0	5/0	5/1	5/1	1/0	1/0
		行 3	*/1	*/1	*/1	3/0	3/0	3/1	3/1	3/1	3/0	3/0	3/1	3/1
操作状态	第 1 次		调入	调入	调入	调入	替换	替换	命中	命中	命中	命中	替换	替换
	第 2-8 次		命中	命中	命中	命中	命中	命中	命中	命中	命中	命中	命中	命中

CPU 的 $48 \times 2 = 96$ 次访存中, 有 8 次不命中, 则 Cache 命中率为 $(96 - 8) / 96 = 0.917$ 。

28. 某计算机的存储器按字节编址, 主存地址空间为 24 位, 配置有 4MB 的主存, 主存块大小为 32B, Cache 有 256 个行, 采用 4 路组相联映射、LRU 替换算法、写回法写策略, Cache 行的管理信息至少有多少位?

答: 采用 4 路组相联映射时, Cache 组内行号为 $\log_2 4=2$ 位, 组号为 $\log_2 256 - 2 = 6$ 位; 主存地址由群号、群内块号、块内地址组成, 其中, 块内地址为 $\log_2(32\text{B}/1\text{B})=5$ 位, 群内块号为 6 位 (与 Cache 组号相同), 群号为 $24 - 6 - 5 = 13$ 位。故 Cache 行的标记为 13 位。

采用 LRU 替换算法时, 每个 Cache 行的 LRU 位为 $\log_2 4=2$ 位。

采用写回法写策略时，每个 Cache 行需设置脏位（1 位）。

因此，每个 Cache 行的管理信息至少有：有效位（1 位）、标记（13 位）、LRU 位（2 位）及脏位（1 位），共 17 位。

29. 某 Cache-主存层次中，Cache、主存的存取周期分别为 30ns、150ns，Cache 读/写一个主存块的时间为 600ns。CPU 执行某程序时，共有 700 次读操作、300 次写操作，其中，读操作缺失 50 次，写操作缺失 15 次。若忽略块替换带来的损失时间，请分别计算 Cache 采用全写法、写回法写策略时的平均访问时间。

答： $T_A = T_{\text{命中}} + (1-H) \times T_{\text{缺失}}$ ， $T_{\text{命中}} = (T_{\text{读命中}} \times \text{Num}_{\text{读}} + T_{\text{写命中}} \times \text{Num}_{\text{写}}) / (\text{Num}_{\text{读}} + \text{Num}_{\text{写}})$ ， $(1-H) \times T_{\text{缺失}} = (T_{\text{读缺失}} \times \text{Num}_{\text{读缺失}} + T_{\text{写缺失}} \times \text{Num}_{\text{写缺失}}) / (\text{Num}_{\text{读}} + \text{Num}_{\text{写}})$ ，其中， $\text{Num}_{\text{读}}$ 、 $\text{Num}_{\text{写}}$ 、 $\text{Num}_{\text{读缺失}}$ 、 $\text{Num}_{\text{写缺失}}$ 分别为读操作、写操作、读操作缺失、写操作缺失的次数。

依题意， $\text{Num}_{\text{读}} = 700$ 、 $\text{Num}_{\text{写}} = 300$ 、 $\text{Num}_{\text{读缺失}} = 50$ 、 $\text{Num}_{\text{写缺失}} = 15$ ， $T_{\text{读命中}} = 30\text{ns}$ ，由于忽略了替换开销，故 $T_{\text{写命中}} = 0\text{ns}$ ， $T_{\text{读缺失}} = 600\text{ns}$ ， $T_{\text{写缺失}} = 0\text{ns}$ 。

(1) Cache 采用全写法写策略时， $T_{\text{写命中}} = \max(30\text{ns}, 150\text{ns}) = 150\text{ns}$ ， $T_{\text{写缺失}} = 0\text{ns}$ ，故 $T_A = (30 \times 700 + 150 \times 300) / (700 + 300) + (600 \times 50 + 0 \times 15) / (700 + 300) = 66 + 30 = 96\text{ns}$ 。

(2) Cache 采用写回法写策略时， $T_{\text{写命中}} = 30\text{ns}$ ， $T_{\text{写缺失}} = 600\text{ns}$ （忽略了替换开销），故 $T_A = (30 \times 700 + 30 \times 300) / (700 + 300) + (600 \times 50 + 600 \times 15) / (700 + 300) = 30 + 39 = 69\text{ns}$ 。

34. 假设主存按字节编址，主存地址为 20 位，逻辑地址为 24 位，页式虚拟存储器中，页大小为 8KB，页表最多有多少行？只考虑地址变换的实现，页表项至少有多少位？若 TLB 采用 2 路组相联映射，共 8 个条目，TLB 条目至少有多少位？

答：页式虚存中，逻辑地址由虚页号、页内地址组成，物理地址由实页号、页内地址组成，页内地址为 $\log_2(8\text{KB}/1\text{B}) = 13$ 位，虚页号为 $24 - 13 = 11$ 位，实页号为 $20 - 13 = 7$ 位。由于页表按虚页号索引，故页表最多有 $2^{11} = 2048$ 行。

只考虑地址变换的实现时，页表项由装入位、实页号等组成，至少需要 $1 + 7 = 8$ 位。

地址变换时用虚页号访问 TLB，TLB 条目由有效位、标记、实页号等组成，实页号类似于 Cache 行的主存块。采用 2 路组相联映射时，TLB 组号为 $\log_2(8/2) = 2$ 位，组内行号为 1 位；虚页号由群号、群内条目号组成，群内条目号为 2 位（与 TLB 组号相同），则群号为 $11 - 2 = 9$ 位，即 TLB 条目的标记为 9 位。因此，TLB 条目至少有 $1 + 9 + 7 = 17$ 位。

35. 基于图 3.59 所示的存储系统状态，若读请求的地址为 0294H，写出存储系统处理访存请求的过程。

答：存储系统中，虚拟地址 VA 为 14 位，虚页号 VPN 为 8 位，页内地址 VPO 为 6 位；物理地址 PA 为 12 位，实页号 PPN 为 6 位，页内地址 PPO 为 6 位；Cache 行号 CI 为 4 位，块内地址 CO 为 2 位，标记 CT 为 6 位；TLB 组号 TLBI 为 2 位，标记 TLBT 为 6 位。

依题意， $VA = 0294\text{H} = 00\ 0010\ 1001\ 0100\text{B}$ ，存储系统的处理过程如下：

②MMU 从 VA 中抽出 VPN（0000 1010B）、VPO（010100B），用 VPN 查 TLB。

③TLB 从 VPN 中抽出 TLBT（000010B）、TLBI（10B），用 TLBT 与第 TLBI 组的所有条目进行比较，由于第 2 组各个条目的有效位都为 0，故结果为 TLB 缺失。

④MMU 再用 VPN 形成 PTEA（表基址+VPN×页表项长度），用 PTEA 访问页表。

⑤MMU 获得的页表项 PTE 为 $V=1$ 、 $PPN=33\text{H}$ ，故结果为页命中，装入的实页号 $PPN = 110011\text{B}$ ，读请求的物理地址 $PA = 110011\ 010100\text{B}$ ，其中 010100B 为 PPO。

⑥CPU 用 PA（110011 010100B）访问 L1 Cache。

⑦Cache 从 PA 中抽出 CT（110011B）、CI（0101B）及 CO（00B），用 CT 与第 CI 行进行比较，由于第 5 行的标记不是 110011B，故结果为 Cache 缺失；Cache 形成目标主存块首地址（PA 低 2 位为 00），调入主存块到第 CI 行中，将该行的有效位置为 1、标记置为 110011B；Cache 再读出当前行缓存块的第 CO 个字节，将它返回给 CPU，访存操作完成。

第4章 指令系统

3. 指令字长、机器字长、存储字长三者间有何关系?

答: 机器字长 $= n \times$ 存储字长, 整数 $n \geq 1$ 且为常数。解析: 由于机器字长为 CPU 一次能处理数据的最大位数, 故机器字长为常数; 由于数据可存放在 MEM 中, 故机器字长为存储字长的倍数; 由于数据可表示为多种长度, 为了节省其所占存储空间, 存储字长通常为最短数据的长度, 即 $n \geq 1$ 。

指令字长 $= m \times$ 存储字长, 整数 $m \geq 1$, 指令字长与机器字长没有关系。解析: 由于指令存放在 MEM 中, 故指令字长为存储字长的倍数; 由于指令系统有定长指令字、变长指令字 2 种结构, 故 m 不一定为常数。

4. 若某指令系统中有 10 种操作, 使用频率分别为 0.25、0.20、0.15、0.10、0.08、0.08、0.05、0.04、0.03、0.02, 请分别用定长编码、哈夫曼编码、扩展编码 (两种长度) 进行操作码编码, 并计算三种编码方式的平均码长。

答: 定长编码为 $\lceil \log_2 10 \rceil = 4$ 位, 哈夫曼编码根据哈夫曼树求得, 编码如下表中部所示:

操作 I_i	频率 P_i	定长编码	霍夫曼编码	霍夫曼扩展编码
I_1	0.25	0000	00	000
I_2	0.20	0001	10	001
I_3	0.15	0010	010	010
I_4	0.10	0011	110	011
I_5	0.08	0100	0110	100
I_6	0.08	0101	1110	101
I_7	0.05	0110	01110	110
I_8	0.04	0111	01111	11100
I_9	0.03	1000	11110	11101
I_{10}	0.02	1001	11111	11110
平均码长($\sum I_i P_i$)		4	2.99	3.18
码长种类		1	4	2

扩展编码根据哈夫曼编码归类后重新编码求得, 扩展编码有 3 位+5 位、2 位+5 位两种方案。3 位+5 位方案的平均码长为 $(0.25+0.20+0.15+0.10+0.08+0.08+0.05) \times 3 + (0.04+0.03+0.02) \times 5 = 2.99$ 位, 2 位+5 位方案的平均码长为 $(0.25+0.20+0.15) \times 2 + (0.10+0.08+0.08+0.05+0.04+0.03+0.02) \times 5 = 3.2$ 位, 故 3 位+5 位方案较优。3 位+5 位方案的编码如上表右部所示。

5. 某指令系统中, 指令字长为 16 位, 指令格式有单地址、双地址两种, 操作码采用扩展编码方式, 单地址指令的地址码为 A (6 位), 双地址指令的地址码为 A_1 (3 位) 及 A_2 (6 位)。回答下列问题:

(1) 若双地址指令已经定义了 40 条, 则单地址指令最多有多少条?

(2) 若单地址指令已经定义了 100 条, 则双地址指令最多有多少条?

答: 依题意, 双地址指令的操作码为 $16b - (3b + 6b) = 7b$, 单地址指令的操作码为 $16b - 6b = 10b$, 单地址指令的操作码可划分成 7b 和 3b, 7b 部分为扩展码。

(1) 双地址指令的操作码中, 空闲编码数 $\leq 2^7 - 40 = 88$ 种, 故单地址指令最多有 $88 \times 2^3 = 704$ 条。

(2) 单地址指令的前 7 位操作码中, 使用编码数 $\geq \lceil 100/2^3 \rceil = 13$ 种, 故双地址指令最

多有 $2^7-13=115$ 条。

8. 某机器字长为 16 位, 存储单元长度为 16 位, 有符号数用补码表示。指令系统中, 有一个基址寄存器 B 及一个变址寄存器 I, 指令格式如下图所示, 其中, F=00、01、10 分别表示立即寻址、基址寻址、相对寻址方式, A 用补码表示。

6bit	2bit	8bit
操作码 OP	寻址方式位 F	形式地址 A

若(B)=8000H、(I)=0029H、(PC)=1234H, 请回答下列问题:

(1) 分别计算指令字 8888H、5555H、6699H 的操作数值或操作数地址。

(2) 若分支指令的转移目标地址为 1200H, 则该指令采用相对寻址方式时, 指令字第二个字节的内容是多少?

解: (1) 指令字 8888H=100010 00 10001000B, F=00 表示立即寻址, [OPD]₈=88H;

指令字 5555H=010101 01 01010101B, F=01 表示基址寻址, A=55H, A 扩展为 16 位的机器数为 0055H, OPD 的 EA=(B)+A=8000H+0055H=8055H;

指令字 6699H=011001 10 10011001B, F=10 表示相对寻址, A=99H, A 扩展为 16 位的机器数为 FF99H, 指令字存放在 16b/16b-1 个存储单元中, 转移目标的 EA=(PC)+A=(1234H+1)+FF99H=11CEH。

(2) 转移目标地址=(PC)+A, 即 1200H=(1234H+1)+A, A=-53, [A]₈=11001011B, 即指令字第二个字节的内容是 11001011B=CBH。

9. 某机器字长为 16 位, 存储器按字节编址, 指令格式如下, 请回答下列问题:

5bit	1bit	2bit	8bit
操作码 OP	寻址方式位 F	通用寄存器 R	地址参数 A

(1) 该指令格式最多可定义多少条指令? 指令系统中有几个通用寄存器?

(2) 若该指令格式用作单地址指令, 指令中没有空闲位, 也无其他隐含约定, 则操作数可以有哪几种寻址方式? 存储器地址空间是多大?

(3) 若该指令格式用作双地址指令, 指令中没有空闲位, 也无其他隐含约定, 则两个操作数可以有哪几种寻址方式组合?

答: (1) 该指令格式最多可定义 $2^5=32$ 条指令, 因为指令条数指指令系统支持的操作类型个数, 指令条数≤操作码个数; 指令系统中有 $2^2=4$ 个通用寄存器。

(2) 操作数可有基址寻址、变址寻址 2 种寻址方式; 由于基址/变址寄存器的长度=机器字长=16 位, 故操作数的 EA 为 16 位, MEM 地址空间=EA 的寻址空间=16 位。

(3) 两个操作数的寻址方式组合可有寄存器+立即、寄存器+直接、寄存器+间接、寄存器间接+立即、寄存器间接+直接、寄存器间接+间接供 6 种。其中, 直接寻址、间接寻址的寻址范围为 2^4 。

11. 基于图 4.16 的指令系统, 写出实现下列 C 代码的机器指令序列。其中, i、s、A[0] 的地址自行给定。

```
int i, A[100], s=0;
for (i=0; i<100; i++) s+=A[i];
```

答: 该指令系统中, 机器字长为 8 位, MEM 按字节编址, 故 int 型数据位 8 位。

假设 i、A[0]、s 地址分别为 0、1、101; 语句 “for (i=0; i<100; i++) s+=A[i];” 等价于 “int *p=&A[0], j=100; s=0; do {s+=*p; p++; j--;} while(j≠0);”, 对应的机器指令、指令功能的序列如下 (从 102 单元开始):

```
66H: 00000000 00000001 ;R0←1          即 p=&A[0]
68H: 00000100 01100100 ;R1←100        即 j=100
```


6AH:	00001000 00000000	;R2 ← 0	即 s=0
6CH:	01011000	;R2 ← (R2) + M[(R0)]	即 s ← s + *p
		//或 R3 ← M[(R0)], R2 ← (R2) + (R3)	
6DH:	10000000	;R0 ← (R0) + 1	即 p++
6EH:	10010100	;R1 ← (R1) - 1	即 j--
6FH:	11010000 01101100	;JNZ 6CH	即 j≠0 时转 s ← s + *p
		//或 JNZ -4	
71H:	00111000	;M[(R0)] ← (R2)	即 M[p]=s

第5章 中央处理器

3. 指令执行过程包含哪些步骤？CPU 中有哪些基本操作？

答：指令执行过程包括取指令、指令译码、取操作数、数据操作、保存结果、计算指令地址 6 个步骤。其中，取指令、指令译码步骤对所有指令是通用的；计算指令地址步骤通常与其他 5 个步骤重叠，以缩短指令周期，因为计算指令地址与数据操作无关。

CPU 中的基本操作有寄存器间数据传送、存储器读、存储器写、算术运算 4 种，它们的功能分别是： $RD \leftarrow (RS)$ 、 $MDR \leftarrow M[(MAR)]$ 、 $M[(MAR)] \leftarrow (MDR)$ 、 $RD \leftarrow (RS1) \text{ op } (RS2)$ ，其中 RS、RD、MAR、MDR 都是 CPU 中的寄存器。

5. 续例 5.1，写出下列指令执行阶段的 μOP 序列及 μOPCmd 序列。

(1) ADD (寄存器间接寻址) (2) JNZ (双字长格式)

答：(1) 指令 $R1 \leftarrow (R1) + M[(R0)]$ 执行阶段的 μOP 序列及 μOPCmd 序列为：

t4: $MAR \leftarrow (R0)$	t4: $GR_{out}, Rsel, MAR_{in}$
t5: $MDR \leftarrow M[(MAR)]$	t5: $Read, WMFC$
t6: $Y \leftarrow (R1)$	t6: GR_{out}, Y_{in}
t7: $Z \leftarrow (Y) + (MDR)$	t7: $MDR_{out}, op=00, Z_{in}$
t8: $R1 \leftarrow (Z), End \leftarrow 1$	t8: Z_{out}, GR_{in}, End

(2) ZF=0 时，指令 JNZ Addr 执行阶段的 μOP 序列及 μOPCmd 序列为：

t4: $MAR \leftarrow (PC)$	t4: PC_{out}, MAR_{in}
t5: $MDR \leftarrow M[(MAR)], PC \leftarrow (PC) + 1$	t5: $Read, WMFC, PC_{+1}$
t6: $Y \leftarrow (PC)$	t6: PC_{out}, Y_{in}
t7: $Z \leftarrow (Y) + (MDR)$	t7: $MDR_{out}, op=00, Z_{in}$
t8: $PC \leftarrow (Z), End \leftarrow 1$	t8: Z_{out}, PC_{in}, End

ZF=1 时，指令 JNZ Addr 执行阶段的 μOP 序列及 μOPCmd 序列为：

t4: $PC \leftarrow (PC) + 1, End \leftarrow 1$	t4: PC_{+1}, End
--	--------------------

6. 续例 5.2，写出下列指令执行阶段的 μOP 序列及 μOPCmd 序列。

(1) LD (2) ADD (寄存器间接寻址)
(3) INC (4) JNZ (单字长格式)

答：(1) 指令 $R1 \leftarrow M[(R0)]$ 执行阶段的 μOP 序列及 μOPCmd 序列为：

t4: $MAR \leftarrow (R0)$	t4: $MAR_{sel}=0, MAR_{in}$
t5: $MDR \leftarrow M[(MAR)]$	t5: $Read, WMFC$
t6: $R1 \leftarrow (MDR), End \leftarrow 1$	t6: $GR_{sel}=1, GR_{in}, End$

(2) 指令 $R1 \leftarrow (R1) + M[(R0)]$ 执行阶段的 μOP 序列及 μOPCmd 序列为：

t4: $MAR \leftarrow (R0)$	t4: $MAR_{sel}=0, MAR_{in}$
t5: $MDR \leftarrow M[(MAR)]$	t5: $Read, WMFC$

t6: $R1 \leftarrow (R1) + (MDR)$, End ← 1 t6: $ALUA_{sel} = 1$, $ALUB_{sel} = 0$, $op = 00$,
 $GR_{sel} = 0$, GR_{in} , End

(3) 指令 $R1 \leftarrow (R1) + 1$ 执行阶段的 μOP 序列及 $\mu OPCmd$ 序列为:

t4: $R1 \leftarrow (R1) + 1$, End ← 1 t4: $ALUA_{sel} = 1$, $ALUB_{sel} = 3$, $op = 00$,
 $GR_{sel} = 0$, GR_{in} , End

(4) $ZF = 0$ 时, 指令 $JNZ Disp$ 执行阶段的 μOP 序列及 $\mu OPCmd$ 序列为:


t4: $PC \leftarrow (PC) + (ExtU)$, End ← 1 t4: $ALUA_{sel} = 0$, $ALUB_{sel} = 2$, $op = 00$,
 $GR_{sel} = 0$, PC_{in} , End

$ZF = 1$ 时, 指令 $JNZ Addr$ 执行阶段的 μOP 序列及 $\mu OPCmd$ 序列为:

t4: End ← 1 t4: End

10. 基于图 5.12 的 ALU, 画出支持 $slt/sltu$ 指令功能的 ALU 电路, 可以在 $ALUctr$ 中增加一根信号线, 用新的编码表示 $slt/sltu$ 指令的操作类型。

答: $slt/sltu$ 指令功能为 $rd \leftarrow ((rs) < (rt)) ? 1 : 0$, 比较操作可用 ALU 中的加减法器实现, 1/0 选择需增设 MUX 来实现。另外, $ALUctr$ 还需要增加一根信号线, 相应的 ALU 电路如下:



假设 ALU 中加减法器的最高位进位信号、溢出信号、结果最高位信号分别为 $cout$ 、 $overflow$ 、 $F[31]$, 则有符号数 $A < B$ 的条件为 $overflow \oplus F[31] = 1$; 无符号数 $A < B$ 的条件为 $cout \oplus Subctr = 1$ 。假设 $ALUctr[2:0] = 100$ 、 101 表示有符号比较、无符号比较, 则

$Sigctr = (ALUctr[2] \cdot ALUctr[1]) \cdot (ALUctr[0] \cdot (overflow \oplus F[31]) + ALUctr[0] \cdot (cout \oplus Subctr))$

11. 图 5.20 的数据通路中, 若 $DMEM$ 的 $dout$ 引脚外部设置有 MDR 寄存器, 请写出 MIPS 的 lw 指令执行阶段的 $\mu OPCmd$ 序列。

答: 设置 MDR 后, 读 $DMEM$ 时 $MemRd$ 就无需多保持一个节拍, lw 指令执行阶段的 $\mu OPCmd$ 序列如下:

t3: $Extctr$, $ALUAsrc = 0$, $ALUBsrc = 1$, $ALUctr = 0$, $ALUOWr$

t4: $MemRd$, $WMFC$

t5: $RegAsrc = 0$, $RegDsrc = 0$, $RegWr$, End ; 读操作无需保持


12. 若改进图 5.20 的数据通路, 使之能支持 bne 指令, 如何改进?

答: 数据通路支持 beq 、 bne 指令时, 需增设控制信号 $Isbeq$, 以区分当前指令类型, 假设当前指令为 beq 时 $Isbeq = 1$, 为其他指令时 $Isbeq = 0$ 。分支指令在执行阶段重写 PC 的逻辑应该为 $PCWrB \cdot (Isbeq \cdot ZF + \overline{Isbeq} \cdot \overline{ZF}) = PCWrB \cdot Isbeq \oplus ZF$ 。

改进图 5.20 的数据通路时, 只需将逻辑 $PCWrB \cdot ZF$ 换成上述逻辑即可。

17. 续例 5.1, 组织支持这 5 条指令执行的时序系统, 画出时序系统的各种时序信号序列 (格式同图 5.25)。假设 μOP 采用同步控制方式, 设计时序信号形成电路。

答: 为了便于实现, 时序信号用来表示时间次序, 共需要 6 个节拍信号, 时序信号序列共有如下 2 种:




由图可见，6个节拍的下一状态产生函数如下：

$$T_1 = T_0, T_2 = T_1, T_3 = T_2, T_4 = \overline{JNZ} \cdot \overline{ZF} \cdot T_3, T_5 = T_4,$$

$$T_0 = \overline{JNZ} \cdot \overline{ZF} \cdot T_3 + (JNZ \cdot ZF) \cdot T_3 + \overline{T_0} \cdot \overline{T_1} \cdot \overline{T_2} \cdot \overline{T_3} \cdot \overline{T_4}.$$

时序信号形成电路中，同步定时方式的定时逻辑为 $CP = CLK$ ，环形信号发生器保存当前状态、实现下一状态产生函数，总体电路如下：



19. 续例 5.1，基于题 17 所设计的时序系统，设计支持这 5 条指令执行的 μOP 控制信号形成电路。

答：整合 5 条指令执行的 $\mu OPCmd$ 序列，可形成状态转换图 (≤ 19 种状态)，将每个状态打上时间戳，将每个状态中的每个 $\mu OPCmd$ (共 19 种) 填入下列 $\mu OPCmd$ 使用时间表。表中 All 表示对所有指令通用，JNZ0、JNZ1 分别表示 $ZF=0$ 时、 $ZF=1$ 时的 JNZ 指令。

	T_0	T_1	T_2	T_3	T_4	T_5
PC_{out}	All			JNZ0/MOV		
PC_{in}						JNZ0
PC_{st}		All			MOV	
IR_{in}			All			
GR_{out}				LD/ST/SUB	ST/SUB	
R_{sel}				LD/ST	SUB	
GR_{in}						LD/SUB/MOV
$ExtU_{out}$					JNZ0	
Y_{in}				SUB/JNZ0		
op					SUB(01)/JNZ0(00)	
Z_{out}						SUB/JNZ0
Z_{in}					SUB/JNZ0	
MAR_{in}	All			LD/ST/MOV		
MDR_{out}			All			LD/MOV
MDR_{in}					ST	
Read		All			LD/MOV	
Write						ST
WMFC		All			LD/MOV	ST
End				JNZ1		LD/ST/SUB/JNZ0/MOV

将上表按行汇总、逻辑化简，可得到各个 μOPCmd 的逻辑表达式，如：

$$\text{PC}_{\text{out}} = T_0 + T_3 \cdot (\text{JNZ} \cdot \overline{\text{ZF}} + \text{MOV}), \text{PC}_{\text{in}} = T_3 \cdot (\text{JNZ} \cdot \overline{\text{ZF}}), \dots,$$

$$\text{End} = T_3 \cdot (\text{JNZ} \cdot \text{ZF}) + T_5 \cdot \text{JNZ} \cdot \text{ZF}.$$

使用组合逻辑电路实现上述逻辑表达式，即可实现 μOP 控制信号形成电路（略）。

23. 某微程序控制器中，CS 容量为 512×40 位，微指令采用水平型格式，顺序控制字段采用断定法（下址法+测试网络法）形成下条微指令地址，所有指令执行过程的状态转换图中有 4 种分支点，请回答下列问题：


（1）请设计该微程序控制器的微指令格式。

（2）该微程序控制器中至少有多少个微命令？说明理由。

答：CS 的地址为 $\lceil \log_2 512 \rceil = 9$ 位。

（1）微指令格式的顺序控制字段中，方式位为 $\lceil \log_2 (1+4) \rceil = 3$ 位，下址为 9 位，通常测试网络中测试条件的位数 $<$ 下址位数，故顺序控制字段为 $3+9$ 共 12 位。

微指令格式的操作控制字段由 m 个子字段组成，共 $40-12=28$ 位，微指令格式及顺序控制字段的格式如下图所示。



（2）操作控制字段有直接编码、字段直接编码、字段间接编码 3 种组织方式，直接编码方式支持的微命令最少（ ≤ 28 个），故该微程序控制器中至少有 28 个微命令。

25. 假设 MIPS CPU 的指令执行过程如图 5.21 所示，异常或中断事件有溢出、非法操作码、缺页、可屏蔽中断四种类型，请回答下列问题：

（1）每种事件分别在哪些指令执行过程的哪些状态能够被检测到？

（2）每种事件被检测到后，CPU 分别在什么时候响应事件？响应过程各需要完成哪些工作？

（3）哪一种事件的事件类型识别需要多个时钟周期才能完成？说明理由。

答：（1）溢出事件可在 ex_r 状态被检测到，非法操作码事件可在 id 状态被检测到，缺页事件可在 if 或 mem_r 或 mem_w 状态被检测到，可屏蔽中断可在任一状态被检测到。

（2）异常事件（前 3 个）在被检测到的下个时钟周期响应，中断事件（最后 1 个）在指令执行结束时（最后一个状态的下个时钟周期）响应，为了简化实现，常在指令执行过程的最后一个状态（用 $\mu\text{OPCmd End}$ 表示）检测中断事件。

事件响应过程中，需要完成的任务有①保存断点及程序状态，保存异常类型；②关中断；③识别事件类型并转入处理程序。对识别事件类型而言，异常事件只需读取专用寄存器即可，而中断事件需要通过专门的中断响应操作访问外设来实现；对转入处理程序而言，有向量方式和非向量方式两种，异常和中断事件的操作是相同的。

（3）可屏蔽中断事件，因为异常事件同时只会发生一个，故异常事件类型存放在 CPU 的专用寄存器中，识别时用寄存器间传送 μOP 即可实现，故需 1 个时钟周期；而中断事件同时会有多个发生，故中断事件类型存放在各个外设（I/O 接口）中，识别时需进行 CPU 外部访问来实现，故需多个时钟周期。

27. 若指令执行过程分为取指、译码、取数、执行、写结果 5 个阶段，各个阶段的操作时延分别为 10ns、5ns、10ns、8ns、7ns，将数据通路组织成流水线时，段间寄存器的时延为 2ns，请回答下列问题：

（1）若采用串行方式执行 10000 条指令，共需要多少时间？

（2）流水线的拍长应为多少？

（3）若采用流水方式执行 10000 指令，流水线的吞吐率、加速比、效率各是多少？

答：（1）每条指令的指令周期为 $10\text{ns} + 5\text{ns} + 10\text{ns} + 8\text{ns} + 7\text{ns} = 40\text{ns}$ ，执行 10000 条指

令所需时间 $T_{\text{avg}} = 10000 \times 40\text{ns} = 0.4\text{ms}$ 。

(2) 流水线的拍长 $\Delta t = \max\{10\text{ns}, 5\text{ns}, 10\text{ns}, 8\text{ns}, 7\text{ns}\} + 2\text{ns} = 12\text{ns}$ 。

(3) $T_{\text{avg}} = 5\Delta t + (10000 - 1)\Delta t = 10004 \times 12\text{ns}$ 。

流水线的吞吐率 $T_p = 10000/T_{\text{avg}} = 10000/(10004 \times 12\text{ns}) = 83.3\text{MIPS}$ 。

流水线的加速比 $S = T_{\text{avg}}/T_{\text{seq}} = 0.4\text{ms}/(10004 \times 12\text{ns}) = 3.33$ 。

流水线的效率 $E = [(10000 \times 5 \times 12\text{ns})/5]/(10004 \times 12\text{ns}) \approx 1$ 。

29. 某 MIPS 五段指令流水线中, GPRs 写操作安排在前半拍进行, 有如下指令序列:

addu \$3, \$4, \$5

addu \$6, \$3, \$3

lw \$7, 0(\$6)

add \$8, \$7, \$6

请回答下列问题:

(1) 哪些指令之间存在数据冒险?

(2) 若数据冒险仅采用阻塞法处理, 指令序列执行时间为多少拍?

(3) 若流水线存在 EX 段→EX 段的转发线路, 指令序列执行时间又为多少拍?

答: (1) I1-I2、I2-I3、I2-I4、I3-I4 存在数据冒险, 其中 I3-I4 还属于 load-use 冒险。

(2) 由于 GPRs 写操作安排在前半拍进行, 故冒险处理时, I2 因 I1-I2 冒险需停顿 2 拍; I3 因 I2-I3 冒险需停顿 2 拍; I4 因 I3-I4 冒险需停顿 2 拍, 导致 I2-I4 冒险自动消除。指令序列执行时间为 $5\Delta t + (4-1)\Delta t + (2\Delta t + 2\Delta t + 2\Delta t) = 14\Delta t$ 。

(3) 由于存在 EX 段→EX 段的转发线路, 相邻指令间的 RAW 冒险 (不含 load-use 冒险) 处理无需停顿, 其余冒险采用阻塞法处理, 故冒险处理时, I1-I2、I2-I3 冒险无需停顿, I4 因 I3-I4 冒险需停顿 2 拍, 导致 I2-I4 冒险自动消除。指令序列执行时间为 $5\Delta t + (4-1)\Delta t + 2\Delta t = 10\Delta t$ 。

第 6 章 总线

3. 某同步总线的时钟频率为 33.3MHz, 每个时钟周期可以传送一次数据, 若总线带宽为 532.8Mbps, 寻址空间为 4G, 该总线的地址总线宽度为多少?

答: 由于总线寻址空间为 4G, 故地址总线宽度为 $\log_2(4\text{G}) = 32$ 位。

设数据总线宽度为 W 位, 则有 $532.8\text{Mbps} = W \times 33.3\text{MHz}/1$, 即 $W = 16$ 位。

4. 一个总线周期的操作包含哪些阶段? 每个阶段的任务是什么? 哪些阶段只有主设备参与?

答: 包括申请及分配阶段、寻址阶段、传送数据阶段、结束阶段。

申请及分配阶段的任务是确定哪个请求使用总线的主设备, 获得下个总线传输周期的总线使用权; 寻址阶段的任务是由获得总线使用权的主设备发出本次操作的从设备地址及操作命令, 所有从设备主动判别自身是否为目标设备, 被选中时响应总线操作; 传送数据阶段的任务是根据操作命令, 双方进行数据交换, 数据由源设备发出、目的设备接收; 结束阶段的任务是参与传送的主设备、从设备都从总线上撤销自己所发出的信号, 让出总线使用权。

申请与分配阶段只有主设备参与。

6. 链式查询方式仲裁的原理是什么? 有什么特点?

答: 仲裁通过自动轮询各个主设备来实现, 轮询时有总线请求、被询问的主设备获得总线使用权, 即 $BS_i = BR_i \cdot BG_{iN}$, $BG_{iOUT} = \overline{BR_i} \cdot BG_{iN}$ 。

特点是所需仲裁线最少 (2 根), 但不能保证仲裁的公平性 (固定优先级仲裁策略所致), 容易产生断链现象。

9. 某 16 位地址/数据复用的同步总线中, 总线时钟频率为 8MHz, 每个总线事务只传输 1 个数据、需要 4 个时钟周期, 该总线的可寻址空间、数据传输率各为多少?

答: 该总线的可寻址空间为 $2^{16}=64\text{K}$, 数据传输率为 $16\text{b}\times 8\text{MHz}/4=32\text{Mbps}$ 。

10. 某 32 位同步总线中, 总线时钟信号 CLK 的频率为 50MHz, 总线事务支持突发传输方式, 每个时钟周期可以传送一个地址或数据, 存储器读总线事务的时序为地址期 (1 CLK)、等待期 (3 CLK)、8 个数据期 (8 CLK), 存储器写总线事务的时序为地址期 (1 CLK)、等待期 (2 CLK)、8 个数据期 (8 CLK)、恢复期 (2 CLK), 通过总线读存储器、写存储器的数据传输率分别是多少?

答: 存储器读总线事务需要 $1+3+8=12$ 个 CLK, 可读出 8 个数据, 通过总线读存储器的数据传输率为 $(32\text{b}\times 8)/(12\times 1/50\text{MHz})=133.33\text{Mbps}$ 。

存储器写总线事务需要 $1+2+8+2=13$ 个 CLK, 可写入 8 个数据, 通过总线写存储器的数据传输率为 $(32\text{b}\times 8)/(13\times 1/50\text{MHz})=123.08\text{Mbps}$ 。

15. 某 32 位半同步总线中, 总线时钟信号 CLK 的频率为 50MHz, 总线事务支持突发传输模式, 每个时钟周期可以传送一个地址或数据, 总线传输协议的时序为地址期 (1 CLK)、等待期 (k CLK)、数据期 (n CLK)、恢复期 (k CLK), 读事务没有恢复期, 写事务没有等待期, k 及 n 都可变, k 取决于从设备延迟, n 由主设备确定, 连接到该总线上的存储器为 4 体交叉存储器 (采用交叉访问工作方式), 每个存储体的存取周期为 80ns, 请回答下列问题:

(1) 通过总线从存储器读 4B 数据、向存储器写 4B 数据各需要多少时间?

(2) 通过总线从存储器读 16B 数据、向存储器写 16B 数据各需要多少时间?

答: 依题意, 总线时钟周期 T_c 为 $1/50\text{MHz}=20\text{ns}$; 存储体的数据宽度为 32b。

(1) 读/写 4B 数据都需访问 $4\text{B}/32\text{b}=1$ 个存储体, 访存延迟为 80ns, 总线事务的 $k=\lceil 80\text{ns}/T_c \rceil=4$, $n=1$, 读 4B 数据所需时间为 $(1+4+1)\times T_c=120\text{ns}$, 写 4B 数据所需时间为 $(1+1+4)\times T_c=120\text{ns}$ 。

(2) 读/写 16B 数据都需访问 $16\text{B}/32\text{b}=4$ 个存储体, 对 4 体交叉存储器共进行 $4/4=1$ 次交叉访问, 每个存储体启动间隔为 $80\text{ns}/4=20\text{ns}$, 总线事务的 $k=\lceil 80\text{ns}/T_c \rceil=4$, $n=4$, 数据传输间隔为 $\lceil 20\text{ns}/T_c \rceil=1$ 个时钟周期, 读 16B 数据所需时间为 $[(1+4+1)\times 4]\times T_c=180\text{ns}$, 写 16B 数据所需时间为 $[(1+1+4+4)\times T_c]=180\text{ns}$ 。

第 7 章 输入/输出系统

4. 简述外设识别自身是否为总线事务的目标从设备的方法。

答: 每个外设独有唯一的设备号, 保存在所连接的 I/O 接口中, I/O 接口一直监视总线状态, 当有 I/O 总线事务时, 将所存设备号与总线上地址进行比较, 从而识别出自身是否为总线事务的目标从设备。

9. 某磁盘组有 6 个双面盘片, 最外两侧盘面为保护面 (不记录信息), 盘片存储区域内径为 22cm, 外径为 33cm, 磁道间距最小为 0.25cm, 磁道位密度为 1600bit/cm, 假设磁盘转速为 5400r/min, 平均寻道时间为 8ms。

(1) 此磁盘组的存储容量、数据传输率、平均寻址时间分别是多少?

(2) 若采用定长记录格式, 每个扇区的数据容量为 512B、地址等辅助信息为 90B, 写出磁盘地址的组成格式及其参数。

答: (1) 盘片磁道数为 $(33-22)\div 2\div 0.25=22$ 个, 每个磁道的存储容量=最内圈磁道的存储容量 $=22\times 3.14\times 1600=13816\text{B}$, 故磁盘组的存储容量 $=(6\times 2-2)\times 22\times 13816\text{B}=3039520\text{B}\approx 2.9\text{MB}$, 数据传输率 $=13816\text{B}\times (5400\div 60)=1243440\text{B/s}\approx 1.24\text{MB/s}$, 平均寻址时间 $=8\text{ms}+(1\div (5400\div 60))\div 2=13.56\text{ms}$ 。

(2) 磁盘地址由磁道号、盘面号、扇区号组成, 其中, 磁道号为 $\lceil \log_2 22 \rceil - 5$ 位, 盘面号为 $\lceil \log_2 10 \rceil - 4$ 位, 扇区号为 $\lceil \log_2 [13816B \div (512B + 90B)] \rceil - 5$ 位。

10. 假设连接主存及外设的半同步总线宽度为 32 位, 时钟频率为 100MHz, 支持 16B 长度的突发传送。总线事务中, 发送地址及命令需要一个时钟周期, 等待从设备完成操作后, 每个时钟周期都可以传送一个数据。若主存支持成组传送, 首个 32 位数据的存取周期为 210ns, 随后每存取一个 32 位数据的时间为 20ns, 磁盘的数据传输率为 10MB/s, 则最多可有多少个磁盘同时进行传输?

答: 总线时钟 CLK 的周期为 $1 \div 100\text{MHz} = 10\text{ns}$, 主存存取首个 32 位数据需要 210ns $\div 10\text{ns} = 21$ 个 CLK, 随后每存取一个 32 位数据需要 $20\text{ns} \div 10\text{ns} = 2$ 个 CLK, 即每 2 个 CLK 才能传送一个 32 位数据, 故通过总线读/写主存中 16B 数据需要 $[1 + 21 + 2 \times (16B \div 4B)] \times 10\text{ns} = 300\text{ns}$, 主存的数据传输率为 $16B \div 300\text{ns} = 53.33\text{MB/s}$ 。

磁盘的数据传输率为 10MB/s 时, 最多可支持 $\lfloor 53.33 \div 10 \rfloor = 5$ 个磁盘同时进行传输。

15. 简述可屏蔽中断请求得到响应的条件。

答: 可屏蔽中断请求得到响应的条件为: 处于开中断状态 (IF=1)、当前指令结束时 (End=1)、无更紧急的中断请求 (如 NMI=0)。

16. 简述向量中断方式下, 中断响应需要完成的任务。

答: 中断响应需要完成的任务有①保存断点及程序状态; ②关中断; ③识别事件类型并转入处理程序。向量中断方式下, 识别事件类型并转入处理程序包含的子任务有: 识别中断源、获得处理程序入口地址、将处理程序入口地址写入 PC。识别中断源需通过 CPU 外部的中断响应操作来实现, 获得处理程序入口地址需通过查询放在主存中的 IVT 实现。

17. 某计算机的主频为 200MHz, CPI 为 5, 设备 A 的数据传输率为 32Kbps, 每次 I/O 可传送 32 位数据。程序查询方式中, 一次 I/O 的查询平均需要 49 个指令周期; 程序中断方式中, 中断响应需要 15 个时钟周期, 中断服务程序有 10 条指令。

(1) 程序查询方式中, CPU 用于 I/O 的时间占 CPU 总时间的百分比是多少?

(2) 程序中断方式中, CPU 用于 I/O 的时间占 CPU 总时间的百分比又是多少?

答: 依题意, CPU 主时钟周期为 $1 \div 200\text{MHz} = 5\text{ns}$, 设备 A 每次传送 32 位数据, 每秒可传送 $32\text{Kbps} \div 32\text{b} = 1000$ 次, 每次传送需要 $1 \div 1000 = 1\text{ms}$ 。

(1) 轮询方式中, 一次 I/O 所需的 CPU 时间为 $(49 + 1) \times 5 \times 5\text{ns} = 1.25\mu\text{s}$, CPU 用于 I/O 的时间占 CPU 总时间的百分比 $1.25\mu\text{s} \div 1\text{ms} = 0.125\%$ 。

(2) 中断方式中, 一次 I/O 所需的 CPU 时间为 $(15 + 10 \times 5) \times 5\text{ns} = 0.325\mu\text{s}$, CPU 用于 I/O 的时间占 CPU 总时间的百分比 $0.325\mu\text{s} \div 1\text{ms} = 0.0325\%$ 。