





1、将“板载 50M 晶振产生 10kHz 时钟”模块和“显示模块”加入所在项目（**先将文件拷贝进项目文件夹，再按下图操作**）



2、添加完后，可在自己项目的“Project”库中找到此 2 个模块



3、给这 2 模块分配管脚（**固定管脚**），如下图：





注：注意管脚的顺序，切勿输错。

4、**din3[3..0]**、**din2[3..0]**、**din1[3..0]**、**din0[3..0]**为 FPGA 板上“**从左至右**” **第三~~第六**个数码管，可用于绑定你需要观察的端口。




5、举例（实验“源码转补码”）





6、特别提醒

- 1) 先将器件选为 Cyclone 4----“EP4CE6F17C8”，再绑定管脚
- 2) 绑定管脚后，请先将当前文件设置为顶层文件，再全编译




右键该文件，选“set as Top-Level Entity”，将其设为顶层文件



“全编译”

- 3) 全编译后，记得保存该管脚配置文件（或者用 txt 文本写好管脚），用于后续调用



- 4) 全编译后不要再改动原理图，直接下载即可