



实验六 可编程数字逻辑设计

一、模 60 计数器（第 14 周课内验收）


- 1、观察并记录实验箱上的 FPGA 型号，新建一个 Project，器件选用实验箱上的 FPGA；
- 2、新建一个原理图文件，用“74161”器件设计一个模 10 同步计数器，并用功能仿真进行验证；
- 3、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 10 计数器封装成元件。
- 4、新建一个原理图文件，用“74161”器件设计一个模 6 同步计数器，并用功能仿真进行验证；
- 5、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 6 计数器封装成元件。
- 6、新建一个原理图文件，调用前面完成的模 6 和模 10 计数器实现一个模 60 同步计数器，并用功能仿真 进行验证，用“Tools”→“Netlist Viewers”→“RTL Viewer”查看电路综合结果；
- 7、分配管脚并适配编译，用“Tools”→“Netlist Viewers”→“Technology Map Viewer”查看电路 Map 结果；用“Tools”→“Chip Planner”查看器件适配结果；并用时序仿真进行验证；
- 8、将模 60 计数器下载到实验箱，连接时钟进行实物验证（课内验收）；

设计模 10 计数器

用 74161 设计模 10 计数器，设计 3 个输入信号，分别为使能端 EN，置数端 LDN 和时钟端 CP；5 个输出信号，分别为 P0-P3 和进位信号 C0。





仿真波形




随后将模 10 同步计数器封装。

设计模 6 计数器

用 74161 设计模 6 计数器，设计 3 个输入信号，分别为使能端 EN，置数端 LDN 和时钟端 CP；5 个输出信号，分别为 Q0-Q3 和进位信号 CO。





仿真波形




随后将模 6 计数器封装。

设计模 60 计数器


用封装好的模 10 和模 6 计数器设计模 60 同步计数器。设计一个输入信号为时钟端 CP，9 个输出信号，分别为 P0-P3，Q0-Q3 和进位信号 C0。




仿真波形



RTL 视图





	Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
1	 C0	Output	PIN_A13	7	B7_N0	2.5 V (default)	
2	 CP	Input	PIN_B6	8	B8_N0	2.5 V (default)	
3	 P0	Output	PIN_A12	7	B7_N0	2.5 V (default)	
4	 P1	Output	PIN_A11	7	B7_N0	2.5 V (default)	
5	 P2	Output	PIN_B9	7	B7_N0	2.5 V (default)	
6	 P3	Output	PIN_A9	7	B7_N0	2.5 V (default)	
7	 Q0	Output	PIN_A8	8	B8_N0	2.5 V (default)	
8	 Q1	Output	PIN_B8	8	B8_N0	2.5 V (default)	
9	 Q2	Output	PIN_A7	8	B8_N0	2.5 V (default)	
10	 Q3	Output	PIN_B7	8	B8_N0	2.5 V (default)	
11	<<new node>>						