




第十章（后半部分） 可编程逻辑器件

周玲

ling.zhou@seu.edu.cn

内容


- 10.6 可编程逻辑器件（PLD）的基本结构和电路表示方法
- 10.7 简单可编程逻辑器件（SPLD）
 - 10.7.1 可编程逻辑阵列PLA
 - 10.7.2 可编程阵列逻辑PAL
 - PAL 16L8
 - PAL 16R8
 - 10.7.3 通用阵列逻辑GAL
- 10.8 复杂可编程逻辑器件（CPLD）
- 10.9 现场可编程门阵列FPGA
- 本章小结

可编程逻辑器件

PROGRAMMABLE LOGIC DEVICE, PLD

- PLD是目前数字系统设计的主要硬件基础，其发展历史始于20世纪70年代。
- 目前使用的可编程逻辑器件产品
 - 简单可编程逻辑器件（Simple Programmable Logic Device, SPLD）
 - PROM
 - 可编程逻辑阵列（Programmable Logic Array, PLA）
 - 可编程阵列逻辑（Programmable Array Logic, PAL）
 - 通用阵列逻辑（Generic Array Logic, GAL）
 - 复杂可编程逻辑器件（Complex Programmable Logic Device, CPLD）
 - 现场可编程门阵列（Field Programmable Gate Array, FPGA）
 - FPGA内部含有多个逻辑功能块，这些逻辑功能块排列为阵列，并通过可编程的内部连线相互连接，实现一定的逻辑功能。
 - FPGA的功能由逻辑结构的配置数据决定，在工作时，这些配置数据放在片内的SRAM或熔丝图上。

PLD的分类



1. 低密度可编程逻辑器件 (LDPLD:Low-Density PLD)

(1) PROM (Programmable ROM)

20世纪70年代初。 与阵列固定，或阵列可编程。

(2) PLA(Programmable Logic Array)

20世纪 70年代初。 与阵列、或阵列都可编程。

(3) PAL(Programmable Array Logic)

20世纪70年代末。 与阵列可编程，或阵列固定。

(4) GAL(Generic Array Logic)

20世纪80年代初。 大部分与阵列可编程，或阵列固定。

2. 高密度可编程逻辑器件 (HDPLD:High-Density PLD)

(1)CPLD (Complex PLD)

20世纪 80年代中。

(2) FPGA(Field Programmable Gate Array)

20世纪 80年代中。

简单可编程逻辑器件

Simple Programmable Logic Device, SPLD

- PROM、PAL和GAL只有一种阵列可编程，为半场可编程逻辑器件
- PLA与阵列和或阵列均可编程，为全场可编程逻辑器件。
- GAL用输出逻辑宏单元（OLMC， Output Logic Macro Cell ）取代了固定输出电路，使用方便、灵活，应用广泛。OLMC可以根据使用者的需要配置成合适的状态（称为组态）。


分类	与阵列	或阵列	输出电路
可编程只读存储器PROM	固定	可编程	固定
可编程逻辑阵列PLA	可编程	可编程	固定
可编程阵列逻辑PAL	可编程	固定	固定
通用阵列逻辑GAL	可编程	固定	可组态

复杂可编程逻辑器件

Complex Programmable Logic Device, CPLD

- 与SPLD相比，CPLD的集成度更高。
- CPLD一般至少包含三种组成部分：
 - 可编程逻辑宏单元（Logic Array Block, LAB）
 - 可编程 I/O 单元
 - 可编程的内部连线（Programmable Interconnect Array, PIA）
- 部分CPLD还集成了RAM、FIFO或双端口RAM等寄存器，以适应DSP (Digital Signal Processing 数字信号处理) 应用设计的要求。


PLD的基本结构



- PLD由**输入缓冲电路**、**与阵列**、**或阵列**、**输出缓冲电路**四部分组成。
- **输入缓冲**电路主要用来对输入信号进行**预处理**，
 - 以适应各种输入情况，例如**产生**输入变量的**原变量**和**反变量**；
- “**与阵列**”和“**或阵列**”是PLD的**主体**，能够实现**与或**形式的逻辑函数；
- **输出缓冲**电路主要用来对输出信号进行处理
 - 用户可以根据需要选择不同的输出方式（组合方式或时序方式），并可将**反馈信号**送回至输入端，以**实现复杂的逻辑功能**。


PLD structure

- All different types of PLDs have an AND-OR structure




PLD 电路的表示方法


- PLD 连接的表示法
- PLD 中阵列交叉点上有三种连接方式：
 - 固定连接（硬线连接）
 - 编程连接（接通连接）
 - 不连接（断开连接）




固定连接（硬线连接）



编程连接（接通连接）




不连接（断开连接）




输入/反馈缓冲单元表示法


- PLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，以产生原变量和反变量两个互补的信号。
- 如图所示：A是输入，B和C是输出，B和C构成一对互补变量。



~






or




PLD与门、或门的表示方法

与阵列和或阵列都是PLD中的基本逻辑阵列

- 与阵列由若干个与门组成
- 或阵列由若干个或门组成
- 每个与门/或门都是多输入、单输出形式。




||




(a)

与门




||




(b)

输出恒等于0
的与门




||



(c)


或门

Used symbol in PLD




- Most PLD technologies have gates with very **high fan-in**
- **Fuse map**: graphic representation of the selected connections


PROGRAMMING AND, OR PLANE



THE REPRESENTATION OF A THREE-INPUT AND GATE




(a) basic symbols




(b) example

PLD的阵列结构


分类	与阵列	或阵列	输出电路
可编程只读存储器PROM	固定	可编程	固定
可编程逻辑阵列PLA	可编程	可编程	固定
可编程阵列逻辑PAL	可编程	固定	固定
通用阵列逻辑GAL	可编程	固定	可组态



(a) PROM的阵列结构




(b) PLA的阵列结构



(c) PAL、GAL的阵列结构

PROM

- Programmable memories such as **PROM**, **EPROM**, and **EEPROM** are the **earliest and simplest** forms of PLD.



内容


- 10.6 可编程逻辑器件（PLD）的基本结构和电路表示方法
- 10.7 简单可编程逻辑器件（SPLD）
 - 10.7.1 可编程逻辑阵列PLA
 - 10.7.2 可编程阵列逻辑PAL
 - PAL 16L8
 - PAL 16R8
 - 10.7.3 通用阵列逻辑GAL
- 10.8 复杂可编程逻辑器件（CPLD）
- 10.9 现场可编程门阵列FPGA
- 本章小结

可编程逻辑阵列PLA


PROGRAMMABLE LOGIC ARRAY, PLA

- PLA组成：
 - 可编程的与逻辑阵列
 - 可编程的或逻辑阵列
 - 输出缓冲器
- PLD未编程时的情况，阵列的各个点皆连，编程时将不需连的地方擦去。
- 由于器件制造和开发软件设计比较困难，PLA未能广泛使用。

AND - PLD Notation




AND gate before programming




AND gate after programming

OR - PLD Notation




OR gate before programming




OR gate after programming

Programming by blowing fuses



(a)


Before programming



(b)

After programming

PLA AFTER PROGRAMMING



- 图中的与逻辑阵列最多可以产生8个可编程的乘积项，或逻辑阵列最多能产生4个组合逻辑函数。
- 如果编程后的电路连接情况如图中所表示的那样，则当使能端 $\overline{OE} = 0$ 时，可得到

$$Y_3 = ABCD + \bar{A}\bar{B}\bar{C}\bar{D}$$

$$Y_2 = AC + BD$$

$$Y_1 = A\bar{B} + \bar{A}B$$

$$Y_0 = CD + \bar{C}\bar{D}$$


可编程阵列逻辑PAL

PROGRAMMABLE ARRAY LOGIC, PAL

- 20世纪70年代末出现，PAL替代了PLA。
- PAL优点：工作速度快、成本低、使用灵活、可加密。
- PAL的特点：与阵列可编程，或阵列固定。
- 两种典型的PAL器件：PAL16L8和PAL16R8

20-PIN TTL PAL

16 inputs and 8 outputs




PAL的基本结构

PAL器件的输入、输出结构以及输入、输出的数目是由制造商根据实际设计情况大致估计确定。

PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。

PAL的特点：与阵列可编程，或阵列固定。




PAL典型的四种输出结构

复杂程度

一、专用输出结构


输出端 {
或门结构：高电平有效※
或非门结构：低电平有效
互补输出结构



※给定 $I_2I_1I_0=000$ ，则包含 m_0 的 Q_i 端输出“1”，
否则，输出0。

二、可编程输入/输出结构


通过编程确定EN的值 {
为1，作输出端
为0，作输入端



三、寄存器输出结构 时序逻辑电路


四、异或输出结构

1. PAL专用输出基本门阵列结构




2. 可编程I/O输出结构


若三态控制乘积项未编程→输出使能（EN=1）。



3. 寄存器型输出结构：也称作时序结构



4. 带异或门的寄存器型输出结构



可编程阵列逻辑PAL

PROGRAMMABLE ARRAY LOGIC, PAL


○ PAL16L8

- 20-PIN **TTL** PAL

- **16 inputs and 8 outputs**

- 与阵列含64个与门，形成64个与项；
- 这64个与项被分成8组，
 - 每一组中，7个与项供给一个或门，
 - 另一个与项用来控制输出三态非门的使能。

PAL16L8有第二种典型输出结构
(参考slide 27)：可编程I/O



基本的PAL电路

PAL16L8


20-PIN TTL PAL

- 与阵列含64个与门，形成64个与项，这64个与项被分成8组。
- 每一组中，7个与项供给一个或门，另一个与项用来控制输出三态非门的使能。

若三态控制乘积项未编程→输出使能（EN=1）。

此时输出逻辑（OR阵列）取决于其他已编程的乘积项。若所有OR项未编程→输出为0（因OR阵列默认无有效乘积项）

TIBPAL16L8-15M logic diagram (positive logic)



用PAL16L8实现4位二进制码奇校验位电路

回顾Unit 6 PPT page 77-82页。


$$\text{其中, } O_{18} = \sum m(1,2,4,7,8,13,14)$$

共7个乘积项

F_{odd} 本身产生了偶校验位 $\rightarrow F_{even}$ 本身产生了奇校验位

$$F_{even} = B_3 \oplus B_2 \oplus B_1 \oplus B_0 = \overline{F_{odd}} = \sum m(1,2,4,7,8,11,13,14) = \overline{m_{11}} + \overline{O_{18}}$$

共8个乘积项





$B_1B_0 \backslash B_3B_2$		F_{odd}			
		00	01	11	10
00	0 ₀	1 ₁	0 ₃	1 ₂	
01	1 ₄	0 ₅	1 ₇	0 ₆	
11	0 ₁₂	1 ₁₃	0 ₁₅	1 ₁₄	
10	1 ₈	0 ₉	1 ₁₁	0 ₁₀	

32


带触发器输出的PAL电路

PAL16R8



20-PIN TTL PAL

- TIBPAL16R8-15M logic diagram (positive logic)**




使用PAL16R8实现 序列发生器的逻辑图

该图中使用了3个触发器，设其输出分别为 Q_1 、 Q_2 和 Q_3 ，由图可得3个触发器的激励方程分别为

$$D_1 = Q_2, \quad D_2 = Q_3, \quad D_3 = \overline{Q_2} \cdot \overline{Q_1} + Q_3 \overline{Q_1} + \overline{Q_3} Q_2 Q_1$$

该电路是一个00011101序列发生器。

17, 18, 19端口输出有反相器，输出序列就变成了11100010



信号输出端
 $\overline{Q_1} = 11100010$

使用PAL16R8实现序列发生器的逻辑图

CLK	Q1	Q2	Q3	D3
0	0	0	0	1
1	0	0	1	1
2	0	1	1	1
3	1	1	1	0
4	1	1	0	1
5	1	0	1	0
6	0	1	0	0
7	1	0	0	0
8	0	0	0	1

	Q_2Q_3			
Q_1	00	01	11	10
0	1	1	1	0
1	0	0	0	1



D_3

$$D_1 = Q_2$$

$$D_2 = Q_3$$

$$D_3 = \overline{Q_2} \cdot \overline{Q_1} + Q_3 \overline{Q_1} + \overline{Q_3} Q_2 Q_1 = (\overline{Q_2} + Q_3) \overline{Q_1} + \overline{Q_3} Q_2 Q_1$$

该电路是一个00011101序列发生器。



GAL和PAL在结构上的区别见下图：




图7-37 PAL和GAL基本结构的比较框图

输出逻辑宏单元（OLMC，
Output Logic Macro Cell）

通用阵列逻辑GAL

- GAL的电路结构与PAL类似，由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路组成
 - 但GAL的输出端增设了可编程的输出逻辑宏单元（OLMC）。
 - 通过编程可将OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。

PAL的不足：

- 1、由于采用的是双极型熔丝工艺，一旦编程后不能修改；
- 2、输出结构类型太多，给设计和使用带来不便。


GAL的优点：

- 1、采用电可擦除的E²CMOS工艺可以多次编程；
- 2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，即一片GAL便可实现PAL的5种输出工作模式。器件的通用性强；
- 3、GAL工作速度快，功耗小

通用阵列逻辑 GAL结构


✿ GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元 (OLMC) 代替固定的或阵列，可以实现时序电路。

GAL采用E2CMOS工艺和灵活的输出结构，有电擦写反复编程的特性。



GAL器件结构和特点


GAL器件型号定义和PAL一样根据输入输出的数量来确定



通用阵列逻辑GAL

HIGH PERFORMANCE **E2CMOS** PLD

GENERIC ARRAY LOGIC™



16个输入信号，8个输出信号

2+8个输入缓冲器

1个可编程与阵列

PROGRAMMABLE AND-ARRAY (64 X 32)

8个输出逻辑宏单元 (output logic macro cell, OLMC)

8个输出反馈缓冲器

8个三态缓冲输出

GAL16V8

1. 8×8 个与门，可实现64个乘积项(Product Term)。
2. 每个与门有32个输入端（每个乘积项可包含16个变量）。16个输入变量端（8个I+8个I/O）
3. 每个输出端最多只能包含8个乘积项，当表达式逻辑化简后，乘积项数多于8个时，则必须适当拆开，再分配给另一个OLMC。
4. 最多有16个引脚作为输入端（指16个输入变量，CLK不属于输入变量），最多有8个引脚作为输出端。

一、GAL16V8总体结构

20个引脚的器件；

8个输入缓冲器；

8个输出反相器；


8个输出反馈/输入缓冲器；

1个时钟输入缓冲器；

1个选通信号输入反相器；

GAL16V8

Registered Mode Logic Diagram



输出逻辑宏单元

OUTPUT LOGIC MACRO CELL, OLMC

1. OLMC的结构:

(1)8输入的或门

(2)异或门: 控制输出信号的极性

(3)DFF

(4)4个多路选择器

高电平有效
低电平有效





图10. 2. 4 PLD中的多路选择器

输出逻辑宏单元 ○ GAL16V8宏单元结构示意图

OUTPUT LOGIC MACRO CELL, OLMC




FMUX控制功能表

AC_0^*	$AC_1(n)$	$AC_1(m)^*$	反馈信号来源
1	0	×	本单元触发器 $\bar{Q}$ 端
1	1	×	本单元I/O端
0	×	1	邻级(m)输出
0	×	0	低电平“0”(地)

*在OLMC (12) 和OLMC (19) 中 $\overline{SYN}$ 代替 AC_0 ， SYN 代替 $AC_1(m)$ 。

④反馈多路选择器(FMUX)




输出逻辑宏单元OLMC组态

- OLMC由对AC1(n) 和AC0进行编程决定PTMUX (Product Term MUX, 2选1乘积项数据选择器)、TSMUX (TriState MUX, 输出三态控制数据选择器)、OMUX (Output MUX, 2选1输出控制数据选择器) 和FMUX (Feedback MUX, 4选1反馈控制数据选择器) 的输出, 共有5种基本组态:
 1. 专用输入组态
 2. 专用输出组态
 3. 反馈组合型输出 (复合输入/输出组态)
 4. 寄存器组态
 5. 寄存器组合I/O组态
- 8个宏单元可以处于相同的组态, 或者有选择地处于不同组态。

GAL器件的结构控制字

- GAL器件的**输出形式**取决于它的输出逻辑宏单元中的**控制信号** $AC0$ 、 $AC1(n)$ 及 $XOR(n)$
- 在GAL器件中，这些**控制信号的取值**是由它的**结构控制字编程确定**的。



结构控制字各位功能描述

1、同步位SYN

- 该位用以确定GAL器件具有组合型输出能力还是寄存器型输出能力。
 - 当SYN=1时，仅具有组合型输出能力；
 - 当SYN=0时，可具有寄存器型输出能力。
- 此外，对于GAL16V8中的OLMC(12)和OLMC(19)（即首尾的两个OLMC）， $\overline{\text{SYN}}$ 代替AC0，SYN代替AC1(m)作为FMUX的输入信号。

2、结构控制位 AC0（Architecture Control 0）

- 该位是1位公共控制位，与各OLMC(n)的AC1(n)配合，控制OLMC(n)中各数据选择器。

3、结构控制位AC1（Architecture Control 1）

- 该位共有8位，每个OLMC(n)均有单独的AC1(n)。

4、相位控制位XOR(n)

- 当XOR(n)=1时，异或门起反相器作用，再经输出三态缓冲门反相，引脚信号是与或阵列输出的同相信号；
- 反之，当XOR(n)=0时，引脚输出反相信号。

5、乘积项（Product Term, PT）禁止位

- 该位共有64位，分别控制逻辑图中与阵列的64个乘积项（与项P0~PT63），以便屏蔽某些不使用的乘积项。

GAL功能组合总结

通过设置结构控制字**同步位**SYN、**控制位**AC0和AC1(n)，可将OLMC设置为5种不同的功能组合。


功 能 组 合	SYN	AC0	AC1 (n)	XOR (n)	输出相位	备 注
专用输入	1	0	1	—	—	1, 11脚为数据输入端，输出三态门禁止
专用组合输出	1	0	0	0 1	反相 同相	1, 11脚为数据输入端， <u>组合输出</u> ，三态门选通
反馈组合输出	1	1	1	0 1	反相 同相	同上，三态门由第一乘积项选通，反馈取自I/O口
时序电路中的组合输出	0	1	1	0 1	反相 同相	1脚接CP，11脚接 $\overline{OE}$ ，该宏单元为组合输出，但至少有一个宏单元为寄存器输出
寄存器输出	0	1	0	0 1	反相 同相	1脚接CP，11接 $\overline{OE}$

组合型输出

寄存器型输出


(1) 专用输入组态:

当 $\text{SYN}=1$, $\text{AC0}=0$, $\text{AC1(N)}=1$ 时




(2) 专用输出组态

当 $\text{SYN}=1$, $\text{AC0}=0$, $\text{AC1(N)}=0$ 时



(4) 寄存器组态:

当 $\text{SYN}=0$, $\text{AC0}=1$, $\text{AC1}(\text{N})=0$ 时





本章小结

- PLD是可编程逻辑器件的总称
 - PLD基本上可完成任何数字器件的功能。
 - 从高性能CPU，到简单集成电路，均可以用PLD实现。
- 通过传统的原理图输入，或硬件描述语言可以自由地设计具备某种功能的数字系统。
 - 利用软件仿真功能，可以检验设计的正确性；利用PLD的在线修改能力，可以在不必改动硬件电路的基础上进行修改设计。
- 本章主要介绍PAL、GAL等几种主要的可编程逻辑器件
 - 其中GAL以及以GAL结构为基础的CPLD和FPGA是目前主要使用的可编程逻辑器件。
- **应会内容：** PROM, PLA, PAL, GAL与阵列或阵列构成（P6, P9, P13, P17），会用这些PLD编程， p22, p25, p30-38, PAL16L8, PAL16R8

第10章后半部分勘误表

页码	错误位置	备注
390	图10.37(b) (c) 表达不一致	(b)图中En使能端位正电平有效，图 (c) 三态缓冲器的使能端却是低电平有效。
391	这一页的Fodd	全部应该改为Feven，因为Feven才产生奇校验位。Fodd产生的是偶校验位
391	这一页的公式第5，6项错误	应该是B3B2B1B0'和B3B2B1'B0
391	图10.38	编程部分（打x最多的一块区域）错误很多，应该是根据Feven错误公式编程的原因
393	图10.39 三态缓冲器的使能端有圆圈	三态缓冲器使能端应该高电平有效，去掉小圆圈。因为OE'低电平有效，经过反相器，变成1，打开三态缓冲器。
396	图10.42	DFF中的Q'模块外应加上指示性圆圈
401	页面中间一段文字的最后一行	应该是5个数据选择器而不是4个。