






第七章 触发器 (半导体存储电路)

周玲

ling.zhou@seu.edu.cn


内容

- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结



背景介绍

- 时序逻辑电路具有记忆功能
 - 电路的输出不仅仅取决于电路的输入，还跟电路的过去输入（电路所处的状态）有关。
- 时序逻辑电路常用的存储单元是触发器和锁存器。
 - 锁存器（Latch）是一种对脉冲电平（电平持续时间）敏感的存储单元，一般没有时钟端。
 - 触发器（Flipflop）对时钟脉冲边沿敏感，受时钟控制。
- **存储单元**必须具备如下特点：
 1. 具有两个稳定的状态，用来表示0和1
 2. 能够根据输入信号的变化，将存储单元清0或者置1。
- 锁存器和触发器是
 - 基本的时序逻辑电路单元。
 - 具有记忆功能的二进制存储器件。



锁存器 (BASIC LATCH)


锁存器也称为基本触发器

无控制端的锁存器



有门控端的锁存器

R-S锁存器，或者SR锁存器 (Set-Reset Latch)

- 一个记忆元件，静态存储单元当中最基本、也是电路结构最简单的一种





NAND latch: $\bar{S}, \bar{R}$ active low




一般以Q端的状态作为R-S锁存器的状态。

NOR latch: S, R active high



NAND latch: $\bar{S}, \bar{R}$ active low



$$Q^{n+1} = \bar{S} \cdot \overline{Q^n}$$

$$\overline{Q^{n+1}} = \bar{R} Q^n$$

$\bar{S}$	$\bar{R}$	Q^{n+1}	$\overline{Q^{n+1}}$	function
1	1	Q^n	$\overline{Q^n}$	Hold 锁存
0	1	1	0	Set 1
1	0	0	1	Reset 0
0	0	1	1	invalid

同态

$Q^n \backslash \bar{S}\bar{R}$	00	01	11	10
0	x	1	0	0
1	x	1	1	0

Q^{n+1}


约束项的值恒等于0

$$Q^{n+1} = \bar{S} + \bar{R}Q^n \quad \text{状态转移方程}$$

$$\bar{S}\bar{R} = 0 \rightarrow SR = 0 \rightarrow \bar{S}\bar{R} = \bar{0} = 1$$

$$\rightarrow \bar{S} + \bar{R} = 1 \quad \text{约束条件 (写成原 } \bar{S}, \bar{R} \text{ 的样子)}$$

NOR latch: S, R active high



$$Q^{n+1} = \overline{R + \overline{Q^n}}$$

$$\overline{Q^{n+1}} = \overline{S + Q^n}$$

S	R	Q^{n+1}	$\overline{Q^{n+1}}$	function
0	0	Q^n	$\overline{Q^n}$	hold 锁存
1	0	1	0	Set 1
0	1	0	1	Reset 0
1	1	0	0	invalid

同态

$Q^n \backslash SR$	00	01	11	10
0	0	0	x	1
1	1	0	x	1

Q^{n+1}


$$Q^{n+1} = S + \bar{R}Q^n \quad \text{状态转移方程}$$

$$SR = 0 \quad \text{约束条件 (写成原 } S, R \text{ 的样子)}$$

锁存器的描述方法

1. 状态转移真值表(State truth table)✓
2. 状态特征方程(Characteristic equation)✓
3. 状态转换图 (State diagram)

NOR latch




4. 工作波形图 (timing diagram)
(时序图sequence chart)

- 理想时序图 (不考虑门电路时延)
- 实际时序图 (考虑门电路时延)

NAND Latch


$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$	Function
0	1	1	0	Set
1	1	1	0	Hold
1	0	0	1	Reset
1	1	0	1	Hold
0	0	1	1	irregular



上表针对左图相应输入给出 Q 和 $\bar{Q}$

Considering NO delay

参考《清华教材》P210, 例5.2.1, 图5.2.3



虽然在 $t_3 \sim t_4$ 和 $t_7 \sim t_8$ 期间输入端出现了 $\overline{S_D} = \overline{R_D} = 0$ 的状态，但由于 $\overline{S_D}$ 先回到了高电平，所以锁存器的状态仍是可以确定的。


但“同态”不可保持！

图 5.2.3 例 5.2.1 的电路和电压波形


(a) 电路结构 (b) 电压波形图

R-S latch behavior

◆ Truth table and timing




S	R	Q
0	0	hold
0	1	0
1	0	1
1	1	unstable



NAND SR LATCH TIMING DIAGRAM

$$Q^{n+1} = \bar{S} \cdot \bar{Q}^n$$


$$\bar{Q}^{n+1} = \bar{R} Q^n$$



(a) Logic schematic

$\bar{S}$	$\bar{R}$	Q	$Q(\text{next})$	$Q'(\text{next})$
0	0	X	1	1
0	1	X	1	0
1	0	X	0	1
1	1	0	0	1
1	1	1	1	0

(c) Truth table



Considering delay

NOR SR LATCH TIMING DIAGRAM



Draw the outputs of an SR latch for the input waveforms shown below. Assume that the propagation delay of a NOR gate is 10ns.

$$Q^{n+1} = \overline{R + \overline{Q^n}}$$

$$\overline{Q^{n+1}} = \overline{S + Q^n}$$

$$Q^* = S + R'Q$$

S	R	Q	QN
0	0	last Q	last QN
0	1	0	1
1	0	1	0
1	1	0	0




Considering delay

锁存器的特点

- 锁存器最主要的特点是**锁存**，在**NAND Latch**中，当 $\bar{R} = \bar{S} = 1$ 时，**电路状态不变**；在**NOR Latch**中，当 $R = S = 0$ 时，**电路状态不变**；
 - 当输入端的信号撤消后，锁存器能够**记住电路的状态**。
 - 锁存器是一个**记忆元件**，可以存储1位二进制信息。
- 输入信号的**变化可以立即在输出上表现出来**
 - S, R端也叫做**直接置位端** S_D 、**复位端** R_D 。



NOR
Latch



锁存器的应用



- 利用锁存器的锁存特性，构造机械开关的消抖动电路（switch debouncing）。
 - 在机械开关后面加上一个锁存器，毛刺就不能通过锁存器向后传递。
- 利用锁存器，进行二进制信息的存储与传送。
 - 存储：**一个锁存器只能存储1位二进制信息，计算机中的信息通常以字节为单位
→ 存储一个字节需要8个锁存器。
 - 传送：**将源锁存器的 Q 和 $\bar{Q}$ 分别接到目的锁存器（NAND LATCH）的 $\bar{R}$ 、 $\bar{S}$ 或者NOR LATCH的 S 、 R 端。



缺省的 $S = R = 0$




Figure 11-9: Switch Debouncing with an S-R Latch



内容

- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结

带有控制端的锁存器

- 前面的锁存器（即基本触发器），只要输入信号发生变化，锁存器的状态就会立即发生变化。
- 在实际运用中，往往要求在控制端的作用下，锁存器的状态根据当时的激励条件完成相应的状态转移。
 - 在锁存器的基础上加上控制电路，就构成了带有控制端的锁存器
- 带有控制端的锁存器特点：
 - 控制电路被选通（ $CP=1$ ）时，锁存器是透明的，其状态 Q 、 $\bar{Q}$ 随 R 、 S 变化而变化；
 - 而当门控电路被禁止（ $CP=0$ ）时，锁存器的状态被锁定，不能改变
 - 相当于将门控电路被禁止前那一时刻的状态锁存于基本触发器中。

- 门控 R - S 锁存器
- 门控 D 锁存器
- 门控 J - K 锁存器
- 门控 T 锁存器




E	S	R	Q	$\bar{Q}$
0	0	0	latch	latch
0	0	1	latch	latch
0	1	0	latch	latch
0	1	1	latch	latch
1	0	0	latch	latch
1	0	1	0	1
1	1	0	1	0
1	1	1	0	0

触发器与锁存器的不同

- 触发器除了置1、置0输入端以外，又增加了一个触发信号输入端，即时钟信号（CLK）。
 - 当系统中有多个触发器需要同时动作时，就可以用同一个时钟信号作为同步控制信号了。
- 触发信号的工作方式可以分为
 - 电平触发（level-sensitive）
 - 脉冲触发（pulse-triggered）
 - 边沿触发（edge-triggered）


门控R-S锁存器 GATED SR LATCH

门控 $E = 0$ 时, 锁存器保持,
 $Q^{n+1} = S + \bar{R}Q^n$
 门控 $E = 1$ 时 $\left\{ \begin{array}{l} SR = 0 \text{ 约束条件} \end{array} \right.$



E	S	R	Q	$\bar{Q}$
0	0	0	latch	latch
0	0	1	latch	latch
0	1	0	latch	latch
0	1	1	latch	latch
1	0	0	latch	latch
1	0	1	0	1
1	1	0	1	0
1	1	1	1	1

锁存
hold
Reset to 0
Set 1
invalid





E	S	R	Q	$\bar{Q}$
0	0	0	latch	latch
0	0	1	latch	latch
0	1	0	latch	latch
0	1	1	latch	latch
1	0	0	latch	latch
1	0	1	0	1
1	1	0	1	0
1	1	1	0	0

锁存
hold
Reset to 0
Set 1
invalid

门控E相当于CLK输入,
 这种控制方式称为电平触发方式

两者都要遵从约束条件 $SR = 0$


GATED SR LATCH



(a) Circuit **NOR**

Clk	S	R	Q(t+1)
0	x	x	Q(t) (no change)
1	0	0	Q(t) (no change)
1	0	1	0
1	1	0	1
1	1	1	x

(b) Truth table




(c) Timing diagram

后续波形
无法保持

Considering NO delay


理想时序图



(d) Graphical symbol

GATED SR LATCH

MORE EXAMPLES OF TIMING DIAGRAM



SR Latch with Enable Timing Diagrams

Considering NO delay


理想时序图

注意:


电平触发SR触发器的输入信号同样应当遵守 $SR = 0$ 的约束条件。

否则当 S、R同时由1变为0 (hold)，或者

S=R=1时CLK回到0 (hold)，触发器的次态将无法确知。



带异步置位、复位端的电平触发SR触发器



- 有时需要在CLK的有效电平到达之前预先将触发器置成指定的状态，在实用的电路上往往还设置有
 - 异步置1输入端 $\bar{S}_D$
 - 异步置0输入端 $\bar{R}_D$


- 触发器在时钟信号控制下正常工作时应使

- $\bar{S}_D = \bar{R}_D = 1$ 处于高电平（此时，这两端 $\bar{S}_D$ 、 $\bar{R}_D$ 对触发器状态无影响）。

电平触发方式的动作特点（抗干扰能力低）




1. 只有当**CLK**变为**有效**电平时，**触发器**才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。
2. 在**CLK=1**的全部时间里，**S**和**R**状态的变化都可能引起输出状态的改变。
 - 如果在CLK=1期间**S、R**的状态多次发生变化，那么触发器输出的状态也将发生**多次翻转**，这就**降低了触发器的抗干扰能力**
3. 在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。

CP	S	R	Q^n	Q^{n+1}	功能
0	x	x	0	0	保持不变
			1	1	
1	0	0	0	0	保持不变
			1	1	
	0	1	0	0	置0
			1	0	
	1	0	0	1	置1
			1	1	
	1	1	0	1	不确定
			1	1	



门控D锁存器 (GATED D LATCH) : THE D OF D-FLIP-FLOP STANDS FOR “DATA”.

- 当需要将输入信号直接送到缓冲器暂存时
 - 门控D锁存器最方便。
- 从分析门控R-S锁存器功能表得出
 - 门控R-S锁存器正常工作时，R，S输入端信号必然互为相反
- 在R-S之间接一个反相器，可用一个输入信号同时控制R、S两个输入端 → 门控D锁存器
- 状态方程推导



带入 $Q^{n+1} = S + \bar{R}Q^n \rightarrow Q^{n+1} = D + \bar{D}Q^n = D(1 + Q^n) = D$

- 门控D锁存器状态方程 $Q^{n+1} = D$


S-R FLIP-FLOP TO D FLIP-FLOP

S-R Flip Flop to D Flip Flop

Conversion Table


D Input	Outputs Qp Qp+1		S-R Inputs S R	
0	0	0	0	X
0	1	0	0	1
1	0	1	1	0
1	1	1	X	0

K-maps



$$S = D, R = \bar{D}$$


Logic Diagram




反相器接在R端

门控D锁存器 (GATED D LATCH, D-DATA)

SR触发器变成D触发器时，反相器接在R端。




(a) Graphic symbol




(b) Logic schematic

C	D	Q	Q(next)
0	X	0	0
0	X	1	1
1	0	X	0
1	1	X	1

(c) Truth table



7 触发器 周玲



(d) Timing diagram


Considering delay

另一种门控D锁存器构成


状态方程仍然是 $Q^{n+1} = D$
 和前一种相比，内部的S, R位置颠倒

D Latch


- The D latch is “transparent”
 - As long as $C=1$, changes in D are propagated to the output



- D latch timing diagram



SR触发器变成D触发器时，反相器接在R端。
 $S = D, R = \bar{D}$,



Considering NO delay

因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态保持相同，所以又将这个电路称为“透明的D型锁存器”（Transparent D-Latch）。

门控J-K锁存器

$\bar{S} + \bar{R} = 1$ 自然满足


$$\bar{S} = \overline{CP \cdot J \cdot \bar{Q}^n}$$

$$\bar{R} = \overline{CP \cdot K \cdot Q^n}$$

代入NAND LATCH 基本状态特征方程

$\bar{Q}^n$ 经与非门

(NAND) 连到S端, 称为J端输入



$$Q^{n+1} = \bar{S} + \bar{R}Q^n$$

$$= \overline{CP \cdot J \cdot \bar{Q}^n} + \overline{CP \cdot K \cdot Q^n} \cdot Q^n$$

当 $CP = 0$ 时, $Q^{n+1} = Q^n$

当 $CP = 1$ 时,

$$Q^{n+1} = J \cdot \bar{Q}^n + \bar{K} \cdot Q^n \cdot Q^n$$

$$= J \cdot \bar{Q}^n + (\bar{K} + \bar{Q}^n) \cdot Q^n$$

$$= J \cdot \bar{Q}^n + \bar{K} \cdot Q^n$$

J端总是与S端
相对应


$RS = 0$ 自然满足

$$R = K \cdot CP \cdot Q^n$$

$$S = J \cdot CP \cdot \bar{Q}^n$$

代入NOR LATCH 基本状态特征方程

$\bar{Q}^n$ 经与门 (AND)
连到S端, 称为J端
输入



$$Q^{n+1} = S + \bar{R}Q^n$$

$$= J \cdot CP \cdot \bar{Q}^n + \bar{K} \cdot CP \cdot Q^n \cdot Q^n$$

当 $CP = 0$ 时, $Q^{n+1} = Q^n$


当 $CP = 1$ 时,

$$Q^{n+1} = J \cdot \bar{Q}^n + \bar{K} \cdot Q^n \cdot Q^n$$


$$= J \cdot \bar{Q}^n + \bar{K} \cdot Q^n$$

GATED J-K LATCH

TRUTH TABLE + STATE DIAGRAM




Inputs			Outputs	
CLK	J	K	Q	$\bar{Q}$
1	0	0	Q	$\bar{Q}$
1	1	0	1	0
1	0	1	0	1
1	1	1	Toggle	Toggle



C	J	K	Q	$\bar{Q}$
1	0	0	latch	latch
1	0	1	0	1
1	1	0	1	0
1	1	1	toggle	toggle
0	0	0	latch	latch
0	0	1	latch	latch
0	1	0	latch	latch
0	1	1	latch	latch

$$Q^{n+1} = J \cdot \bar{Q}^n + \bar{K} \cdot Q^n$$




条件	输出次态	备注
$J = K = 0$	$Q^{n+1} = Q^n$	Hold状态保持
$J = \bar{K}$	$Q^{n+1} = J$	J相当于Set, K相当于Reset
$J = K = 1$	$Q^{n+1} = \bar{Q}^n$	Toggle翻转



GATED J-K LATCH TIMING DIAGRAM 门控J-K锁存器时序图

- (1) CP=0, hold
(2) CP=1:
 - $J = K = 0, Q^{n+1} = Q^n$ hold
 - $J = \bar{K}, Q^{n+1} = J$
 - $J = K = 1, Q^{n+1} = \bar{Q}^n$

CLK	J	K	Q^{n+1}	Action
0	X	X	Q^n	Hold
1	0	0	Q^n	Hold
1	0	1	0	Reset
1	1	0	1	Set 1
1	1	1	$\bar{Q}^n$	Toggle





$$\bar{R} = \overline{CP \cdot K \cdot Q^n}$$

$$\bar{S} = \overline{CP \cdot J \cdot \bar{Q}^n}$$

门控T锁存器




当 $CP = 0$ 时, $Q^{n+1} = Q^n$
 当 $CP = 1$ 时, $Q^{n+1} = J \cdot \overline{Q^n} + \overline{K} \cdot Q^n$
 $= T \cdot \overline{Q^n} + \overline{T} \cdot Q^n$
 $= T \oplus Q^n$



T	Q_n	Q_{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

hold

Toggle



电平触发 (LEVEL-SENSITIVE) 方式



- 门控 D 锁存器 $D = \overline{Q^n}$ 、门控 T 锁存器 $T = 1$ 、门控 $J-K$ 锁存器 $J = K = 1$ 时，状态转移方程都是 $Q^{n+1} = \overline{Q^n}$
- 这样，在 $CP = 1$ 期间，因为其宽度较大，会引起锁存器连续不断地翻转。
- 若要求锁存器在 $CP = 1$ 期间仅仅完成一次翻转，对门控电平要求极其苛刻。
- 为了避免锁存器的多次翻转现象，可以采用具有存储功能的触发引导电路构成触发器 → 主从触发器（即，时钟边沿控制触发的边沿触发器）

电平触发的各种触发器总结

- JK触发器的逻辑功能最强，其它触发器都可以用JK触发器来替代。
- 目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。

根据 Q_p 、 Q_{p+1} 状态推出原SR触发器输入端状态


SR flip-flop to JK flip-flop

根据 Q_p 、 Q_{p+1} 状态推出原JK触发器输入端状态

JK flip-flop to SR flip-flop


Conversion table

JK inputs		Outputs		SR inputs	
J	K	Q_p	Q_{p+1}	S	R
0	0	0	0	0	X
0	0	1	1	X	0
0	1	0	0	0	X
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	X	0
1	1	0	1	1	0
1	1	1	0	0	1



Conversion table

SR inputs		Outputs		JK inputs	
S	R	Q_p	Q_{p+1}	J	K
0	0	0	0	0	X
0	0	1	1	X	0
0	1	0	0	0	X
0	1	1	0	0	1
1	0	0	1	1	X
1	0	1	1	X	0
1	1	Invalid		Do not care	
1	1	Invalid		Do not care	



$S = J \cdot \overline{Q_p}$

KQ_p	00	01	11	10
J	0	0	x	0
1	1	1	x	1

$R = K \cdot Q_p$

KQ_p	00	01	11	10
J	0	x	0	1
1	0	0	1	0

$J = S$

RQ_p	00	01	11	10
S	0	0	x	0
1	1	1	x	x

$K = R$


RQ_p	00	01	11	10
S	0	x	0	1
1	x	0	1	x

Conversion table


D inputs	Outputs		JK inputs	
	Q_p	Q_{p+1}	J	K
0	0	0	0	X
0	1	0	X	1
1	0	1	1	X
1	1	1	X	0

JK flip-flop to D flip-flop

K-maps



Logic diagram




根据 Q_p 、 Q_{p+1} 状态推出原JK触发器输入端状态

JK flip-flop to T flip-flop


Conversion table

T input	Outputs		JK inputs	
	Q_p	Q_{p+1}	J	K
0	0	0	0	X
0	1	1	X	0
1	0	1	1	X
1	1	0	X	1

K-maps



Logic diagram



锁存器动态参数

- t_{setup} 建立时间: 输入信号在时钟有效电平结束之前, 应保持稳定的最小时间。
- t_{hold} 保持时间: 输入信号在时钟有效电平结束之后, 仍需要保持稳定的最小时间。
- 时钟到锁存器输出的延迟时间 t_{cQ} : 从时钟变为有效开始(上升沿), 到输入信号 D 作用于锁存器, 使锁存器输出端产生正确输出的时间。这个参数也称为传播延迟, 或者锁存器输出的响应时间。
- 输入信号到锁存器输出的延迟时间 t_{DQ} : 在时钟有效期间, 从输入信号 D 变化开始, 到产生正确输出的时间延迟。
- 最小时钟脉冲宽度 t_w : 保证锁存器将输入信号的作用产生的输出, 能稳定传输到输出, 所需的敏感时钟电平的最小宽度。
- 建立时间和保持时间如果不满足要求, 锁存器输入的作用就不能正确体现在输出端。对于 D 锁存器来说, 也就是数据 D 不能正确地传送给到 Q 端。锁存器在计算机中经常用到例如集成电路 74373 就是一个集成了 8 个 D 锁存器的电路, 虽然现在计算机中不再使用, 其原理仍然广泛应用于大规模集成电路中。




图 8.19 门控 D 锁存器的动态时序图


内容

- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结

脉冲触发的触发器 (也称为主从触发器)


$$\overline{Q_1} = R_2$$

$\overline{Q_1}$ 与 R_2 相连
 Q_1 与 S_2 相连




- 脉冲触发器（主从触发器）包括脉冲触发SR触发器和脉冲触发JK触发器
 - 主触发器（ FF_1 ）和从触发器（ FF_2 ）本身都是电平触发的触发器。
- 以脉冲触发SR触发器为例
 - 当 $CLK = 0$ 时， FF_1 保持原状态不变。
 - 在 CLK 变为高电平后， $CLK = 1$ 、 $\overline{CLK} = 0$ ，主触发器 FF_1 的输出 Q_1 将按照S和R输入端信号被置成相应的状态，而从触发器 FF_2 保持原来的状态不变。
 - 当 CLK 回到低电平，亦即下降沿到来时，从触发器 FF_2 的输出 Q_2 被置成与此刻 Q_1 相同的状态，而主触发器开始保持状态不变。
 - 由此可见，在一个时钟周期里，输出端的状态只可能改变一次，而且发生在 CLK 的下降沿。
- 由于在 CLK 高电平期间主触发器输出的状态可能随S和R状态的变化而发生多次翻转，我们必须考察全部 $CLK = 1$ 期间主触发器状态的变化情况以判断最终输出。

正脉冲触发SR触发器 MASTER-SLAVE FLIP-FLOP



$$\overline{Q_1} = R_2$$


$\overline{Q_1}$ 与 R_2 相连,
 Q_1 与 S_2 相连



主从R-S触发器的特征方程仍为 $Q^{n+1} = S + \overline{R}Q^n$
 $SR = 0$ 约束条件


- CLK以高电平有效，输出端状态变化在CLK下降沿↓
- 因为需要等到CLK的有效电平消失以后（即回到低电平），输出状态才改变，所以也把这种触发方式叫做延迟触发。

SR MASTER-SLAVE FLIP-FLOP CHARACTERISTICS



主从 R - S 触发器的输出 Q 与输入 R 、 S 之间的逻辑关系与门控 R - S 锁存器相同，只是 R 、 S 对 Q 的作用分两步进行。


S	R	Q	C	Q^*
0	0	0		0 No change
0	0	1		1
0	1	0		0 Reset
0	1	1		0
1	0	0		1 Set
1	0	1		1
1	1	0		× Not allowed
1	1	1		×



负脉冲触发SR触发器


Master-slave SR flip-flop

- 有两个反相器，CLK以低电平有效，输出端状态变化在CLK上升沿 $\uparrow$ ，负脉冲触发
- 图形符号中的“ $\downarrow$ ”表示脉冲触发方式。





(a) Logic diagram

有两个反相器



(b) Pulse-triggered device logic symbol

主从J-K触发器（正脉冲触发）



主从J-K触发器的特征方程仍为

$$Q^{n+1} = J \cdot \overline{Q}^n + \overline{K} \cdot Q^n$$


- $CP = 1, \overline{CP} = 0$ 时，Slave从触发器输出状态不变。 $\bar{S} = \overline{J \cdot Q^n}$, $\bar{R} = \overline{K \cdot Q^n}$
- Master主触发器的状态转移方程为

$$Q_M^{n+1} = \bar{S} + \bar{R} \cdot Q_M^n = J \cdot \overline{Q}^n + \overline{K \cdot Q^n} \cdot Q_M^n$$
- $CP = 0, \overline{CP} = 1$ 时，Master主触发器保持不变，Slave从触发器跟随主触发器发生状态转移，Slave从触发器的状态转移方程为

$$Q^n = Q_M^n, \quad Q^{n+1} = Q_M^{n+1}$$
- $Q_M^{n+1} = J \cdot \overline{Q}^n + \overline{K \cdot Q^n} \cdot Q_M^n$

$$= J \cdot \overline{Q}^n + (\overline{K} + \overline{Q_M^n}) \cdot Q_M^n = J \cdot \overline{Q}^n + \overline{K} \cdot Q_M^n$$


MASTER-SLAVE J-K FLIP-FLOP BASED ON SR LATCHES



(a)

		Next State of Q
J	K	
0	0	Q
0	1	0
1	0	1
1	1	$\bar{Q}$

(b)



内容



- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结

边沿触发器（抗干扰能力强）


EDGE-TRIGGERED FLIP-FLOP

- 边沿触发器是在时钟的上升沿或者下降沿完成状态转移
 - 其它时间输入信号对触发器的状态不产生影响。
 - 边沿触发器对激励信号敏感的时间限制在触发边沿的瞬间，这就缩短了对激励信号敏感的时间，从而提高了抗干扰能力。
- 实际电路中，常见的边沿触发器有：
 - 维持阻塞触发器
 - 利用传输线延迟时间的边沿触发器
 - 主从结构的CMOS 边沿触发器
- 改变时钟信号为高电平的时间，让时钟信号仅仅在很短的时间为高电平，其余时间都保持为低电平，门控R-S锁存器也就可以看成是边沿触发器。

边沿产生电路




An example circuit for producing a **clock pulse** on a low-to-high input signal transition



C	S	R	Q	$\bar{Q}$
0	0	0	latch	latch
0	0	1	0	1
0	1	0	1	0
0	1	1	0	0
x	0	0	latch	latch
x	0	1	latch	latch
x	1	0	latch	latch
x	1	1	latch	latch

EDGE-TRIGGERED D FLIP-FLOP



$G_4 \rightarrow G_6$ 置1维持线


维持阻塞边沿D触发器由三个基本的SR锁存器组成

3. CP 由0 $\rightarrow$ 1 翻转时（上升沿 $\uparrow$ ），
- G_3 、 G_4 打开， G_5 、 G_6 的输出决定 G_3 、 G_4 的输出。
 - $G_3 = D$ ， $G_4 = \bar{D} \rightarrow Q = D$

4. 触发器翻转后, $CP = 1$ 时, G_3 、 G_4 打开
- 输入信号 D 被封锁。
 - 若 $G_3 = 0$, G_5 被封锁;
 - 若 $G_4 = 0$, G_3 、 G_6 被封锁。
 - 即 D 通往 R-S 触发器的路径也被封锁。

Edge Triggered Flip Flop

Edge triggered flip-flop changes only when the clock C changes






EDGE-TRIGGERED D FLIP FLOP

- 在图形符号中，用 CLK 输入端处框内的“>”表示触发器为边沿触发方式

$\overline{SET}$	$\overline{RESET}$	D	CK	Q	$\overline{Q}$
0	1	-	-	1	0
1	0	-	-	0	1
0	0	-	-	1	1
1	1	1	$\downarrow$	1	0
1	1	0	$\downarrow$	0	1


上升沿触发



TIMING DIAGRAMS


REGULAR D-LATCH VS. EDGE-TRIGGERED D FLIP-FLOP

Regular D-latch response




Outputs respond to input (D) during these time period

Positive edge-triggered D-latch response





Outputs respond to input (D) only when enable signal transitions from low to high

Negative edge-triggered D-latch response





Outputs respond to input (D) only when enable signal transitions from high to low

传输延迟J-K触发器



比较电平触发的JK FF




- 设触发器初始状态 $Q = 0$, $\bar{Q} = 1$
- $CP = 0$ 时, G, H, C, F 封锁, D, E 打开, 基本锁存器状态保持。
- $CP = 1$ 时, C, F 打开, 锁存器通过 C, F 保持原状态。
 - 若 $J = 1$, $K = 0$, $P = 0$ (D 不通), $\bar{P} = 1$ ($Q = 0$, E 不通), D, E 均不导通, 但对锁存器状态没有影响。

- CP 由 $1 \rightarrow 0$ 下降沿 $\downarrow$ 到达时, C, F 立即被封锁。
 - G, H 由于存在传输延迟, $P, \bar{P}$ 的电平不会立即改变。使得 $Q^{n+1} = 1$, 经过 E 门, 使得 $\bar{Q}^{n+1} = 0$
 - G 门传输延迟时间足够长, 在 P 的低电平消失之前, 使得 $\bar{Q}^{n+1} = 0$ 反馈到 D 门; 在 P 的低电平消失之后, 触发器获得的 1 状态将保持下去。

Timing diagram for JK Flip-flop

Negative Edge Triggered



TIMING DIAGRAM FOR POSITIVE EDGE-TRIGGERED J-K FLIP-FLOP




Figure 3 Timing diagram for positive edge-triggered JK flip-flop

SOME DEFINITIONS





Figure 1 Basic JK flip-flop (a) Positive-edge triggered (b) Negative-edge triggered





Figure 4 JK flip-flop with (a) active high preset and clear pins (b) active low preset and clear pins

CP标有三角号，
代表边沿触发

- The block symbols for flip-flops are slightly different from that of their respective latch counterparts:






positive edge-triggered



negative edge-triggered

电平触发、脉冲触发、边沿触发 触发器的区别

比较项目 触发器分类	触发器的次态取决于	图形符号
电平触发 （特点：抗干扰能力低）	在 $CP = 1$ （高电平有效）期间，因为其宽度较大，会引起锁存器连续不断地翻转。若要求锁存器在 $CP = 1$ 期间仅仅完成一次翻转，对门控电平要求极其苛刻。	
脉冲触发 （也叫延迟触发） 以前称主从触发器	$CLK=1$ （高电平有效）的全部时间里主触发器都可以接收输入信号（e.g., SR多次翻转），从触发器不动。JK FF输出端的状态只可能改变一次，而且正脉冲触发的JK FF发生在 CLK 的下降沿↓；负脉冲触发的JK FF发生在 CLK 的上升沿↑。	
边沿触发 （特点：抗干扰能力强）	时钟信号的上升沿/下降沿到达时输入的逻辑状态。在这之前或以后，输入信号的变化对触发器输出的状态没有影响。	

内 容

- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结


CMOS触发器

- CMOS集成电路具有**功耗低**、**速度快**、**抗干扰能力强**、**集成度高**等优点。
- **CMOS工艺**是目前大规模集成电路的**主流工艺**，大多数的大规模集成电路是用CMOS工艺制造的。
- 在大规模CMOS集成电路中，经常会用到触发器，其结构基本是一样的。
 - CMOS传输门构成的锁存器
 - CMOS传输门构成的**主从结构D触发器**（**实际为边沿触发**）
 - CMOS主从结构形式的边沿触发器有：D型、T型、J-K型


1. 传输门控D锁存器

D锁存器不存在非定义状态!

(1) 逻辑电路图



逻辑符号




<https://blog.csdn.net/wetain1314>



CMOS传输门构成的D锁存器（电平触发）

CMOS D-TYPE TRANSMISSION-GATE LATCH

the basic structure of a transmission gate



传输门transmission-gate (TG)



CK – active high $Q^{n+1} = D$
(高电平有效)



- 当 $CK = 1$, $\overline{CK} = 0$ 时, TG1导通, TG2关断, 锁存器接受 D 端输入的信号, 使 $\overline{Q} = \overline{D}$, $Q = D$;
- 当 $CK = 0$, $\overline{CK} = 1$ 时, TG1关断, TG2导通, 锁存器状态保持不变 (电容存储效应)。

CLK的有效电平期间 ($CLK=1$) 输出状态始终跟随输入状态变化, 也称为“透明的D型锁存器” (transparent D-Latch)

CMOS传输门构成的主从结构D触发器

CMOS D Type Positive Edge Triggered Master Slave Flip-flop


$$Q^{n+1} = D \cdot [CP \uparrow]$$



D信号只有在TG1导通时才会输入



CMOS D Type Flip-flop
with SET and RESET

- 右图的异步置位、复位功能是低电平有效，所以将上图中的反相器要改为与非门。
- 若异步置位、复位功能是高电平有效，需要将上图中的反相器要改为或非门。
- CK=1时，主锁存器与输入D之间的通路断开，这种主从结构的CMOS D触发器是边沿触发，而不是主从触发方式。




主从D触发器结构




POSITIVE EDGE-TRIGGERED D FLIP-FLOP



Positive Edge-triggered D Flip-flop



Negative Edge-triggered D Flip-flop






内 容



- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结

集成触发器

- 在TTL工艺制作的产品中，有
 - 主从R-S触发器、主从J-K触发器、边沿J-K触发器、边沿D触发器等。
- 用CMOS工艺制作的产品大部分是采用主从结构的边沿触发器，如D触发器，J-K触发器等。
- 集成触发器中，大部分都带有直接控制端（通常称为异步控制端）
 - 直接清除端 R_D 、直接置1端 S_D ，执行的功能相当于一个R-S锁存器。



带直接控制端的集成触发器



内容

- 7.1 锁存器
- 7.2 带有控制端的锁存器
- 7.3 主从触发器
- 7.4 边沿触发器
- 7.5 CMOS触发器
- 7.6 集成触发器
- 7.7 触发器类型之间的相互转换
- 本章小结

触发器类型之间的相互转换 (CONVERSION)

- 前面介绍的触发器，从功能上分为R-S触发器、D触发器、J-K触发器、T触发器等，在一定条件下，它们之间可以相互转换。
- 所谓的转换，就是用一个已有的触发器，实现另一类触发器的功能。
- 转换的方法有两种，
 - 一种是通过比较状态转移方程的方法，进行转换
 - 另一种是利用触发器状态转移真值表，进行转换

通过比较状态转移方程的方法进行转换 ——用J-K触发器构成D触发器

- 已有J-K触发器的状态转移方程

$$Q^{n+1} = J \cdot \overline{Q^n} + \overline{K} \cdot Q^n$$


- D触发器的状态转移方程

$$Q^{n+1} = D = D \cdot \overline{Q^n} + D \cdot Q^n$$

- 比较以上两式得出

$$J = D, \quad K = \overline{D}$$

从而得到逻辑图



通过比较状态转移方程的方法进行转换 ——用R-S触发器构成J-K触发器

- R-S触发器的状态转移方程

$$Q^{n+1} = S + \bar{R} \cdot Q^n, \text{ 约束条件 } SR = 0$$

- J-K触发器的状态转移方程

$$Q^{n+1} = J \cdot \bar{Q}^n + \bar{K} \cdot Q^n$$


- 比较以上两式得出

$$S = J \cdot \bar{Q}^n, \quad R = K \cdot Q^n$$


但是SR不一定为0，需要修正一下，

让 $R = KQ^n$,

这样满足了约束条件，得到逻辑图



SR TO D FLIP-FLOP CONVERSION



利用触发器状态转移真值表进行转换 ——用R-S触发器构成J-K触发器

SR to JK Verification Table

Inputs		Intermediate Inputs				Outputs	
J	K	Q	$\bar{Q}$	$S = J\bar{Q}$	$R = KQ$	Q	$\bar{Q}$
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	1	0	1	0	0	0	1
0	1	1	0	0	1	0	1
1	0	0	1	1	0	1	0
1	0	1	0	0	0	1	0
1	1	0	1	1	0	1	0
1	1	1	0	0	1	0	1

Truth Table of SR Flip-Flop

Truth Table of JK Flip-Flop

Inputs		Outputs	
		Present State	Next State
J	K	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



本章小结（1）

- **锁存器**和**触发器**是时序逻辑电路中常用的**基本存储单元**，具有两个特点：
 - 一是具有稳定的状态，能够**存储一位**的**二进制**信息；
 - 二是能够根据输入信号的变化，将其状态置1或者清0，完成状态转移。
- **锁存器**（latch）是指在对输入敏感**电平**期间，可以根据输入随时改变输出的器件。
 - 有的锁存器有**门控端**，只是在门控电平有效期间接收输入；有的锁存器**没有门控端**，任何时候都可以接收输入。
- **触发器**（flip-flop）是只在**时钟信号变化的瞬间**改变其状态的器件。
 - 分为**主从**触发器和**边沿**触发器。



本章小结 (2)

- 描述锁存器和触发器的方法有①状态转移方程（特征方程）、②状态转移真值表、③状态转换图、④时序图以及⑤激励表。
- 触发器类型有R-S触发器、J-K触发器、D触发器、T触发器。这些的触发器在一定条件下可以相互转换。
 - 转换的方法有两种：比较触发器状态转移方程的方法和根据状态转移表求激励表的方法。
- 集成触发器常常带有异步使能端，以扩展触发器的应用。
 - 由于大规模集成电路往往采用CMOS工艺，而CMOS工艺的触发器结构是一致的，大多为D触发器，因此在后续的触发器应用中，尽量使用边沿D触发器。

第7章勘误表

页码	错误位置	备注
226	表8.1功能项最后一行	S'、R'同时变为11时，应该是同时变为00时
231	图8.9	Q、Q'后段有点问题
232	本页下方（1）状态方程，当CP=0时.....当CP=1时.....	删去“两个基本或非门构成的触发器输入”，实际上与NAND或NOR Latch无关,只要是门控锁存器，输入和状态方程都一样。
234	图8.13	R'和S'应该标在基本NAND LATCH与非门输入口，否则容易引起误解
235	页面下方状态方程中	Q_{n+1} 公式的第二部分乘积项中的P应为T
235	图8.16	R'和S'应该标在基本NAND LATCH与非门输入口，否则容易引起误解
245	图8.28右边状态转移图	上方弧线标注应为“J=1,K=X”,下方弧线标注应为“J=X,K=1”
247	倒数第2段开头	“CP=1, CP=0”应改为“CP=1, CP'=0”第二个CP顶上少一横
295	题8.3图(a)	S 右边对应的Q应该写为Q'