

实验六 可编程数字逻辑设计



必做实验

一、模 60 计数器（第 14 周课内验收）


- 1、观察并记录实验箱上的 FPGA 型号，新建一个 Project，器件选用实验箱上的 FPGA；
- 2、新建一个原理图文件，用“74161”器件设计一个模 10 同步计数器，并用功能仿真进行验证；
- 3、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 10 计数器封装成元件。
- 4、新建一个原理图文件，用“74161”器件设计一个模 6 同步计数器，并用功能仿真进行验证；
- 5、点击“File”→“Create/Update”→“Create Symbol File for Current File”菜单项，将模 6 计数器封装成元件。
- 6、新建一个原理图文件，调用前面完成的模 6 和模 10 计数器实现一个模 60 同步计数器，并用功能仿真进行验证，用“Tools”→“Netlist Viewers”→“RTL Viewer”查看电路综合结果；
- 7、分配管脚并适配编译，用“Tools”→“Netlist Viewers”→“Technology Map Viewer”查看电路 Map 结果；用“Tools”→“Chip Planner”查看器件适配结果；并用时序仿真进行验证；
- 8、将模 60 计数器下载到实验箱，连接时钟进行实物验证（课内验收）；

设计模 10 计数器

用 74161 设计模 10 计数器，设计 3 个输入信号，分别为使能端 EN，置数端 LDN 和时钟端 CP；5 个输出信号，分别为 P0-P3 和进位信号 C0。





仿真波形




随后将模 10 同步计数器封装。

设计模 6 计数器

用 74161 设计模 6 计数器，设计 3 个输入信号，分别为使能端 EN，置数端 LDN 和时钟端 CP；5 个输出信号，分别为 Q0-Q3 和进位信号 CO。





仿真波形




随后将模 6 计数器封装。

设计模 60 计数器


用封装好的模 10 和模 6 计数器设计模 60 同步计数器。设计一个输入信号为时钟端 CP，9 个输出信号，分别为 P0-P3，Q0-Q3 和进位信号 C0。





仿真波形




RTL 视图





管脚分配




	Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
1	C0	Output	PIN_A13	7	B7_N0	2.5 V (default)	
2	CP	Input	PIN_B6	8	B8_N0	2.5 V (default)	
3	P0	Output	PIN_A12	7	B7_N0	2.5 V (default)	
4	P1	Output	PIN_A11	7	B7_N0	2.5 V (default)	
5	P2	Output	PIN_B9	7	B7_N0	2.5 V (default)	
6	P3	Output	PIN_A9	7	B7_N0	2.5 V (default)	
7	Q0	Output	PIN_A8	8	B8_N0	2.5 V (default)	
8	Q1	Output	PIN_B8	8	B8_N0	2.5 V (default)	
9	Q2	Output	PIN_A7	8	B8_N0	2.5 V (default)	
10	Q3	Output	PIN_B7	8	B8_N0	2.5 V (default)	
11	<<new node>>						

验证:

下载至 FPGA 板进行验证, 验证得程序正常运行。

二、交通灯控制电路（第 15 周课内验收）



1、 基础部分（70%）

利用内容 1 完成的模 60 计数器，设计一个十字路口交通信号灯控制电路，该交通灯系统两个方向都有 红绿 灯指示通行，计数器以**倒计时方式**显示每一路允许通行或禁止通行的时间。每个路口的绿灯时间为 60 秒，红灯时间为 60 秒。

倒计时实现方法提示：设计一个组合逻辑电路实现 0~9 到 9~0 的逻辑转换，将计数器输出和该组合电 路相 连可实现倒计时显示）。

倒计时实现：
Mod10 倒计时

用门电路设计模 10 倒计时， P3-0 为输入， Q3-0 为输出。P 为模 10 正计数， Q 为模 10 倒计时。

P3	P2	P1	P0	Q3	Q2	Q1	Q0
0	0	0	0	1	0	0	1
0	0	0	1	1	0	0	0
0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	0
1	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0

Q3

$P_3 P_2$ \ $P P_0$	00	01	11	10
00	1	1	0	0
01	0	0	0	0
11	X	X	X	X
10	0	0	X	X

Q2

$P_3 P_2$ \ $P P_0$	00	01	11	10
00	0	0	1	1
01	1	1	0	0
11	X	X	X	X
10	0	0	X	X

Q1

$P_3 P_2$ \ $P P_0$	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	X	X	X	X
10	0	0	X	X

Q0


$P_3 P_2$ \ $P P_0$	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	X	X	X	X
10	1	0	X	X

$$Q_3 = \overline{P_3} \overline{P_2} \overline{P_1} = \overline{P_1 + P_2 + P_3}$$


$$Q_2 = P_2 \overline{P_1} + \overline{P_2} P_1 = P_2 \oplus P_1$$

$$Q_1 = P_1$$

$$Q_0 = \overline{P_0}$$



P 为正计时，Q 为输出倒计时，均为模 10 计时。



随后封装为 fan_mod10

Mod6 倒计时

用门电路设计模 6 倒计时，P3-0 为输入，Q3-0 为输出。P 为模 6 正计数，Q 为模 6 倒计时。

P3	P2	P1	P0	Q3	Q2	Q1	Q0
0	0	0	0	0	1	0	1
0	0	0	1	0	1	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	0	0

$$Q_3 = 0.$$

Q_2

$P_2 P_1 \backslash P_0$	0	1
00	1	1
01	0	0
11	X	X
10	0	0

Q_1

$P_2 P_1 \backslash P_0$	0	1
00	0	0
01	1	1
11	X	X
10	0	0

Q_0


$P_2 P_1 \backslash P_0$	0	1
00	1	0
01	1	0
11	X	X
10	1	0

$$Q_3 = 0 = \overline{P_3}$$


$$Q_2 = \overline{P_2} \overline{P_1} = \overline{P_1 + P_2}$$

$$Q_1 = P_1$$

$$Q_0 = \overline{P_0}$$



P 为输入正计时，Q 为输出倒计时，均为模 6 计时。




封装为 fan_mod6.

输出选择器

根据倒计时更换南北/东西向输出红/绿灯，用 7474 实现。每当输入的 CLK 信号为下降沿的时候， $Q^{n+1}=(Q^n)'$ ，实现红绿灯状态的变换。

1Q 接 EWR（东西向红灯），1QN 接 EWG（东西向绿灯），2Q 接 NSG（南北向绿灯），2QN 接 NSR（南北向红灯）。



分配管脚

Node Name	Direction	Location	APB Bank	Pin Group	APB Standard	Reserved
 CP	Input	PIN_C16	6	B6_N0	2.5 V (default)	
 EW1[3]	Output	PIN_B1	1	B1_N0	2.5 V (default)	
 EW1[2]	Output	PIN_C2	1	B1_N0	2.5 V (default)	
 EW1[1]	Output	PIN_F2	1	B1_N0	2.5 V (default)	
 EW1[0]	Output	PIN_F1	1	B1_N0	2.5 V (default)	
 EW10[3]	Output	PIN_D5	8	B8_N0	2.5 V (default)	
 EW10[2]	Output	PIN_E5	1	B1_N0	2.5 V (default)	
 EW10[1]	Output	PIN_D4	1	B1_N0	2.5 V (default)	
 EW10[0]	Output	PIN_D3	8	B8_N0	2.5 V (default)	
 EWG	Output	PIN_A11	7	B7_N0	2.5 V (default)	
 EWR	Output	PIN_B11	7	B7_N0	2.5 V (default)	
 NS1[3]	Output	PIN_K1	2	B2_N0	2.5 V (default)	
 NS1[2]	Output	PIN_K2	2	B2_N0	2.5 V (default)	
 NS1[1]	Output	PIN_L1	2	B2_N0	2.5 V (default)	
 NS1[0]	Output	PIN_L2	2	B2_N0	2.5 V (default)	
 NS10[3]	Output	PIN_G2	1	B1_N0	2.5 V (default)	
 NS10[2]	Output	PIN_G1	1	B1_N0	2.5 V (default)	
 NS10[1]	Output	PIN_J1	2	B2_N0	2.5 V (default)	
 NS10[0]	Output	PIN_J2	2	B2_N0	2.5 V (default)	
 NSG	Output	PIN_A13	7	B7_N0	2.5 V (default)	
 NSR	Output	PIN_A14	7	B7_N0	2.5 V (default)	
<<new node>>						

验证:

下载至 FPGA 板进行验证，验证得程序正常运行。