《计算机组成原理》第 2 次测验试卷

学号_____　　姓名_____　　成绩_____

1、填空题（12*1 分）

1）层次结构存储系统的设计基础是_____，现代计算机的层次结构以_____为中心。

2）对 DRAM 操作时，_____信号应在 $\overline{RAS}$ 信号有效前发送，操作期间_____信号应一直保持有效；1M×4 位 SDRAM 芯片中，除电源及地信号线外，其余信号线至少为_____根，刷新周期内需进行_____次刷新操作。

3）若主存按字节编址，由 4 个 8 位存储体采用交叉编址方式组成，并连接在 32 位系统总线上，存储体的存取周期为 200ns，则主存内部应采用_____访问方式处理外部访问，访问 2B 数据的存取时间为_____ns。

4）程序中指令按逻辑地址访问存储器的原因是_____；页式虚拟存储器中，页表按_____进行索引，虚存-主存地址变换通过称为_____的部件实现，需设置_____以减少地址变换时的访存次数。

2、（10 分）某计算机中，系统总线有 8 位数据线、24 根地址线（A_{23}~A_0），控制线 $\overline{MEMR}$ 、$\overline{MEMW}$ 、$\overline{IOR}$ 、$\overline{IOW}$ 分别表示总线操作类型为存储器读、存储器写、输入、输出；主存按字节编址，配置容量为 1MB（前 128KB 为只读空间），主存地址从零开始。主存设计时，可用芯片为 128K×4bit ROM、128K×8bit SRAM、256K×8bit SRAM，要求所用芯片数量尽量少，且约定主存的片选信号线为 $\overline{CS}$ 。

1）画出主存内部各芯片在主存空间中的地址范围及存储单元中位置。

2）画出主存引脚与内部各芯片的连接图（主存引脚名称需标出，内部芯片无需标出）

3）写出主存连接系统总线时，其片选信号线的逻辑表达式。

3、（8 分）某 32 位计算机的存储器按字节编址，CPU 可寻址空间为 32 位。Cache-主存层次中，主存配置容量为 1GB，主存块大小为 16B；Cache 容量为 32KB，采用 8 路组相联映射方式、LRU 替换算法、全写法写策略。

1）每个 Cache 行包含的管理信息至少包含哪些字段？分别占多少位？

2）若 CPU 访存的地址为 12345678H，则 Cache 命中时的组号是多少？

3）若 Cache 初态为空，CPU 从地址为 00000010H 的单元起升序连续读出 100 个 int 型数据，每次读一个数据，则访问次数是多少？Cache 的命中率是多少？

参考答案（共 30 分）

1、

1）程序访问局部性规律，主存

2）地址，$\overline{RAS}$，18，1024

3）并行，200

4）编程时不知装入地址，虚页号，MMU，TLB

2、1）

A_{19}~$A_{17}A_{16}$ ~ A_0	b_7 ～ b_4	b_3 ～ b_0
000X XXX…XXXXX	1# ROM	0# ROM
001X XXX…XXXXX	0# SRAM	
01XX XXX…XXXXX	1# SRAM	
10XX XXX…XXXXX	2# SRAM	
11XX XXX…XXXXX	3# SRAM	

2）右下图



3）$((\overline{MEMR} \oplus \overline{MEMW})\cdot A_{23}\#\cdot A_{22}\#A_{21}\#\cdot A_{20}\#)\#$

（最佳答案为$((\overline{MEMR} \oplus \overline{MEMW})\cdot(\overline{IOR} \oplus \overline{IOW})\#)\cdot A_{23}\#\cdot A_{22}\#A_{21}\#\cdot A_{20}\#)\#$，

3、1）有效位、标记、LRU 位，1、20、3

2）67H

3）100，75%