北京工业大学学生开题报告表

课题名称	基于 FPGA 的片上网络自适应路由算法的设计与实现				
课题来源	北京工业大学	课题类型	ВХ	导 师	蔡旻
学生姓名	江岑倩	学 号	12073232	专业	物联网工程

调研资料准备:

通过广泛查阅相关技术文献和编程练习,熟悉片上网络、自适应路由算法、FPGA等相关技术的基本概念、原理和方法,学习基于蚁群优化思想的片上网络自适应路由算法,初步熟悉了FPGA设计综合软件 Altera Quartus Prime 15.1 的操作界面。

设计目的:

发展片上网络自适应路由算法能有效改善片上网络的性能与功耗,从而提高多核架构的整体运行效率。FPGA 作为一种高效能的硬件仿真方法,能对大规模片上网络的性能与功耗进行仿真。据此,本课题拟研究基于 FPGA 的大规模片上网络自适应路由算法的设计与实现。

设计要求:

了解片上网络中自适应路由算法的基本原理和相关工作;

掌握 FPGA 基本知识,熟悉使用 SystemVerilog 硬件描述语言进行 FPGA 编程:

在 FPGA 中设计与实现基于蚁群优化的片上网络自适应路由算法。

采用 SystemVerilog 模拟器对上述算法实现进行验证评估。

开发语言: SystemVerilog, 操作系统: Ubuntu Linux 15.04。

设计思路:

在 Mesh 型片上网络中,在奇偶转弯路由算法的基础上,加入必要的网络监控代码和基于蚁群优化的路径选择等代码,进而设计与实现基于蚁群优化的自适应路由算法。

预期成果:

源程序、设计文档、毕业设计(论文)

任务完成的阶段,内容及时间安排:

寒假-第1周:进行毕业设计准备,查阅相关文献,了解系统需求。

第2周:提交开题报告。

第3-7周:进行系统分析与设计。

第8周:基本实现系统,通过中期检查。

第9-12周:进行系统调试与完善。

第13周:完成系统测试。

第14周:完成软件说明文档。

第15周:提交毕业设计(论文)。

第17周:通过答辩。

现有条件:

已完成 X-Y 路由算法的 SystemVerilog 实现。

完成设计(论文)所具备的条件因素:

开发工具: Altera Quartus Prime 15.1; 开发环境: Ubuntu Linux 15.04

指导教师签名:

日期:

课题类型: (1) A一工程设计; B一技术开发; C一软件工程; D一理论研究;

- (2) X—真实课题; Y—模拟课题; Z—虚拟课题
- (1)、(2) 均要填,如AY、BX等。