

Pseudoinstrucción	Instrucción/Instrucciones Base	Significado
nop	addi x0, x0, 0	No operation
neg rd, rs	sub rd, x0, rs	Complemento a 2
negw rd, rs	subw rd, x0, rs	Complemento a 2 (word)
snez rd, rs	sltu rd, x0, rs	Poner en 1 si $\neq$ cero
sltz rd, rs	slt rd, rs, x0	Poner en 1 si $<$ cero
sgtz rd, rs	slt rd, x0, rs	Poner en 1 si $>$ cero
beqz rs, offset	beq rs, x0, offset	Branch si = cero
bnez rs, offset	bne rs, x0, offset	Branch si $\neq$ cero
blez rs, offset	bge x0, rs, offset	Branch si $\leq$ cero
bgez rs, offset	bge rs, x0, offset	Branch si $\geq$ cero
bltz rs, offset	blt rs, x0, offset	Branch si $<$ cero
bgtz rs, offset	blt x0, rs, offset	Branch si $>$ cero
j offset	jal x0, offset	Jump
jr rs	jalr x0, rs, 0	Jump a registro
ret	jalr x0, x1, 0	Retornar de subrutina
tail offset	auipc x6, offset[31:12] jalr x0, x6, offset[11:0]	<i>Tail call</i> subrutina lejana
rdinstret[h] rd	csrrs rd, instret[h], x0	Leer el contador de instrucciones retiradas
rdcycle[h] rd	csrrs rd, cycle[h], x0	Leer el contador de ciclos
rdtime[h] rd	csrrs rd, time[h], x0	Leer <i>real-time clock</i>
csrr rd, csr	csrrs rd, csr, x0	Leer CSR
csrw csr, rs	csrrw x0, csr, rs	Escribir CSR
csrs csr, rs	csrrs x0, csr, rs	Poner bits en 1 en CSR
csrc csr, rs	csrrc x0, csr, rs	Poner bits en 0 en CSR
csrwi csr, imm	csrrwi x0, csr, imm	Escribir CSR, inmediato
csrsi csr, imm	csrrsi x0, csr, imm	Poner bits en 1 en CSR, inmediato
csrci csr, imm	csrrci x0, csr, imm	Poner bits en 0 en CSR, inmediato
frcsr rd	csrrs rd, fcsr, x0	Leer <i>FP control/status register</i>
fscsr rs	csrrw x0, fcsr, rs	Escribir <i>FP control/status register</i>
frfm rd	csrrs rd, frm, x0	Leer <i>FP rounding mode</i>
fsrm rs	csrrw x0, frm, rs	Escribir <i>FP rounding mode</i>
frflags rd	csrrs rd, fflags, x0	Leer <i>FP exception flags</i>
fsflags rs	csrrw x0, fflags, rs	Escribir <i>FP exception flags</i>

Figura 3.3: 32 pseudo-instrucciones de RISC-V que dependen de x0, el registro cero. El Apéndice A incluye tanto las instrucciones reales como pseudoinstrucciones de RISC-V. Las que leen los contadores de 64 bits pueden leer los 32 bits de la parte alta utilizando la versión “h” de la instrucción y la versión normal para leer la parte baja (Las Tablas 20.2 y 20.3 de [Waterman and Asanović 2017] son la base de esta figura).

Directiva	Descripción
<code>.text</code>	Ítems subsiguientes son almacenados en la sección text (código de máquina).
<code>.data</code>	Ítems subsiguientes son almacenados en la sección data (variables globales).
<code>.bss</code>	Ítems subsiguientes son almacenados en la sección bss (variables globales inicializadas a 0).
<code>.section .foo</code>	Ítems subsiguientes son almacenados en la sección llamada <code>.foo</code> .
<code>.align n</code>	Alinear el siguiente dato en un límite de $2^n$ bytes. Por ejemplo, <code>.align 2</code> alinea el próximo valor en un límite de <i>word</i> .
<code>.balign n</code>	Alinear el siguiente dato en un límite de <i>n</i> bytes. Por ejemplo, <code>.balign 4</code> alinea el próximo valor en un límite de <i>word</i> .
<code>.globl sym</code>	Declara que la etiqueta <i>sym</i> es global y se le puede hacer referencia desde otros archivos.
<code>.string "str"</code>	Almacenar el string <i>str</i> en memoria y terminarlo en null.
<code>.byte b1,..., bn</code>	Almacenar las <i>n</i> cantidades de 8 bits en bytes sucesivos de memoria.
<code>.half w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 16 bits en halfwords sucesivos de memoria.
<code>.word w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 32 bits en words sucesivos de memoria.
<code>.dword w1,..., wn</code>	Almacenar las <i>n</i> cantidades de 64 bits en doublewords sucesivos de memoria.
<code>.float f1,..., fn</code>	Almacenar los <i>n</i> números de punto flotante de precisión simple en words sucesivos de memoria.
<code>.double d1,..., dn</code>	Almacenar los <i>n</i> números de punto flotante de precisión doble en doublewords sucesivos de memoria.
<code>.option rvc</code>	Comprimir las instrucciones subsiguientes (ver Capítulo 7).
<code>.option norvc</code>	No comprimir las instrucciones subsiguientes.
<code>.option relax</code>	Permitir relajación del linker para las instrucciones subsiguientes.
<code>.option norelax</code>	No permitir relajación del linker para las instrucciones subsiguientes.
<code>.option pic</code>	Las instrucciones subsiguientes son <i>position-independent code</i> .
<code>.option nopic</code>	Las instrucciones subsiguientes son <i>position-dependent code</i> .
<code>.option push</code>	Hacer Push del estado de todos los <code>.options</code> a un stack, para que un posterior <code>.option pop</code> restaure sus valores.
<code>.option pop</code>	Hacer Pop del stack de opciones, restaurando todos los <code>.options</code> a su estado en el momento del último <code>.option push</code> .

Figura 3.9: Directivas comunes del ensamblador de RISC-V.