

## Arquitectura de Computadoras

# Práctico 1: Aritmética

#### Representación de Números en Signo y Magnitud

- 1. Representar los siguientes números utilizando el convenio Signo y Magnitud:
  - 12
  - 9
  - 27

- -15
- 14
- -19

### Sumas en Complemento a 2 (8 bits)

- 2. Realizar las siguientes sumas. Cada número debe representarse en complemento a 2 con 8 bits antes de efectuar la operación. Verificar si hay desbordamiento (overflow).
  - 12 + 9
  - 27 + (-15)
  - 14 + (-19)


- (-7) + (-13)
- 23 + 10
- (-20) + (-13)

### Multiplicaciones en Signo y Magnitud

- 3. Realizar las siguientes multiplicaciones de números binarios representados en Signo y Magnitud (4 bits de magnitud y 1 bit de signo).
  - a.  $9 \times (-7)$
  - b. -12 × (-8)
  - c.  $-4 \times (12)$
- Describir las operaciones paso a paso con resultados parciales, en base al esquema que sigue:

	ACCIÓN	REG. ACUMUL.	REG Q.	REG D.	CONTADOR
r					
H					
L					

• Describir cómo se determina el signo del resultado. Realizar la tabla de verdad del dispositivo. ¿A qué función corresponde?



La imagen representa el dispositivo para realizar la multiplicación



### Arquitectura de Computadoras

El dispositivo utilizado tiene los siguientes registros:

- Contador: Se carga con el número de bits del multiplicador.
- Acumulador: Se pone a 0 inicialmente. Queda al final la parte más significativa del producto.
- Q: Se carga con el multiplicador. Queda la parte menos significativa del producto.
- D: Se carga con el multiplicando.

#### Instrucciones para la multiplicación en signo y magnitud

Verificar el bit menos significativo del registro Q (multiplicador):

- Si es 0, desplazar todo el contenido del registro acumulador y el registro Q una posición a la derecha, insertando un 0 en el bit más significativo del acumulador.
- Si es 1, sumar el registro D (multiplicando) al acumulador, luego desplazar todo el contenido del acumulador y el registro Q una posición a la derecha, insertando un 0 en el bit más significativo del acumulador.

#### Actualizar el contador:

• Restar 1 al contador después de cada operación.

#### Condición de finalización:

• La multiplicación termina cuando el contador llega a 0.

El producto (resultado) es el número formado por los bits del registro acumulador que carga los bits de mayor peso y en el registro Q, se almacenan los de menor peso.

#### Ejemplo de resolución

8 x (-6)

8= **0**1000 (multiplicando)

-6 = **1**0110 (multiplicador)

- Contador: Se carga con el número de bits del multiplicador. En este caso 4
- Acumulador: Se pone a 0 inicialmente. Los bits más significativos del producto quedan almacenados en el registro acumulador.
- *Q*: Se carga con el multiplicador. <u>En este caso 0110.</u> Los **bits menos significativos** del producto quedan en el **registro Q**.
- D: Se carga con el multiplicando. En este caso 1000


ACCIÓN	ACCIÓN REG. ACUMUL.		REG D.	CONTADOR
carga	0000	0110	1000	4
$\rightarrow$	0000	0011		3
sumo Reg.	<u>+1000</u>	0011		
Acum + Reg. D	1000	0011		
$\rightarrow$	0100	0001		2
sumo Reg.	<u>+1000</u>	0001		
Acum + Reg. D	1100	0001		
$\rightarrow$	0110	0000		1
$\rightarrow$	0011	0000		0
Resultado	0011000	00		



## Arquitectura de Computadoras

#### Sumador Binario y Verificación de Resultados

4. La figura representa el circuito de un sumador binario de 4 bits. Los Ai y Bi son los sumandos; los Si son los resultados; Ci son los acarreos y OVF es el rebalse (overflow).



Utilizando las tablas de verdad del medio sumador y del sumador total y para la representación de los números en el sistema de Complemento a 2 realizar las siguientes sumas y verificar los resultados. S = A + B

- a. A=3 B=3
- b. A=5 B=-7
- c. A=-8 B=2
- d. A=7 B=6
- e. A=-5 B=-5

Α	В	Suma	Carry out			
0	0	0	0			
0	1	1	0			
1	0	1	0			
1	1	0	1			
Tabla de verdad semisumador						

Α	В	C <sub>in</sub>	S	C <sub>out</sub>				
0	0	0	0	0				
0	0	1	1	0				
0	1	0	1	0				
0	1	1	0	1				
1	0	0	1	0				
1	0	1	0	1				
1	1	0	0	1				
1	1	1	1	1				
	Tabla de verdad Sumador Total							



## Arquitectura de Computadoras

#### Ejemplo de resolución:


A=5 0101

B=3 0011

C <sub>in</sub>	Α	В	s	Cout	OVF
-	1	1	0	1	
1	0	1	0	1	
1	1	0	0	1	1
1	0	0	1	0	

RESULTADO DE LA SUMA: 1000 = 8

5. Analizar el siguiente circuito y explicar qué función realiza.



Para poder explicar su función, realizar las siguientes operaciones utilizando los valores correspondientes a cada una:

	$A_3$	$A_2$	<b>A</b> <sub>1</sub>	$A_0$	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>	SEL
Operación 1	0	1	0	1	0	0	1	0	0
Operación 2	0	1	0	1	0	1	0	0	1
Operación 3	1	1	1	0	0	0	1	0	1
Operación 4	1	0	1	1	1	1	0	1	0

- 6. Considerando los siguientes tipos de sumadores, ¿Cuál considera que es más rápido o eficiente? ¿Por qué?
  - a. Un sumador secuencial con célula sumadora de 1 bit para realizar una suma de n bits.
  - b. Un sumador de acarreo serie (ripple adder).
  - c. Un sumador de generación de acarreo adelantado.



### Arquitectura de Computadoras

- 7. Una ALU de 16 bits está formada de 16 ALU de 1 bit y cada una tiene un tiempo de suma de 100 ns. Si para la propagación de una ALU a la siguiente existe una demora adicional de 10 ns. ¿Cuánto tiempo tardará en aparecer el resultado de una suma de 16 bits?
- 8. Se tiene una CPU en la cual la representación numérica es por medio del sistema de complemento a 2. ¿Cómo puede hacerse para utilizar el multiplicador anterior (signo, magnitud)? ¿Cuál es el costo que debe pagarse?

#### Algoritmo de Booth para Multiplicaciones en Complemento a 2

 El algoritmo de Booth permite hacer multiplicaciones en Complemento a 2. Realizar las siguientes multiplicaciones. En cada una, definir cuántos bits debe tener la palabra para poder hacer la operación.

a. 9 × (-7)

d. 12 × 10

b. -12 × (-8)

e. 19 × 27

c.  $-4 \times (12)$ 

f. 6 × 15

#### Algoritmo de Booth - Reglas

(Considerando el bit de arrastre Q<sub>-1</sub>, que inicia en 0)

- 1. Analizar los dos últimos bits (bit menos significativo del registro  $Q y Q_{-1}$ ):
  - Si cambia de 0 a 1 → Restar el multiplicando (sumar su complemento a 2) al registro
     A y luego desplazar todo a la derecha.
  - $\circ$  Si cambia de 1 a 1  $\rightarrow$  Solo desplazar todo a la derecha.
  - $\circ$  Si cambia de 0 a 0  $\rightarrow$  Solo desplazar todo a la derecha.
  - Si cambia de 1 a 0 → Sumar el multiplicando al registro A y luego desplazar todo a la derecha.
- 2. Manejo del signo en el desplazamiento:
  - Si el resultado es negativo (bit más significativo de A = 1), antes de desplazar, insertar un 1 en el bit más significativo para mantener el signo.
  - Si el resultado es positivo (bit más significativo de A = 0), antes de desplazar, insertar un 0 en el bit más significativo.
- 3. Actualizar el contador:
  - o Restar 1 al contador después de cada operación.
- 4. Finalización:
  - El proceso se repite hasta que el contador llegue a **0**.
- 5. Resultado final:
  - El producto queda en el **registro A** (bits más significativos) y en el **registro Q** (bits menos significativos).

#### Resumen: Leyes o Reglas: (Considerando el bit de arrastre Q <sub>-1</sub> que inicia en 0)

Cambio	Acción / operación					
<b>0 a 1</b> Reg. A + C2 (M) (multiplicando) y desplazar a la derecha →						
1 a 1 desplazar a la derecha →						
0 a 0	desplazar a la derecha →					
1 a 0	Reg. A + M (multiplicando) y desplazar a la derecha →					
	si el resultado es negativo (1 adelante) antes de desplazar introducir un 1 en el bit de mayor peso y luego desplazar (así se mantiene el signo), si no, introducir un 0					



## Arquitectura de Computadoras

#### Ejemplo de resolución:

6= 00110

x -9= 10111

Acción	Reg A	Reg Q.	Q <sub>-1</sub> (bit de arrastre inicia en 0)	М	Contador
Carga inicial	00000	1011 <b>1</b>	0	00110 C2 =11010	5
0 a 1 Reg. A + C2 (M)	<u>+11010</u> 11010	10111 10111			
Como el resultado es negativo mantener el signo	11101	0101 <b>1</b>	1		4
1 a 1 → Como el resultado es negativo mantener el signo	11110	1010 <b>1</b>	1		3
1 a 1 → Como el resultado es negativo mantener el signo	11111	0101 <b>0</b>	1		2
1 a 0 Reg. A + M (multiplicando)	+00110 01101	01010 01010			
$\rightarrow$	00011	1010 <b>1</b>	0		1
0 a 1 Reg. A + C2 (M)	+11010 11100	10101 10101			
→ Como el resultado es negativo mantener el signo	11110	01010			0

Resultado 1111001010 = -54 (0000110110 = 54)

#### **Divisiones en Signo y Magnitud**


10. La división para el sistema Signo y Magnitud puede implementarse en forma similar a la multiplicación usando un par de registros ACC-Q, un registro D, un contador y un sustractor.

La función de cada registro es:

- Contador: Se carga con el número de bits del divisor y lleva la cuenta de los desplazamientos realizados.
- Acumulador. Se carga con la parte más significativa del dividendo. Va almacenando los resultados.
- Q: Se carga con la parte menos significativa del dividendo. Al finalizar el algoritmo queda almacenado el cociente.
- D: Se carga con el divisor. (es el sustraendo de la resta).



### Arquitectura de Computadoras



#### Procedimiento para la división en Signo y Magnitud

- 1. Preparación inicial:
  - Antes de comenzar las operaciones, desplazar todo el contenido del registro acumulador y el registro Q, una posición a la izquierda.
- 2. Realizar la resta:
  - Restar el divisor (Registro D) del registro acumulador. Alternativamente, esto se puede hacer sumando el complemento a 2 del divisor.
- 3. Evaluar el resultado:
  - Si el resultado es positivo
    - Colocar un 1 en el bit menos significativo del registro Q (Q₀).
    - Desplazar todo el contenido del registro acumulador y el registro Q una posición a la izquierda.
  - Si el resultado es negativo
    - Restaurar el valor del registro acumulador sumando el divisor (D) nuevamente.
    - Colocar un 0 en el bit menos significativo de Q  $(Q_0)$ .
    - Desplazar todo el contenido del registro acumulador y el registro Q una posición a la izquierda.
- 4. Repetir el proceso hasta que se haya realizado el número de iteraciones correspondiente al tamaño del divisor (cantidad de bits).
- 5. Interpretación del resultado:
  - o El cociente se almacena en el registro Q.
  - o El resto queda en el registro acumulador.

#### **Resumen Simplificado:**

- 1. Desplazar a la izquierda antes de operar.
- 2. Restar el divisor (D) del acumulador.
- 3. Si el resultado es positivo, poner 1 en  $Q_0$  y desplazar.
- 4. Si el resultado es negativo, restaurar el acumulador, poner 0 en  $Q_0$  y desplazar.
- 5. Repetir hasta completar todas las iteraciones.
- 6. El cociente queda en Q, el resto en el acumulado



## Arquitectura de Computadoras

Realizar las siguientes divisiones (en magnitud y signo)

- a.  $100101101 \div 01010 = (-45) \div 10$
- b.  $001100100 \div 10111 = 100 \div (-7)$
- c. 12 ÷ 3
- d. 15 ÷ 2

Describir las operaciones paso a paso con los resultados parciales en forma análoga a la que se hizo con la multiplicación.

#### Ejemplo de resolución:

12/3 12: 01100 3: 00011 -3: 11101

En las divisiones hay que dividir un número de 2n bits, con otro de n bits, siendo el resultado y el resto de n bits.

ACCIÓN	REG. ACUMUL.	REG Q.	REG D.	CONTADOR
	00000	01100	00011	15
← desplazo	00000	11000		
resto D (sumo el C2 (D)) es <0	11101 11101	11000 11000		
restauro sumo D ←	00011 00000 00001	11000 11000 10000		4
resto D (sumo el C2 (D)) es <0	<u>11101</u> 11110	10000		3
restauro sumo D	00011 00001	10000 10000		2
←	00011	00000		
resto D (sumo el C2 (D))	11101 00000	00000 00001		1
←	00000	00010		
resto D (sumo el C2 (D)) es <0	<u>11101</u> 11101	00010		
restauro sumo D	00011 00000	00010		0
<b>←</b>	00000	00100		

11. Se tiene una CPU en la cual la representación numérica es por medio del sistema de complemento a 2. ¿Cómo puede hacerse para utilizar el divisor anterior (signo, magnitud)? ¿Cuál es el costo que debe pagarse?



# Arquitectura de Computadoras

### Representación IEEE 754 y Cálculo de Errores

12. Usando notación científica (n = m×r<sup>E</sup>, con r=10 y m= 2 dígitos) hacer la suma:

$$0.10 + 3.8 + 9.9 + 15.2 + 39.6 + 65.3$$

- a. de menor a mayor
- b. de mayor a menor

Analizar en cada caso el error que se comente. ¿La suma es asociativa?

- 13. Representar usando la normalización IEEE en simple precisión los siguientes números. Verificar usando la PC. Conversor IEEE 754
  - a. 1,3
  - b. -72,5
  - c. 0,125

Calcular el error porcentual cometido en la transformación.

#### Ejemplo de Resolución:


F.4  $\rightarrow$  1111.01

Normalización: 1.11101 x 2<sup>3</sup>

Signo: +

Exp = 3 + 127 = 130

Mantisa normalizada: 1.11101 (no escribimos el 1 antes de la coma porque es el bit implícito)



#### Cómo calcular el error:

1° pasamos el número obtenido a decimal

$$(1+1x2^{-1}+1x2^{-2}+1x2^{-3}+1x2^{-5}) \times 2^3 = 15.25$$

Error relativo= |Valor obtenido - Valor real|= |15,25 - 15,25|= 0

- 14. Encontrar los números representados usando la normalización IEEE en simple precisión. Verificar usando la PC.
  - a. BFA66666
  - b. 00008B61
- 15. Realizar las siguientes operaciones con números en punto flotante en el formato IEEE 754 (en las que las partes significativas se truncan a cuatro dígitos decimales). Indique los resultados en forma normalizada).
  - a. C30C0000 + C1500000
  - b. 3B370000 + 39F68000
- 16. Realizar las siguientes operaciones en IEEE 754 de simple precisión. Utilizar cuando sea necesario el modo de redondeo al más cercano:
  - a. 1.5 +2 -22
  - b.  $1,0-(1,5+2^{-22})$
  - c. 2<sup>10</sup> / (2-2<sup>-22</sup>)
  - d.  $8,04^{21} + 6.33^{18}$
  - e.  $5.4^{-16} / 2.89^{7}$



### Arquitectura de Computadoras

- f. 65.58<sup>12</sup> x 44.8792<sup>8</sup>
- 17. En algunas máquinas se aprovecha que en un número en punto flotante normalizado a fracción pura el primer bit es "1". Entonces no es necesario su almacenamiento en memoria. Se utiliza la idea de bit implícito. ¿Qué ventajas y desventajas trae?
- 18. En el formato de representación IEEE se usa una técnica para mejorar la precisión de los números muy cercanos a cero. ¿En qué consiste? ¿Qué complicación implica?¿Qué inconveniente encontramos en la representación de números reales en punto fijo?
- 19. Suponer que necesita trabajar con una precisión de 50 dígitos decimales en una PC convencional. ¿Existe algún problema? ¿En ese caso cómo lo solucionaría?
- 20. Considerar las siguientes representaciones en coma flotante:
  - i. 32 bits, que emplea 10 bits para el exponente y 21 para la mantisa
  - ii. 16 bits, que emplea 5 bits para el exponente y 10 para la mantisa.

#### Indicar:

- a) El menor y el mayor número no normalizado representable.
- b) El menor y el mayor normalizado representable.
- c) Sacar conclusiones