Segundo Parcial de Arquitectura de Computadoras

1. ¿Qué mejora en el tiempo de ejecución con respecto al monoprocesador predice la Ley de Amdahl para un proceso que tiene un 10% de su tiempo como secuencial cuando se ejecuta usando 8 procesadores? ¿Y cuál sería la mejora si se utilizara un número infinito de procesadores? (1.5 puntos)

La fórmula de la Ley de Amdahl es:

$$S = \frac{1}{(1-P) + \frac{P}{N}}$$

- S es la aceleración o speedup,
- P es la fracción del programa que puede ser paralelizada,
- N es el número de procesadores.

Usando la fórmula, para N=8

$$S = \frac{1}{(1-0.90) + \frac{0.90}{8}}$$
 $S = \frac{1}{0.1 + \frac{0.90}{8}}$

$$S = \frac{1}{0.1 + \frac{0.90}{8}}$$
 $S = \frac{1}{0.1 + 0.1125}$ $S = \frac{1}{0.2125}$

$$S \approx 4.7$$

La mejora en el tiempo de ejecución con 8 procesadores es aproximadamente 4.7 veces.

Mejora con un número infinito de procesadores:

Para un número infinito de procesadores, $N \rightarrow \infty$, la fracción paralelizable se reduce a casi cero, y la Ley de Amdahl se simplifica a:

$$S = \frac{1}{(1-P)}$$

Usamos P=0.90:

$$S = \frac{1}{(1 - 0.90)} \qquad S = 1$$

$$S \approx 10$$

Por lo tanto, la mejora máxima en el tiempo de ejecución con un número infinito de procesadores es aproximadamente 10 veces.

- 2. Se tiene una máquina con memoria principal de 8 MB dividida en bloques de 8 bytes y una caché totalmente asociativa de 512 renglones. (2 puntos)
 - a. Realizar un esquema de la caché indicando su longitud y ancho en bits. Mostrar con un ejemplo su utilización.
 - b. En la memoria principal aparecen estos bytes a partir de la dirección D4A8: 3C 7F 8D 9A 1B 62 4E 05 7A 8C FF 20 15 39 7E BB. Muestre cómo se vería el bloque en donde está el dato 62 en la caché.

MP de 8 MB: 2^{23} Bloques: 8 bytes : 2^3

	Dirección: 23 bits																					
Etiqueta: 20 bits										Índice: 3												
									bits													
0 1				A				9			5				0							
0	0	0	0	0	0	0	1	1	0	1	0	1	0	0	1	0	1	0	1	0	0	0
	0			0				D			4			A					8			

Bit de validez 1 bit	Etiqueta (20 bits)	Bloque (8 bytes)
1	0X1A95	05 4E <mark>62</mark> 1B 9A 8D 7F 3C
1	0X1A96	BB 7E 39 15 20 FF 8C 7A

3. Supongamos que se tienen dos implementaciones de la misma arquitectura de conjunto de instrucciones. La máquina A tiene un tiempo de ciclo de reloj de 250 ps y un CPI de 2.0 para un programa específico, mientras que la máquina B tiene un tiempo de ciclo de reloj de 350 ps y un CPI de 1.5 para el mismo programa. ¿Cuál de las dos máquinas es más rápida para este programa? ¿Cuánto más rápida es? (1.5 puntos)

 $TiempoEjecuci\'on = CantidadInstrucciones \times CPI \times TiempoCiclo$

 $TiempoEjecuci\'onA = 1 \times 2 \times 250 ps = 500 ps$

 $TiempoEjecuci\'onB = 1 \times 1.5 \times 350 ps = 525 ps$

 $Relaci\'onvelocidad = \frac{tiempoejecuci\'onB}{tiempoejecuci\'onA}$

 $Relación velocidad = \frac{525 ps}{500 ps} = 1.05$

La máquina A es 5% más rápida que la máquina B

- 4. Un computador dispone de un sistema de memoria virtual con una capacidad de 2 GB, mientras que su memoria física es de 16 MB. El tamaño de página es de 32 KB. Se utiliza un TLB (Translation Lookaside Buffer) para la traducción de direcciones, y se sabe que contiene un total de 256 entradas. La correspondencia entre el TLB y la tabla de páginas es totalmente asociativa, y cada entrada tiene un bit de validez. Se pide: (2 puntos)
 - a. Determinar el formato de las direcciones virtual y física.
 - b. Calcular el número máximo de páginas virtuales y páginas físicas.
 - c. Calcular el tamaño en bytes del TLB.

Memoria Virtual: $2 \text{ GB} \rightarrow 2^{30} \text{ x } 2^1 = 2^{31}$ Tamaño de página: $32 \text{ KB} \rightarrow 2^{10} \text{ x } 2^5 = 2^{15}$ Memoria Física: $16 \text{ MB} \rightarrow 2^{20} \text{ x } 2^4 = 2^{24}$

a.

Direcciones virtuales: 31 bits

NPV 16 bits	desp. 15 bits
IN VIODIG	desp. 10 bits

Direcciones físicas: 24 bits

NPF 9 bits	desp. 15 bits
------------	---------------

b. N° máximo de páginas virtuales y físicas

$$N^{\circ} \max PV = \frac{2^{31}}{2^{15}} = 2^{16}$$

$$N^{\circ} \max PF = \frac{2^{24}}{2^{15}} = 2^9$$

- c. Tamaño de bytes del TLB
 - N° página virtual →16 bits

- N° marco de página física → 9 bits
- bit de válido → 1 bit

Tamaño de cada entrada: 16 bits + 9 bits + 1 bit= 26 bits

Convertimos a bytes:

 $Tamaño\ de\ cada\ entrada = \frac{26\ bits}{8\ bits/byte} = 3.25\ bytes$

El TLB tiene 256 entradas

 $Tamaño\ total\ del\ TLB = 256\ entradas\ x\ 3.\ 25\ bytes/entrada = 832\ bytes$

5. Defina qué es la disponibilidad de un equipo. Si durante los dos años de uso, el computador tiene tres averías cuyos tiempos de reparación son 2.5, 3.2 y 4.8 días respectivamente, ¿cuál sería su disponibilidad? (1 punto)

$$MTTR = \frac{\text{TiempoTotalMantenimmiento}}{\text{NúmeroReparaciones}}$$

$$MTTF = \frac{\text{HorasTotalOperación}}{\text{NúmeroTotalFallas}}$$

$$Disponibilidad \ del \ m\'odulo = \frac{\text{MTTF}}{\text{MTTF} + \text{MTTR}}$$

$$\text{MTTR: tiempo medio de reparaciones}$$

$$\text{MTTF: tiempo medio hasta el fallo}$$

$$MTTR = \frac{2.5 + 3.2 + 4.8}{3} = \frac{10.5}{3} = 3.5 \ x \ 24 \ hs = 84 \ hs$$

$$MTTF = \frac{365 \times 2 \times 24 \ hs}{3} = \frac{17520 \ hs}{3} = 5840 \ hs$$

$$Disponibilidad \ del \ m\'odulo = \frac{5840 \ hs}{5840 \ hs} = 0.98 = 98\%$$

6. Determinar qué hace el siguiente fragmento de código, encontrar los errores (4), explicarlos y corregirlos. (2 puntos)

```
main:
```

```
la t0, manejador
csrrw zero, utvec, t0
csrrsi zero, ustatus, 0x0 0x1
csrrsi zero, uie, 0x10  #habilitación de las interrupciones por timer
timer 2000
# termina el programa
li a7, 10
ecall

manejador:
li t0, 0xF9
lui t1, 0xffff0
ori t1, t1, 0x011
sw t0, 0(t1)  sb
uret  #para retornar
```

Teoría


7. ¿Cómo determina el árbitro del bus la prioridad de un dispositivo?

Protocolos de arbitraje:

Existen dos grupos de protocolos de arbitraje, los centralizados y los distribuidos.

Protocolos de arbitraje centralizados:

Existe una unidad de arbitraje, el árbitro del bus, encargado de gestionar de forma centralizada el uso del bus. El árbitro puede ser una unidad físicamente independiente o estar integrado en otra unidad, por ejemplo, la CPU.



Prioridades Implícitas


Las prioridades implícitas no requieren una coordinación centralizada ni señales adicionales para decidir quién accede al bus. Estas prioridades se basan en un protocolo propio al diseño del sistema. El orden en que se encadenan los dispositivos determina la prioridad de los mismos.

Prioridades Explícitas

En los sistemas de prioridades explícitas, generalmente hay un árbitro central que controla el acceso al bus. Este árbitro determina cuál dispositivo obtiene acceso basándose en un conjunto de reglas o protocolos de prioridad. Por lo general se resuelve habiendo varias líneas de solicitud de bus. Cada línea posee un nivel de prioridad distinto. A cada línea se conectan los dispositivos correspondientes según su nivel de urgencia de acceso al bus.

Protocolos de arbitraje distribuidos:

En los protocolos distribuidos no existe ninguna unidad especial para la gestión del bus. Esta se realiza de forma distribuida entre las unidades de acceso.



8. Se desea armar un servidor de archivos y los datos que se van a almacenar son críticos y de gran tamaño pero no de uso frecuente. ¿Qué tipo de RAID usaría? ¿Qué tipos de discos usaría? Justifique su respuesta.

Para un servidor de archivos donde los datos son críticos, de gran tamaño y no de uso frecuente, es crucial priorizar la redundancia y la capacidad de almacenamiento sobre la velocidad de acceso.

Tipo de RAID:

RAID 6 o RAID 10 son las opciones más recomendadas en este escenario:

RAID 6:

- Ofrece alta redundancia, ya que puede tolerar la falla de hasta dos discos simultáneamente.
- Mejor utilización del espacio en comparación con RAID 10, ya que permite usar un mayor porcentaje de la capacidad total de los discos.
- Buena opción para grandes volúmenes de datos críticos.

Para los discos, recomendaría el uso de discos duros mecánicos (HDD) debido a que su costo es menor en relación a los SSD y la velocidad de acceso de los HDDs es suficiente para datos que no se usan frecuentemente

9. Explique las diferencias entre los distintos modos de transferencia de DMA (rafaga, robo de ciclo y transparente).

Tipos de transferencias DMA

Modo de Ráfaga

Transferencia en Bloques: En este modo, el controlador DMA toma control del bus del sistema y transfiere un bloque completo de datos antes de liberar el bus.

Modo de Robo de Ciclo

En este modo, el controlador DMA transfiere datos de a un byte o palabra a la vez, tomando control del bus por un ciclo de reloj y luego devolviéndole a la CPU.

Modo Transparente

El controlador DMA solo transfiere datos cuando la CPU no está usando el bus, generalmente durante ciclos de espera o inactividad de la CPU.