实验五 流水线CPU设计

2022春季


zjx@ustc.edu.cn

实验目标


- · 理解流水线CPU的结构和工作原理
- 掌握流水线CPU的设计和调试方法,特别是流水线中的数据相关和控制相关的处理
- 熟练掌握数据通路和控制器的设计和描述方法

实验内容


- · 设计5级流水线的RISC-V CPU,可执行以下10条指令
 - add, addi, sub, auipc, lw, sw, beq, blt, jal, jalr
- · 配合外设和调试单元PDU,实现对CPU的下载测试




单周期CPU数据通路




多周期CPU数据通路




流水线CPU数据通路




流水线CPU数据通路



单周期CPU数据通路+控制器




流水线CPU数据通路+控制器




流水线相关及其处理

- 结构相关: 当多条指令执行时竞争使用同一资源时
 - 存储器相关处理:哈佛结构(指令和数据存储器分开)
 - 寄存器堆相关处理:同一寄存器读写时,写优先(Write First)
- 数据相关: 当一条指令需要等待前面指令的执行结果时
 - 数据定向(Forwarding):将执行结果提前传递至之前流水段
 - 加载-使用相关(Load-use hazard): 阻止紧随Load已进入流水线的指令流动(Stall),向后续流水段插入空操作(Bubble)
- 控制相关: 当遇到转移指令且不能继续顺序执行时
 - 清除(Flush)紧随转移指令已进入流水线的指令
 - 从转移目标处取指令后执行


流水线相关: 结构相关




流水线相关:数据相关




流水线相关:数据相关(续1)




数据相关 (续2)




Forwarding




Forwarding: Ripes




Load-Use Hazard




Load-Use Hazard: Ripes




Load-Use Hazard: Ripes




Branch Hazard: Ripes




Branch Hazard: Ripes




Branch Hazard



Branch Hazard




流水线CPU: MIPS



外设和调试单元

- PDU: Peripherals and Debug Unit
 - 控制CPU运行方式,查看数据通路状态
 - 管理外设 (开关sw、指示灯led、数码管seg、计数器cnt等),实现基本输入/输出



CPU运行调试

· 控制CPU运行方式

- step: 单步运行, 按动step, CPU执行一个时钟周期停止(stop = 1)
- cont: 连续运行,利用x和del编辑断点地址(brk_addr),按动cont,
 CPU连续运行(stop = 0),直至chk_pc = brk_addr后停止(stop = 1)

• 查看数据通路状态

- 当CPU停止 (stop = 1) 时,利用x和del编辑查看地址 (chk_addr), 按动chk, chk_addr和数据通路状态(chk_data)分别显示在指示灯 led和数码管seg上,再次单独按动chk,将顺序显示后续信息

· 调试信号DBG_BUS

- chk_pc: 输入,32位,监测执行指令地址 = pcd
- chk addr: 输出, 16位, 数据通路状态的编码地址
- chk data: 输入, 32位, 数据通路状态的数据

查看数据通路状态

• 数据通路地址编码

- chk_addr: 4位16进制数,最高位区分查看数据类型(寄存器堆RF、数据存储器DM、PC及其他),余下位表示具体地址

chk_addr	chk_data	
0 0xx	pcs	
1 0yy	RF	
2 zzz	DM	

xx: 流水段寄存器编号

yy: 寄存器堆地址

zzz: 数据存储器地址

x, y, z: 十六进制数字

XX	chk_data	XX	chk_data
00	pcin	0A	ctrlm
01	pc	0B	У
02	pcd	0C	mdw
03	ir	0D	irm
04	ctrl	0E	ctrlw
05	pce	0F	mdr
06	a	10	yw
07	b	11	irw
08	imm		
09	ire		

CPU_P模块接口

```
module cpu p (
input clk,
input rst,
//IO BUS
                   //外设地址
output [7:0] io addr,
                   //向外设输出的数据
ouput [31:0] io dout,
                   //向外设输出数据时的写使能信号
output io we,
                   //从外设输入数据时的读使能信号
output io rd,
                   //来自外设输入的数据
input [31:0] io din,
//Debug BUS
                   //监测执行指令地址 = pcd
output [31:0] chk pc,
                   //数据通路状态的编码地址
input [15:0] chk addr,
                   //数据通路状态的数据
output [31:0] chk data
```

PDU模块接口

```
module pdu (
 input clk, //clk100mhz
 input rstn, //cpu resetn
           //btnu
 input step,
 input cont, //btnd
 input chk, //btnr
 input data, //btnc
 input del, //btnl
 input [15:0] x, //sw15-0
                       //led16r
 output stop,
 output [15:0] led,
                       //led15-0
 output [7:0] an,
                      //an7-0
 output [6:0] seg, //ca-cg
 output [2:0] seg sel,
                       //led17
```

```
output clk cpu,
                    //cpu's clk
                    //cpu's rst
 output rst cpu,
 //IO BUS
 input [7:0] io addr,
 input [31:0] io dout,
 input io we,
 input io rd,
 output [31:0] io din,
 //Debug BUS
 input [31:0] chk pc,
 output [15:0] chk addr,
 input [31:0] chk data
);
```

实验步骤

- 1. 设计无数据和控制相关处理的流水线CPU
- 2. 设计仅有数据相关处理的流水线CPU
- 3. 设计完整的有数据和控制相关处理的流水线CPU

The End