OCL_LDO 无片外电容 LDO 规格书

1 特性、应用与概述

OCL_LDO 是一款采用 65 nm CMOS 工艺的无片外输出电容低压差线性稳压器。

1.1 特性

- 无需片外输出电容，片内集成 100 pF 输出电容
- 输入电压 VDD：1.2～1.4 V
- 输出电压 VOUT：0.9～1.2 V，跟随外部参考电压 VREF
- 最大负载电流：100 mA
- 压差：200 mV（典型值，IOUT = 100 mA）
- 空载静态电流：95 μA（典型值）
- 相位裕度：≥ 76°（IOUT = 200 μA～100 mA）
- 外部 10 μA 偏置电流输入（流入芯片）
- 工艺：65 nm CMOS

1.2 应用

- SoC 片上电源管理，为数字内核分区供电
- 低功耗物联网、可穿戴芯片
- 为噪声敏感的模拟、射频模块提供独立电源

1.3 概述

OCL_LDO 采用 65 nm CMOS 工艺设计，误差放大器由 2.5 V AVDD 供电，功率调整管由 VDD 供电。芯片无需片外电容和额外引脚，适合直接集成在 SoC 内部。

空载时总静态电流为 95 μA（典型值），100 mA 负载时电流效率为 99.85%。输出电压跟随外部参考电压 VREF，偏置电流 IBIAS 由外部电流源流入芯片。

2 引脚配置与功能

芯片共 6 个引脚：VDD 到 VOUT 是功率通路，AVDD、VREF、IBIAS 为控制电路提供电源、参考和偏置。引脚编号从左侧 IBIAS 起逆时针排列。



引脚图（顶视图）

编号	名称	类型	功能说明
1	IBIAS	模拟输入	偏置电流输入，10 µA，电流流入芯片
2	AVSS	地	芯片公共地
3	VOUT	电源输出	稳压输出 0.9～1.2 V，跟随 VREF，最大负载 100 mA；片内集成 100 pF 输出电容，无需外接电容
4	VREF	模拟输入	参考电压输入，0.9～1.2 V；VOUT 跟随 VREF
5	VDD	电源输入	功率调整管电源，1.2～1.4 V
6	AVDD	电源输入	模拟电源 2.5 V，主要为误差放大器供电

3 绝对最大额定值

超出下表所列数值可能导致器件永久损坏。下列数值仅为应力额定值，并不表示器件可在这些条件下正常工作。

参数	符号	最小值	最大值	单位
功率电源电压	VDD	1.2	1.4	V
模拟电源电压	AVDD	2.0	2.5	V
输出电压	VOUT	0.9	1.2	V
参考输入电压	VREF	0.9	1.2	V
结温	TJ	–40	125	°C
存储温度	Tstg	–65	150	°C

4 推荐工作条件

参数	符号	最小值	典型值	最大值	单位
功率电源电压	VDD	1.2	1.3	1.4	V
模拟电源电压	AVDD	—	2.5	—	V
参考电压	VREF	0.9	1.0	1.2	V
偏置电流（流入芯片）	IBIAS	—	10	—	μA
输出电压	VOUT	0.9	1.0	1.2	V
负载电流	IOUT	0	—	100	mA
片内输出电容	COUT	—	100	—	pF
额外负载电容	CL,ext	0	—	1000	pF
工作环境温度	TA	–40	27	85	°C

负载端额外电容不超过 1000 pF 时，1～100 mA 负载范围内相位裕度 ≥ 60°、增益裕度 ≥ 18 dB。输出 1.2 V 时需 VDD = 1.4 V。

5 电气特性

除非另有说明：TA = 27 °C，VDD = 1.3 V，AVDD = 2.5 V，VREF = 1.0 V，IBIAS = 10 μA，IOUT = 1 mA，无片外输出电容。

5.1 直流特性

参数	符号	测试条件	最小值	典型值	最大值	单位
输出电压范围	VOUT	VDD = 1.4 V；VREF = 0.9～1.2 V；IOUT = 0 / 100 mA	0.9012	—	1.2011	V
输出跟随误差	εOUT	同上	−0.015	+0.127	+29.781	%

参数	符号	测试条件	最小值	典型值	最大值	单位
压差电压	VDO	IOUT = 100 mA；VREF = 1.0 V；VOUT 下降 1%	—	200	—	mV
线性调整率	ΔVOUT/ΔVDD	VDD = 1.2～1.4 V；IOUT = 100 mA	—	2.387	—	mV/V
负载调整率	ΔVOUT/ΔIOUT	IOUT = 0～100 mA	—	0.6457	—	mV/mA
静态电流	IQ	IOUT = 0；含 IBIAS 电流	—	95.06	—	μA
电流效率	η	IOUT = 100 mA	—	99.853	—	%
输出温度系数	TC	TA = −40～85 °C；IOUT = 1 mA；不含 VREF 温漂	—	225.95	—	ppm/°C

注：εOUT = (VOUT − VREF) / VREF × 100%；VDO = VDD − VOUT，在 VOUT 比标称值下降 1% 时测得；IQ 为 VDD、AVDD、IBIAS 三个端口流入电流之和减去 IOUT；η = IOUT / (IOUT + IQ)；TC = (VOUT,max − VOUT,min) / (VOUT,27°C × 125 °C)。

5.2 交流与瞬态特性

参数	符号	测试条件	最小值	典型值	最大值	单位
电源抑制比	PSRR	IOUT = 100 mA，f = 1 kHz	—	52.91	—	dB
电源抑制比	PSRR	IOUT = 100 mA，f = 100 kHz	—	34.71	—	dB
电源抑制比	PSRR	IOUT = 100 mA，f = 1 MHz	—	14.58	—	dB
负载瞬态下冲	ΔVUS	IOUT = 1 → 100 mA，tr = 100 ns	—	105.15	—	mV
负载瞬态过冲	ΔVOS	IOUT = 100 → 1 mA，tf = 100 ns	—	147.43	—	mV
负载瞬态恢复	tSETTLE	负载上升 / 下降，恢复至终值 ±1%	—	0.170 / 0.221	—	μs
线性瞬态	ΔVLINE	VDD = 1.2 ↔ 1.4 V，tr = tf = 1 μs，IOUT = 100 mA	—	9.61	—	mV
输出噪声	VN	10 Hz～100 kHz，IOUT = 100 mA，不含 VREF、IBIAS 噪声	—	12.93	—	μVrms
启动时间	tSTART	电源同时上电，斜坡 1 μs；RL = 1 kΩ	—	0.927	—	μs
启动过冲	VOS, START	同上	—	约 0	—	%

注：tr、tf 为负载电流 0～100% 的转换时间。下冲和过冲相对跳变前的稳态输出电压；恢复时间从负载跳变开始计至输出进入并保持在终值 ±1% 以内。启动时 VDD、AVDD、VREF、IBIAS 同时以 1 μs 斜坡升至标称值，启动时间从斜坡开始计至 VOUT 达到终值的 90%。

5.3 稳定性

参数	符号	测试条件	最小值	典型值	最大值	单位
相位裕度	PM	IOUT = 200 μA～100 mA；典型值 IOUT = 1 mA	76.39	80.42	95.96	°
增益裕度	GM	同上	25.95	25.95	40.80	dB
环路低频增益	A0	IOUT = 100 mA；f = 1 Hz	—	47.03	—	dB
环路单位增益带宽	UGB	IOUT = 100 mA	—	2.517	—	MHz

6 典型特性

图号	特性曲线	坐标轴	测试条件	说明
图 1	环路增益与相位	横轴：频率 纵轴：增益、相位	IOUT = 1、10、100 mA	增益、交越频率及相位裕度
图 2	负载瞬态响应	横轴：时间 纵轴：IOUT、VOUT	IOUT = 1 ↔ 100 mA；tr = tf = 100 ns	下冲、过冲、恢复时间
图 3	VOUT 随 VREF 变化	横轴：VREF 纵轴：VOUT	VDD = 1.4 V；VREF 0.9～1.2 V；IOUT = 100 mA	输出跟随特性
图 4	VOUT 随 VDD 变化	横轴：VDD 纵轴：VOUT	VREF = 1.2 V；IOUT = 50、100 mA	最高参考电压下的供电余量
图 5	VOUT 随 IOUT 变化	横轴：IOUT 纵轴：VOUT	VDD = 1.2、1.3、1.4 V；IOUT = 0～100 mA	负载调整特性
图 6	PSRR 随频率变化	横轴：频率 纵轴：PSRR	IOUT = 1 / 100 mA	电源抑制能力




图 1　环路增益与相位（IOUT = 1、10、100 mA）




图 2　负载瞬态响应（IOUT = 1 ↔ 100 mA，tr = tf = 100 ns）




图 3　VOUT 与 VREF 的关系（VDD = 1.4 V，IOUT = 100 mA）




图 4　VOUT 与 VDD 的关系（VREF = 1.2 V，IOUT = 50 / 100 mA）




图 5　VOUT 与 IOUT 的关系（VREF = 1.0 V，VDD = 1.2 / 1.3 / 1.4 V）





图 6　电源抑制比与频率的关系（IOUT = 1 / 100 mA）

7 详细说明

OCL_LDO 由功率调整管、误差放大器、偏置电路和片内输出电容组成。误差放大器以单位增益方式比较 VREF 与 VOUT，调节调整管栅极，使 VOUT 在负载和输入变化时保持稳定。



功能框图

8 应用信息

典型应用中 VOUT 直接接片上负载，无需片外输出电容；外部仍需提供两路电源、参考电压和偏置电流。

8.1 典型连接

- VDD 接 1.2–1.4 V 电源，AVDD 接 2.5 V 电源，AVSS 接地
- VREF 接 0.9～1.2 V 外部参考电压，VOUT 跟随 VREF
- IBIAS 接 10 µA 电流源，电流流入芯片
- VOUT 直接接负载，无需外接电容

8.2 使用注意事项

- **输出走线**：VOUT 到负载的金属线要短而宽。100 mA 下每 0.1 Ω 走线电阻会产生 10 mV 压降。
- **额外负载电容**：负载端额外电容不应超过 200 pF，否则可能影响环路稳定性。
- **参考电压质量**：VREF 的误差、噪声和温漂会直接传到输出，系统精度取决于外部基准。
- **上电顺序**：AVDD 与 VDD 无上电顺序要求。