Pokročilé číslicové systémy, FIT, VUT Brno

Praktický projekt

David Mihola

xmihol00

15. Prosinec 2023

1 Provedené změny

V následujících souborech došlo ke změnám.

- comp/jenkins_final.vhd a comp/jenkins_mix.vhd:
 - Do původně plně kombinačních obvodů byly doplněny registry a nyní je výpočet řetězen do několika stupňů. Registry byly přidány na vstup, výstup a za každý druhý kombinační úsek. Přidání registrů za každý kombinační úsek není třeba, protože v celkovém obvodu se nachází delší kritická cesta. Zvětšila by se tak pouze latence a využití zdrojů.
- filter.vhd:
 - BRAM byla nakonfigurována tak, aby implementovala výstupní registr, čímž se zkrátí délka kombinační cesty mezi BRAM a logikou filtru.
 - Kombinační logika porovnání a dekódování pravidel získaných z BRAM (komentář Match decoding stage) byla rozdělena do dvou oddělených stupňů (nyní komentáře Match stage a Decoding stage). Mezi tyto stupně byl vložen registr, který opět zkrátí délku kombinační cesty a umožní tak použít větší frekvenci hodin.
 - Zpoždění vyhledávacího klíče (INPUT_KEY a následně hash_key) bylo s pomocí dalších dvou registrů dále prodlouženo, což kompenzuje přidání výstupního registru do BRAM a rozdělení kombinační logiky porovnání a dekódování do dvou stupňů.
- testbenches/latency_tb.vhd a testbenches/Makefile:
 - Test bench a Makefile pro zjištění latence obvodu popsaného ve filter.vhd.
- ver_free/test.sv, ver_free/comp/exact_match.sv a ver_free/comp/signal_driver.sv¹:
 - Simulace funkce std::randomize pomocí funkce \$urandom_range a změna program na module, aby bylo možné verifikaci spustit v ModelSim od Intel se základní licencí.

2 Výsledky syntézy

| | | Celkově | Změna |
|-----------------|----------|---------|--------|
| Frekvence [MHz] | | 322,5 | +267,5 |
| Latence [cyklů] | | 14 | +11 |
| | LUT | 3482 | +27 |
| Zdroje | Registry | 3771 | +3208 |
| | BRAM | 34 | +0 |

Rozdělením obvodu na více stupňů došlo k významnému vylepšení frekvence na 322.5 MHz. Zřetězení si vyžádalo do obvodu přidat registry, což se významně projevilo na počtu odpovídajících

¹Soubory jsou odevzdány tak, aby po rozbalení neovlivnily původní obsah adresáře ver

využitých zdrojů. Přidáním registrů také samozřejmě dojde k významnému zhoršení latence obvodu. Nic méně můžeme konstatovat, že navržené zřetězení výpočtu je poměrně efektivní, kde každý stupeň v průměru vylepší dosaženou frekvenci o 24,3 MHz.

3 Doplněk

Maximální frekvence byla dosažena při plném řetězení výpočtu v souborech comp/jenkins_final.vhd a comp/jenkins_mix.vhd a při rozdělení kombinační logiky porovnání (*Match stage*) v souboru filter.vhd na dva stupně. Poté byly parametry obvodu následující:

| | | Celkově | Změna od referenční implementace | Změna od odevzdané implementace |
|---------|----------|---------|----------------------------------|------------------------------------|
| Frekven | ce [MHz] | 345,9 | +290,9 | +23,4 |
| Latence | [cyklů] | 21 | +18 | +7 |
| | LUT | 3985 | +530 | +503 |
| Zdroje | Registry | 6205 | +5642 | +2434 |
| | BRAM | 34 | +0 | +0 |

Zde lze konstatovat, že poměrně malé navýšení frekvence způsobí významný narůst v počtu využitých zdrojů, zejména registrů, a současně klesne efektivita zřetězení, kde každý stupeň v průměru vylepší dosaženou frekvenci pouze o 16,2 MHz.