



國立台灣科技大學

計算機組織

指導教授：陳雅淑 教授

---

## 計算機組織作業PA2報告

班 級           ： 四電機三甲  
學 生           ： 呂佳祐  
學 號           ： B11107055  
SimpleCPU   ： Area: 33892.922、Slack: 2.0369

## 1. Instruction Memory

指令記憶體用於儲存程式的指令，由總共 128 格、大小為 1byte 的空間組成。

```
1 `define INSTR_MEM_SIZE 128 // Bytes
2 module IM(
3     // Outputs
4     output reg [31:0] Instr,
5     // Inputs
6     input wire [31:0] InstrAddr
7 );
8     reg [7:0] InstrMem[0:`INSTR_MEM_SIZE - 1];
9     always @(*) begin
10         Instr = {
11             InstrMem[InstrAddr],
12             InstrMem[InstrAddr+1],
13             InstrMem[InstrAddr+2],
14             InstrMem[InstrAddr+3]
15         };
16     end
17 endmodule
```

IM.v 程式碼

記憶體透過輸入指定的記憶體位置 InstrAddr，輸出從該位址算起的後四個空間組成的指令，總共 4 個 bytes。本作業使用的是 MIPS 架構，資料排序為 Big endian，所以在輸出的值中，最高位元會是最上層位址空間的資料，而最低位元則是最下層位址空間的資料。

## 2. Register File

```
1 `define REG_MEM_SIZE 32 // Words
2 module RF(
3     // Outputs
4     output reg [31:0] RsData,
5     output reg [31:0] RtData,
6     // Inputs
7     input wire [4:0] RsAddr,
8     input wire [4:0] RtAddr,
9     input wire [4:0] RdAddr,
10    input wire [31:0] RdData,
11    input wire RegWrite,
12    input wire clk
13 );
14    reg [31:0] R[0:`REG_MEM_SIZE - 1];
15    always@(negedge clk) begin
16        if(RegWrite && RdAddr != 5'h0) begin
17            R[RdAddr] <= RdData;
18        end
19    end
20    always @(RsAddr, RtAddr, RdAddr) begin
21        RsData = R[RsAddr];
22        RtData = R[RtAddr];
23    end
24 endmodule
```

RF.v 程式碼

暫存器堆由 32 個大小為 4 個 bytes 的暫存器組成，為運算資料暫時保存的地方。若要寫入資料，則資料會在時鐘上緣時被存入由 RdAddr 指定位址的暫存器儲存。若要讀取資料，則透過輸入的 RsAddr 及 RtAddr，來讀取該位分別對應的 Source Register 及 Target Register，讀取資料與時鐘無關。

### 3. Data Memory

```
1 `define DATA_MEM_SIZE 128 // Bytes
2 module DM(
3     // Outputs
4     output reg [31:0] MemReadData,
5     // Inputs
6     input wire [31:0] MemAddr,
7     input wire [31:0] MemWriteData,
8     input wire MemWrite,
9     input wire MemRead,
10    input wire clk
11);
12    reg [7:0] DataMem[0:`DATA_MEM_SIZE - 1];
13    always @(negedge clk) begin
14        if(MemWrite) begin
15            DataMem[MemAddr] <= MemWriteData[31:24];
16            DataMem[MemAddr+1] <= MemWriteData[23:16];
17            DataMem[MemAddr+2] <= MemWriteData[15:8];
18            DataMem[MemAddr+3] <= MemWriteData[7:0];
19        end
20    end
21    always @(posedge clk) begin
22        if(MemRead) MemReadData = {DataMem[MemAddr], DataMem[MemAddr+1], DataMem[MemAddr+2], DataMem[MemAddr+3]};
23    end
24 endmodule
```

DM.v 程式碼

資料記憶體用於儲存相比於暫存器，更不須被立馬運算，且資料保存時間較長。其由 128 格大小為 1 個 Byte 的空間組成。

資料記憶體在時鐘上緣時輸出資料，且在時鐘下緣時讀取輸入資料。不管是輸出還是輸入資料，都是 Big endian。

### 4. Adder

```
1 module Adder(
2     output reg [31:0] Adder_result,
3     input wire [31:0] Input1,
4     input wire [31:0] Input2
5 );
6     always @(*) begin
7         Adder_result = Input1 + Input2;
8     end
9 endmodule
```

Adder.v 程式碼

加法器用於計算下一個指令或是 beq 成立跳躍的位址。

## 5. ALU

```

1 module ALU(
2     output reg [31:0] ALU_result,
3     output reg Zero,
4     input wire [31:0] Rs_data,
5     input wire [31:0] Second_data,
6     input wire [4:0] Shamt,
7     input wire [5:0] Funct
8 );
9 assign ALU_result = 32'b0;
10 always @(*) begin
11     case(Funct)
12         6'b001001: ALU_result = Rs_data + Second_data;
13         6'b001010: ALU_result = Rs_data - Second_data;
14         6'b100001: ALU_result = Rs_data << Shamt;
15         6'b100101: ALU_result = Rs_data | Second_data;
16         default: ALU_result = 32'b0;
17     endcase
18     Zero = (ALU_result == 32'b0);
19 end
20 endmodule

```

ALU.v 程式碼

ALU 負責處理兩輸入資料的運算，且運算功能會由輸入的 Funct 指定。若當運算結果為 0 時，Zero 會被設為 1，用於判斷 beq 指令是否成立。各 Funct 對應功能如下：

| Funct Code | Corresponding Function |
|------------|------------------------|
| 001001     | Addition               |
| 001010     | Substraction           |
| 100001     | Shift Left Logical     |
| 100101     | Or                     |

## 6. ALU Controller

```

1 module ALU_Control(
2     output reg [5:0] Funct,
3     input wire [5:0] Funct_ctrl,
4     input wire [1:0] ALU_op
5 );
6 always @(*) begin
7     // R-type
8     if(ALU_op == 2'b10) begin
9         case(Funct_ctrl)
10             6'b100001: Funct = 6'b001001; // Add
11             6'b100011: Funct = 6'b001010; // Sub
12             6'b000000: Funct = 6'b100001; // SLL
13             6'b100101: Funct = 6'b100101; // Or
14             default: Funct = 6'b000000;
15         endcase
16     end
17     // I-type, J-type (Don't care about Funct_ctrl)
18     else if(ALU_op == 2'b00) Funct = 6'b001001; // Add
19     else if(ALU_op == 2'b01) Funct = 6'b001010; // Sub
20     else if(ALU_op == 2'b11) Funct = 6'b100101; // Or
21     else Funct = 6'b000000;
22 end
23 endmodule

```

ALU\_Control.v 程式碼

MIPS 架構中，程式指令分為三個類型，分別是 R-type、I-type 及 J-type，為使 ALU 功能簡單，所以處理分別指令類型的邏輯判斷，由 ALU\_Control 及 Control 負責。

在 ALU\_Control 中，決定要使用什麼運算功能由兩個輸入資料決定，分別是在 R-type 的 Instruction 裡的 Funct\_ctrl，以及由 Control 輸出的 ALU\_op。對應功能如下：

| Instruction Type | ALU_op | Funct_ctrl | Correspodng function | MIPS Instruction |
|------------------|--------|------------|----------------------|------------------|
| R-type           | 10     | 100001     | Add unsigned         | addu             |
|                  |        | 100011     | Sub unsigned         | subu             |
|                  |        | 000000     | Shift Left Logic     | sll              |
|                  |        | 100101     | Or                   | or               |
| I-type、J-type    | 00     | Don't care | Add imm unsigned     | addiu, sw, lw    |
|                  | 01     |            | Sub imm unsigned     | beq, j           |
|                  | 11     |            | Or imm               | ori              |

## 7. Controller

```

1  module Control(
2      output reg Reg_dst, Branch, Reg_w, ALU_src, Mem_w, Mem_r, Mem_to_reg, Jump,
3      output reg [1:0] ALU_op,
4      input reg [5:0] OpCode
5  );
6      always @(*) begin
7          // All reset to 0
8          Reg_dst = 0;
9          ALU_src = 0;
10         ALU_op = 2'b00;
11         Mem_r = 0;
12         Mem_w = 0;
13         Mem_to_reg = 0;
14         Reg_w = 0;
15         Branch = 0;
16         Jump = 0;
17
18         case (OpCode)
19             6'b000000: begin // R-type
20                 Reg_dst = 1;
21                 ALU_src = 0;
22                 ALU_op = 2'b10;
23                 Reg_w = 1;
24             end
25             6'b001001: begin // addiu
26                 ALU_src = 1;
27                 ALU_op = 2'b00;
28                 Reg_w = 1;
29             end
30             6'b100011: begin // lw
31                 ALU_src = 1;
32                 ALU_op = 2'b00;
33                 Mem_r = 1;
34                 Mem_to_reg = 1;
35                 Reg_w = 1;
36             end
37             6'b101011: begin // sw
38                 ALU_src = 1;
39                 ALU_op = 2'b00;
40                 Mem_w = 1;
41             end
42             6'b001101: begin // ori
43                 ALU_src = 1;
44                 ALU_op = 2'b11;
45                 Reg_w = 1;
46             end
47             6'b000100: begin // beq
48                 ALU_src = 0;
49                 ALU_op = 2'b01;
50                 Branch = 1;
51             end
52             6'b000010: begin // j
53                 Jump = 1;
54             end
55             default: begin
56                 // all output reset to zero if opcode is not support
57             end
58         endcase
59     end
60 endmodule

```

Control.v 程式碼

控制器猶如整顆 CPU 的指揮官，它會根據 Instruction 的 Opcode，判斷指令是什麼類型，控制各多工器的輸出、記憶體의讀寫狀態以及向 ALU Control 輸出對應的 ALU\_op。

控制器會先將所有輸出設為 0，再根據 Instruction，將對應的輸出設為 1；如果 Opcode 不是規定的值，控制器會將所有輸出預設為 0。各 Opcode 對應的輸出可以參考圖上的程式碼。

## 8. Simple CPU

```

1 module SimpleCPU(
2     // Outputs
3     output reg [31:0] Output_Addr,
4     // Inputs
5     input wire [31:0] Input_Addr,
6     input wire clk
7 );
8 wire [31:0] Instruction, Rs_Data, Rt_Data;
9 reg [31:0] Mem_to_Reg_Data;
10 reg [4:0] Rd_Addr;
11 wire Reg_W;
12 IM Instr_Memory(
13     // Outputs
14     .Instr(Instruction),
15     // Inputs
16     .InstrAddr(Input_Addr)
17 );
18 RF Register_File(
19     // Outputs
20     .RsData(Rs_Data),
21     .RtData(Rt_Data),
22     // Inputs
23     .RsAddr(Instruction[25:21]),
24     .RtAddr(Instruction[20:16]),
25     .RdAddr(Rd_Addr),
26     .RdData(Mem_to_Reg_Data),
27     .RegWrite(Reg_W),
28     .clk(clk)
29 );
30 wire Mem_Write, Mem_Read;
31 wire [31:0] ALU_src_Data, Mem_r_data;
32 DM Data_Memory(
33     // Outputs
34     .MemReadData(Mem_r_data),
35     // Inputs
36     .MemAddr(ALU_src_Data),
37     .MemWriteData(Rt_Data),
38     .MemWrite(Mem_Write),
39     .MemRead(Mem_Read),
40     .clk(clk)
41 );
42 wire [31:0] NextPC;
43 Adder Plus4Adder(
44     // Outputs
45     .Adder_result(NextPC),
46     // Inputs
47     .Input1(4),
48     .Input2(Input_Addr)
49 );
50 wire [31:0] BranchPC;
51 reg [31:0] SignExtendedAddr, SignExtendedShiftedAddr;
52 Adder PlusAddrAdder(
53     // Outputs
54     .Adder_result(BranchPC),
55     // Inputs
56     .Input1(NextPC),
57     .Input2(SignExtendedShiftedAddr)
58 );
59 reg [31:0] ALU_src_Mux_Data;
60 wire Zero;
61 wire [5:0] Funct;
62 ALU ALUBlock(
63     // Outputs
64     .ALU_result(ALU_src_Data),
65     .Zero(Zero),
66     // Inputs
67     .Rs_data(Rs_Data),
68     .Second_data(ALU_src_Mux_Data),
69     .Shamt(Instruction[10:6]),
70     .Funct(Funct)
71 );
72 wire [1:0] ALU_op;
73 ALU_Control ALUController(
74     // Outputs
75     .Funct(Funct),
76     // Inputs
77     .Funct_ctrl(Instruction[5:0]),
78     .ALU_op(ALU_op)
79 );
80 wire Reg_dst, Branch, ALU_src, Mem_to_reg, Jump;
81 Control_Controller(
82     // Outputs
83     .Reg_dst(Reg_dst),
84     .Branch(Branch),
85     .Reg_w(Reg_w),
86     .ALU_src(ALU_src),
87     .Mem_w(Mem_Write),
88     .Mem_r(Mem_Read),
89     .Mem_to_reg(Mem_to_reg),
90     .Jump(Jump),
91     .ALU_op(ALU_op),
92     // Inputs
93     .OpCode(Instruction[31:26])
94 );
95 always @(*) begin
96     Rd_Addr = (Reg_dst) ? Instruction[15:11] : Instruction[20:16];
97     SignExtendedAddr = ({16{Instruction[15]}}, Instruction[15:0]);
98     SignExtendedShiftedAddr = SignExtendedAddr << 2;
99     ALU_src_Mux_Data = (ALU_src) ? SignExtendedAddr : Rt_Data;
100     Mem_to_Reg_Data = (Mem_to_reg) ? Mem_r_data : ALU_src_Data;
101     Output_Addr = (Jump) ? (NextPC[31:28], Instruction[25:0], 2'b00) : (Zero & Branch) ? BranchPC : NextPC;
102 end
103 endmodule

```

SimpleCPU.v 程式碼

SimpleCPU 將所有模組整合，連接個模組對應腳位，並且將所有多工器、Sign Extend、位址左移兩位元在此實作。若是單純連接兩模組的導線就以 wire 宣告；若是在 SimpleCPU 裡會被賦值的導線，就會以 reg 宣告，例如多工器的輸出。

## 9. Testbench and Simulation

### I. Program of Testbench of SimpleCPU

```
1 // Setting timescale
2 `timescale 10 ns / 1 ns
3 // Declarations
4 `define DELAY      1 // # * timescale
5 `define INSTR_SIZE 8 // bit width
6 `define INSTR_MAX  128 // bytes
7 `define INSTR_FILE "testbench/IM.dat"
8 `define REG_SIZE   32 // bit width
9 `define REG_MAX     32 // words
10 `define REG_FILE    "testbench/RF.dat"
11 `define DATA_SIZE  8 // bit width
12 `define DATA_MAX   128 // bytes
13 `define DATA_FILE  "testbench/DM.dat"
14 `define OUTPUT_REG  "testbench/RF.out"
15 `define OUTPUT_DATA "testbench/DM.out"
16 // Declaration
17 `define LOW 1'b0
18 `define HIGH 1'b1
19 module tb_SimpleCPU;
20 // Inputs
21 reg [31:0] Input_Addr;
22 // Outputs
23 wire [31:0] Output_Addr;
24 // Clock
25 reg clk;
26 // Testbench variables
27 reg [INSTR_SIZE-1:0] instrMem [0:INSTR_MAX-1];
28 reg [REG_SIZE-1:0] regMem [0:REG_MAX-1];
29 reg [DATA_SIZE-1:0] dataMem [0:DATA_MAX-1];
30 integer output_reg;
31 integer output_data;
32 integer i;
33 // Instantiate the Unit Under Test (UUT)
34 SimpleCPU UUT(
35 // Outputs
36 .Output_Addr(Output_Addr),
37 // Inputs
38 .Input_Addr(Input_Addr),
39 .clk(clk)
40 );
```

tb\_SimpleCPU.v 程式碼—宣告變數與連接模組等前置動作

設定時間單位為 10 ns、時間精度 1 ns。定義所有常數、宣告變數並連接對應 SimpleCPU 模組的腳位。

```
41 initial
42 begin : Preprocess
43 // Initialize inputs
44 Input_Addr = 32'd0;
45 clk = `LOW;
46 // Initialize testbench files
47 $readmemh("INSTR_FILE", instrMem);
48 $readmemh("REG_FILE", regMem);
49 $readmemh("DATA_FILE", dataMem);
50 output_reg = $fopen("OUTPUT_REG");
51 output_data = $fopen("OUTPUT_DATA");
52 // Initialize instruction memory
53 for (i = 0; i < `INSTR_MAX; i = i + 1)
54 begin
55 UUT.Instr_Memory.InstrMem[i] = instrMem[i];
56 end
57 // Initialize register file
58 for (i = 0; i < `REG_MAX; i = i + 1)
59 begin
60 UUT.Register_File.R[i] = regMem[i];
61 end
62 // Initialize data memory
63 for (i = 0; i < `DATA_MAX; i = i + 1)
64 begin
65 UUT.Data_Memory.DataMem[i] = dataMem[i];
66 end
67 #`DELAY; // Wait for global reset to finish
68 end
69
70 begin : ClockGenerator
71 #`DELAY;
72 clk <= ~clk;
73 end
```

tb\_SimpleCPU.v 程式碼—預處理與時鐘設定

Preprocess 區塊負責開啟 IM.dat、RF.dat、DM.dat 這三個輸入檔，並讀取其中資料，將資料分別存入 Instruction Memory、Register File、Data Memory 中。

ClockGenerator 區塊負責產生週期為 2 個時間單位的時鐘訊號。且為使等等從 IM 的第一個指令開始運作，所以在 Preprocess 中有定義時鐘訊號會先從低位元開始(Line 45: clk = `LOW;)。



```

75 begin : StimuliProcess
76 // Start testing
77 while (Input_Addr < `INSTR_MAX - 4)
78 begin
79     @(negedge clk);
80     Input_Addr <= Output_Addr;
81     @(posedge clk);
82 end
83 // Read out all register value
84 for (i = 0; i < `REG_MAX; i = i + 1)
85 begin
86     regMem[i] = UUT.Register_File.R[i];
87     $fwrite(output_reg, "%x\n", regMem[i]);
88 end
89 // Read out all memory value
90 for (i = 0; i < `DATA_MAX; i = i + 1)
91 begin
92     dataMem[i] = UUT.Data_Memory.DataMem[i];
93     $fwrite(output_data, "%x\n", dataMem[i]);
94 end
95 // Close output files for safety
96 $fclose(output_reg);
97 $fclose(output_data);
98 // ^_^
99 $display("  /\_/\  /\_/\  /\_/\  Congratulations !");
100 $display(" ( o.o ) ( -.- ) ( ^.^ ) Please Check <<RF.out>><<DM.out>>");
101 $display(" > ^ < > ^ < > ^ <   Wishing you continued success and happiness. By ESSLab");
102 $display("");
103 // Stop the simulation
104 $stop();
105 end
106 endmodule

```

tb\_SimpleCPU.v 程式碼－執行 IM 指令與輸出結果

StimuliProcess 區塊開始執行 IM 裡的程式，並將本次的輸出位址設成下次執行指令的位址。程式結束後將 Register File 及 Data Memory 資料，存到 RF.out 及 DM.out 檔案中，最後在終端輸出可愛的顏文字。

```

  /\_/\  /\_/\  /\_/\
(O . O)  ( - . - )  ( ^ _ ^ )
> ^ <    > ^ <    > ^ <

```

## II. Test Pattern

要測試的 Instruction，以組合語言表達，且其轉換成十六進制的指令，分別註解在每行程式後：

```

1  sw $17, MEM[0x04] // AC 11 00 04
2  sw $2, MEM[0x0C]  // AC 02 00 0C
3  lw $24, MEM[0x0C] // 8C 18 00 8C
4  lw $25, MEM[0x04] // 8C 19 00 04
5  addi $24, $24, 0x0C // 27 18 00 0C
6  addi $25, $24, 0xB0 // 27 19 00 B0
7  ori $24, $24, 0x0A // 37 18 00 0A
8  sll $25, $25, 5 // 03 20 C9 40
9  j 0x0B // 08 00 00 0B
10 sw $26, MEM[0x10] // AC 1A 00 10
11 sw $25, MEM[0x14] // AC 19 00 14
12 sw $24, MEM[0x18] // AC 18 00 18

```

每行程式碼執行後，某記憶體空間或暫存器的值如下圖每行程式碼後的註解所示，最後結果也統整在 Result 區塊裡：



```

1  sw $17, MEM[0x04] // MEM[0x04] = 0000_0037
2  sw $2, MEM[0x0C] // MEM[0x0C] = 0000_0003
3  lw $24, MEM[0x0C] // $24 = 0000_0003
4  lw $25, MEM[0x04] // $25 = 0000_0037
5  addi $24, $24, 0x0C // $24 = 0000_000F
6  addi $25, $24, 0xB0 // $25 = 0000_00BF
7  ori $24, $24, 0x0A // $24 = 0000_000F
8  sll $25, $25, 5 // $25 = 0000_17E0
9  j 0x0B // Jump to "sw $24, MEM[0x18]"
10 sw $26, MEM[0x10] // Not execute
11 sw $25, MEM[0x14] // Not execute
12 sw $24, MEM[0x18] // MEM[0x18] = 0000_000F
13
14 Result:
15     In Register File:
16         $24 = 0000_000F
17         $25 = 0000_17E0
18     In Data Memory:
19         MEM[0x04] = 0000_0037
20         MEM[0x0C] = 0000_0003
21         MEM[0x18] = 0000_000F


```

把事先模擬的指令存入 IM.dat：

|                                |                      |
|--------------------------------|----------------------|
| 1 // Instruction Memory in Hex | 31 20 // Addr = 0x1D |
| 2 AC // Addr = 0x00            | 32 C9 // Addr = 0x1E |
| 3 11 // Addr = 0x01            | 33 40 // Addr = 0x1F |
| 4 00 // Addr = 0x02            | 34 08 // Addr = 0x20 |
| 5 04 // Addr = 0x03            | 35 00 // Addr = 0x21 |
| 6 AC // Addr = 0x04            | 36 00 // Addr = 0x22 |
| 7 02 // Addr = 0x05            | 37 0B // Addr = 0x23 |
| 8 00 // Addr = 0x06            | 38 AC // Addr = 0x24 |
| 9 0C // Addr = 0x07            | 39 1A // Addr = 0x25 |
| 10 8C // Addr = 0x08           | 40 00 // Addr = 0x26 |
| 11 18 // Addr = 0x09           | 41 10 // Addr = 0x27 |
| 12 00 // Addr = 0x0A           | 42 AC // Addr = 0x28 |
| 13 0C // Addr = 0x0B           | 43 19 // Addr = 0x29 |
| 14 8C // Addr = 0x0C           | 44 00 // Addr = 0x2A |
| 15 19 // Addr = 0x0D           | 45 14 // Addr = 0x2B |
| 16 00 // Addr = 0x0E           | 46 AC // Addr = 0x2C |
| 17 04 // Addr = 0x0F           | 47 18 // Addr = 0x2D |
| 18 27 // Addr = 0x10           | 48 00 // Addr = 0x2E |
| 19 18 // Addr = 0x11           | 49 18 // Addr = 0x2F |
| 20 00 // Addr = 0x12           |                      |
| 21 0C // Addr = 0x13           |                      |
| 22 27 // Addr = 0x14           |                      |
| 23 19 // Addr = 0x15           |                      |
| 24 00 // Addr = 0x16           |                      |
| 25 B0 // Addr = 0x17           |                      |
| 26 37 // Addr = 0x18           |                      |
| 27 18 // Addr = 0x19           |                      |
| 28 00 // Addr = 0x1A           |                      |
| 29 0A // Addr = 0x1B           |                      |
| 30 03 // Addr = 0x1C           |                      |


從 Addr = 0x30 後都是 FF，所以就沒列出。

### III. Simulation Result Waveform



可以看到 CPU 的 Input\_Addr 及 Output\_Addr 是跟預期的一樣，Jump 指令也有正確跳到指定位址，然後控制器的輸出也有在正確的時機輸出正確的值，整體看起來是沒問題的。

### IV. RF.out and DM.out after simulation



可以看到在 Register File 裡，\$24 跟 \$25 如預期存入了 0000\_000F 和 0000\_17E0。

|    |                   |    |                   |
|----|-------------------|----|-------------------|
| 1  | ff // Addr = 0x00 | 17 | ff // Addr = 0x10 |
| 2  | ff                | 18 | ff                |
| 3  | ff                | 19 | ff                |
| 4  | ff                | 20 | ff                |
| 5  | 00 // Addr = 0x04 | 21 | ff // Addr = 0x14 |
| 6  | 00                | 22 | ff                |
| 7  | 00                | 23 | ff                |
| 8  | 37                | 24 | ff                |
| 9  | ff // Addr = 0x08 | 25 | 00 // Addr = 0x18 |
| 10 | ff                | 26 | 00                |
| 11 | ff                | 27 | 00                |
| 12 | ff                | 28 | 0f                |
| 13 | 00 // Addr = 0x0C | 29 | ff                |
| 14 | 00                | 30 | ff                |
| 15 | 00                | 31 | ff                |
| 16 | 03                | 32 | ff                |

DM.out

可以看到 Data Memory 的 MEM[0x04] 是 0000\_0037、MEM[0x0C] 是 0000\_0003、MEM[0x18] 是 0000\_000F，跟上面預期的一樣。

根據上面所有的測試，可以得知 SimpCPU 及其他模組的功能是正常的。

## 10. Datapath Rethinking

建立一個乘數與除數共用的暫存器 A，其輸入來自 ALU\_src 多工器的輸出，並將 ALU\_src 的輸出與 A 的輸出，各自連接到一顆新多工器 X 的輸入，並將 X 的輸出連接到 ALU 的其中一個輸入。如果要使用乘除法運算就將 X 的輸出導向到 A 的輸出；如果不使用乘除法，就將 X 的輸出導向到 ALU\_src 的輸出。

建立一個 64-bits 的暫存器 B，商數/餘數放置在左 32-bits，被乘數/被除數放置在右 32-bits。將 RF 的 Rs\_data 輸出到 B 的右半部，且將 Rs\_data 與 B 的左半部輸出到一顆新多工器 Y，並將 Y 的輸出連接到 ALU 另一個輸入。若要使用乘除法運算，就將 Y 的輸出導向到 B 的左半部；若不使用乘除法運算，就將 Y 的輸出導向到 Rs\_data。

Controller 控制 ALU Controller 要不要執行乘除法運算，控制多工器 X、Y。

ALU Controller 控制暫存器 A、B 要不要從 ALU\_src 與 Rs\_data 接收資料，控制 B 的位元左右移，控制 B 的左半部要不要寫入 ALU，控制 ALU 的運算功能，檢查是否乘除法運算結束。

## 11. Conclusion and insights

我覺得 Single Cycle 的 CPU 算是蠻好做的，也是個很適合新手入門的專案。未來後，在這基礎上加入 pipeline，會更好實作。

在測試的時候我覺得比較麻煩的是指令的轉換，從組合語言轉成 4-bytes 十六進制的形式。如果像我一樣，一個一個位元寫出來，用計算機轉十六進制，再一個一個貼到 IM.dat 裡，那會有點花時間。但是當程式跑出來的結果，跟預期想的一樣，那就很有成就感。

這次的 CPU 雖來看起來 datapath 很複雜，但只要釐清之間的關係，加上每個模組的分工清晰，其實做起來很快，要找 bug 沒那麼難。總之，這次作業讓我更熟悉上課內容，從講義上抽象的概念，變成實際看的到的結果，我想這能讓我更了解課堂內容的運作邏輯，也可以從實作中學到課堂上沒教到的、更細節的內容。