

# 國立台灣科技大學

計算機組織

指 導 教 授: 陳雅淑 教 授

\_\_\_\_\_

# 計算機組織作業PA1報告

班級: 四電機三甲

學生: 呂佳祐

學號: B11107055

乘法器 : Area: 2408.630、Slack: 4.3850 除法器 : Area: 2570.358、Slack: 4.5649

# Part1. Multiplier

# A. 32-bit Multiplicand Register

Multiplicand Register 用於暫存外部輸入之被乘數值。若 Reset 為 1 時,則輸出至 ALU 的 Multiplicand\_out 重設為 0;若 W\_ctrl 為 1 時,則暫存器會將被乘數值寫入進 ALU。

## B. Arithmetic Logic Unit

```
1 module ALU(
2 output reg [31:0] Result,
3 output reg Carry,
4 input [31:0] Src_1, Src_2,
5 input [5:0] Funct,
6 input clk
7 );
8 assign Carry = 0;
9 always @(*) begin
10 case(Funct)
11 6'b000001: {Carry, Result} = Src_1 + Src_2;
6'b000000: {Carry, Result} = {1'b0, Src_1};
13 default: {Carry, Result} = {Carry, Result};
14 endcase
15 end
16 endmodule

ALU.v 程式碼
```

ALU 將輸入訊號 Src\_1 與 Src\_2 根據 Funct 值做對應的運算。當Funct 為"000000"時,將輸出結果 Result 重設為 Src\_1 的值,並將

Carry 重整為 0;若 Funct 為"000001"時,將 Src\_1 與 Src\_2 相加,並將加法結果傳入 Result,進位位元傳入 Carry。

### C. 64-bit Product Register

```
output reg [63:0] Product_out,
output reg LSB,
input [31:0] Multiplier_in,
input [31:0] ALU_result,
input ALU_carry,
input SRL_ctrl,
input W_ctrl,
input Ready,
input Reset,
input clk
reg pre_carry = 0;
assign LSB = Product_out[0];
always @(posedge clk) begin
    pre_carry <= ALU_carry;</pre>
    if (Reset) begin
        pre_carry <= 0;</pre>
        Product_out[31:0] <= Multiplier_in;</pre>
        Product_out[63:32] <= 32'b0;</pre>
    else if(!Ready) begin
        if(W_ctrl) begin
             Product_out[63:32] <= ALU_result;</pre>
        else if(SRL_ctrl) Product_out <= {pre_carry, Product_out[63:1]};</pre>
    end
end
                       Product.v 程式碼
```

Product Register 用於儲存乘積。為了節省元件,將乘數合併進暫存器的前 32-bit 裡,並透過 Controller 的控制,經過一系列演算後,會得到正確乘積。暫存器提供乘積的第一位元給控制器參考,使其得以決策。當 Reset 為 1 時,初始化暫存器,將旗標重設為 0,並將輸入的乘數傳進乘積的前 32-bit,並將後 32-bit 設為 0。程式演算未完成時,若 W\_ctrl 為 1,則將 ALU 的結果寫進暫存器;若 SRL\_ctrl 為 1 時,則將乘積向左移一位元。

#### D. Controller

```
output reg [5:0] Addu_ctrl,
output reg SRL_ctrl, W_ctrl, Ready,
input Run, Reset, clk, LSB
integer count = 1;
reg has_W_ctrl = 0;
always @(posedge clk) begin
    if(Reset) begin
        Addu ctrl <= 6'b0;
        SRL_ctrl <= 0;</pre>
        W ctrl <= 0;
        Ready <= 0;
    else if(Run) begin
        if(count > 32) Ready <= 1;</pre>
        else begin
             W_ctrl <= 1;
             SRL_ctrl <= 0;</pre>
             if (has_W_ctrl) begin
                 count <= count + 1;</pre>
                 Addu ctrl <= (LSB) ? 6'b000001 : 6'b000000;
                 W ctrl <= 0;
                 SRL_ctrl <= 1;</pre>
                 has_W_ctrl <= 0;
             end else has_W_ctrl <= 1;</pre>
    end else count <= 0;</pre>
end
                 Control.v 程式碼
```

Controller 根據輸入、現在狀態與旗標,決定其輸出,使其控制各模組以完成乘法演算。控制器在每一 repetition 會先檢查乘積的第一位元是否為 1,若是,則向 ALU 下加法指令,令被乘數與乘積左半部相加,並將相加結果放回乘積左半部,再將整個乘積向右移;若不是 1,則直接將整個乘積向右移。每次 repetition 都會先將W\_ctrl 設為 1,使 Product Register 都能先重載上回計算後,ALU 輸出的結果。每次 repetition 都會計數迴圈次數,若超過 32 次,則代表運算完成,將 Ready 設為 1。

### E. 32-bit Unsigned Complete Multiplier

### 甲、 主程式

```
output [63:0] Product,
                                                ALU ALU (
          Ready,
                                                     .Result(Result),
input [31:0] Multiplicand, Multiplier,
                                                     .Carry(Carry),
          Run, Reset, clk
                                                     .Src_1(Src_1),
                                                     .Src_2(Src_2),
wire [31:0] Src_1, Src_2, Result;
wire [5:0] Funct;
                                                     .Funct(Funct),
wire W_ctrl, LSB, SRL_ctrl, Carry;
assign Src_1 = Product[63:32];
                                                     .clk(clk)
                                                );
   .Multiplicand_out(Src_2),
                                               Control Controller (
   .Multiplicand_in(Multiplicand),
                                                     .Addu_ctrl(Funct),
   .Reset(Reset).
                                                     .SRL_ctrl(SRL_ctrl),
   .W_ctrl(W_ctrl)
                                                     .W ctrl(W ctrl),
                                                     .Ready(Ready),
   .Multiplier_in(Multiplier),
   .Product_out(Product),
                                                     .Run(Run),
                                                     .Reset(Reset),
   .ALU result(Result),
   .ALU_carry(Carry),
                                                     .clk(clk),
   .SRL_ctrl(SRL_ctrl),
                                                     .LSB(LSB)
   .W_ctrl(W_ctrl),
   .Ready(Ready),
                                                );
   .Reset(Reset),
                                          endmodule
                      CompMultiplier.v 程式碼
```

CompMultiplier 將各 module 透過內部接線,使對應接腳相連, 組合成一個功能完整的乘法器。

#### て、 Testbench and Simulation

```
timescale 10 ns / 1 ns
`define DELAY
`define INPUT_FILE
`define OUTPUT FILE
                       "testbench/tb_CompMultiplier.out
`define LOW
`define HIGH
              1'b1
module tb_CompMultiplier;
    reg Reset, Run;
                                                                CompMultiplier UUT(
    reg [31:0] Multiplicand, Multiplier;
                                                                     .Product(Product),
    wire [63:0] Product;
                                                                     .Ready(Ready),
    wire Ready;
                                                                     .Multiplicand(Multiplicand),
    reg clk = `LOW;
                                                                     .Multiplier(Multiplier),
                                                                     .Run(Run),
    reg [63:0] read_data;
                                                                     .Reset(Reset),
    integer input_file;
    integer output_file;
                                                                     .clk(clk)
                         tb CompMultiplier.v 程式碼
                                                                 初始化
```

設定時間單位 10ns、時間精度 1ns。設定各常數與變數,並接線至 CompMultiplier 模組。

```
initial
begin: Preprocess

// Initialize inputs

Reset = `LOW;

Run = `LOW;

Multiplicand = 32'd0;

Multiplier = 32'd0;

// Initialize testbench files
input_file = $fopen(`INPUT_FILE, "r");
output_file = $fopen(`OUTPUT_FILE);

# `DELAY; // Wait for global reset to finish
end

47 always
begin: ClockGenerator

# DELAY;
clk <= ~clk;
end

tb_CompMultiplier.v 程式碼—檔案處理與時鐘
```


Preprocess 負責將各變數設為 0,並開啟 tb\_CompMultiplier.in、tb\_CompMultiplier.out 檔案。

ClockGenerator 產生週期為6個時間單位的時鐘。

```
begin : StimuliProcess
   while (!$feof(input_file))
       $fscanf(input_file, "%x\n", read_data);
       @(posedge clk); // Wait clock
       {Multiplicand, Multiplier} = read_data;
       Reset = `HIGH;
       @(posedge clk); // Wait clock
       Reset = `LOW;
       @(posedge clk); // Wait clock
       Run = `HIGH;
       @(posedge Ready); // Wait ready
       Run = LOW;
   #`DELAY; // Wait for result stable
   $fclose(output_file);
   $stop();
always @(posedge Ready)
begin : Monitoring
   $display("Multiplicand:%d, Multiplier:%d", Multiplicand, Multiplier);
   $display("result:%d", Product);
   $fdisplay(output_file, "%x", Product);
 tb CompMultiplier.v 程式碼—模擬測試與輸出結果
```

StimuliProcess 將從 tb\_CompMultiplier.in 讀取的測試向量,輸入至 CompMultiplier。每筆輸入資料都會等到 Controller 將 Ready 設為 1,才會測試下筆資料。

Monitoring 將運算結果輸出至終端,並一一儲存於tb\_CompMultiplier.out 檔。



可以從波型看到乘積在演算過程中變化了很多次,直到最後 算出結果為止。從結果來看 4CB390D1 \* 65FF2E8D 確實是 1E8F4CF2381B511D,而且 Ready 也有在運算結束後變為 1,可 以斷定乘法器運算功能正常。

### Part2. Divider

# A. 32-bit Divisor Register

```
1 module Divisor(
2 output reg [31:0] Divisor_out,
3 input reg [31:0] Divisor_in,
4 input Reset, W_ctrl, clk
5 );
6 always @(*) begin
7 if(Reset) Divisor_out = 32'b0;
8 else if(W_ctrl) Divisor_out = Divisor_in;
9 end
10 endmodule

Divisor.v 程式碼
```

Divisor Register 用於暫存來自輸入的除法數訊號,並將訊號傳遞給 ALU 運算。當 Reset 為 1 時, Divisor\_out 會被重設為 0;當 W\_ctrl 為 1 時,則 Divisor\_out 會被設為輸入訊號 Divisor\_in 的值。

## B. Arithmetic Logic Unit

```
output reg [31:0] Kesult,
output reg Carry, Neg_Rem,
inout reg [31:0] Src_1,
input [31:0] Src_2,
input [5:0] Subu_ctrl,
input clk
assign Carry = 0, Neg_Rem = 0;
assign Result = Src_1;
reg signed [63:0] Result_signed;
assign Result_signed = Result;
always @(*) begin
case(Subu_ctrl)
            6'b000000: {Carry, Result} = {Carry, Result};
6'b000001: begin
                 Carry = 0;
Result = Src_1 + Src_2;
                                                                                                                   default: {Carry, Result} = {Carry, Result};
                  Result_signed = Result;
            6'b000010: begin
                                                                                                           if (Result_signed < 0) begin</pre>
                 Carry = 1;
Result = Src_1 - Src_2;
Result_signed = Src_1 - Src_2;
                                                                                                                  Neg_Rem = 1;
             6'b000011: begin
                                                                                                                 Neg_Rem = 0;
                  Carry = 0;
Neg_Rem = 0;
                   Result_signed = Result;
                                                                           ALU.v 程式碼
```

ALU 用於對兩輸入 Src\_1、Src\_2 的值做運算,並依接收到的 Funct 值,對應其指定的運算功能。此外,為使 Remainder Register 與 Controller 得知運算結果是否為負數,以判斷應對措施,而輸出 Neg\_Rem 旗標。以下表格整理出各 Funct 值對應功能。

Funct (Binary)	對應功能
000000	使輸出結果與 Carry 保持原本狀態。
000001	相加兩輸入訊號,並輸出結果。使 Carry 保持
	為 1。
000010	相減兩輸入訊號,並輸出結果。使 Carry 保持
	為0。
000011	重設所有輸出,使其回到初始狀態。

### C. 64-bit Remainder Register

```
| 1 vmodule Remainder(
| 2 output reg [63:0] Remainder_out,
| 3 input [31:0] ALU_result,
| 4 input [31:0] Dividend_in,
| 5 input ALU_carry, SLL_ctrl, SRL_ctrl, W_ctrl, Ready, Reset, clk, Neg_Rem
| 6 v);
| 7 reg signed [31:0] ALU_result_signed;
| 8 reg SLL_Edge_Carry = 0;
| 9 assign ALU_result_signed = ALU_result;
| 10 v always @(posedge clk) begin
| 11 if (Reset) Remainder_out <= {32'b0, Dividend_in};
| 12 else if (Ready) Remainder_out <= {ALU_result, Remainder_out[31:0]};
| 13 else if (SLL_ctrl) Remainder_out <= {ALU_result, Remainder_out[63:0], ALU_carry};
| 14 else if (SLL_ctrl) Remainder_out <= {SLL_Edge_Carry, Remainder_out[63:0], ALU_carry};
| 15 else if (SRL_ctrl) Remainder_out <= {SLL_Edge_Carry, Remainder_out[63:33], Remainder_out[31:0]};
| 16 end | Remainder_value | Remainder_value | Remainder_out[63:33], Remainder_out[31:0]};
| 17 endmodule | Remainder_value | Remainder_value | Remainder_out[63:33], Remainder_out[31:0]};
| 18 end | Remainder_value | Remainde
```

Remainder Register 用於暫存餘數與商的值,為節省空間,一開始會將被除數放入暫存器的後 32-bit 中。當 Reset 為 1 時,Remainder\_out 會被重設至左半部為 0、右半部為被除數。若 Ready為 1 時,代表整體除法運算完成,則 Remainder\_out 保持原本狀態。若 W\_ctrl 為 1 時,暫存器讀取 ALU 運算結果,並放入 Remainder\_out 左半部,右半部則維持原狀。若 SLL\_ctrl 為 1,則整體 Remainder\_out 向左移;最右一位元會被移入 Carry,當 ALU 相減後結果為負數,則 Carry 為 0,若為正數,則 Carry 為 1。且左移後會保存被移出的位元,以確保最後右移時不會出錯。若 SRL\_ctrl 為 1,則僅 Remainder out 左半部往右移。

#### D. Controller



Controller 根據輸入值、當前狀態,判斷其應輸出的值,相當於個模組的樞紐。當 Reset 為 1 時,所有旗標及變數初始化。當 Reset 結束,開始執行程式時,會分各狀態一一執行。且每次 W\_ctrl、SLL\_ctrl 設為 1 後,會等待 1 個時鐘週期的時間,才進入下個狀態,這麼做是為了能讓 Remainder 及 ALU 正常讀入運算後的值。所有狀態執行完後,代表一個 repetition 的結束,這時會將計數器加一,並判斷迴圈次數有無大於 32。若有,則會先將 Remainder 左半部向右移,再將 Ready 設為 1;若無,則繼續進入下個循環,並從狀態二(second round)開始。

# E. 32-bit Unsigned Complete Divider

甲、 主程式

CompDivider 將各 module 以內部接線連接,組成一個完整的除法器。

#### て、 Tesetbench and Simulation

```
1  // # * timescale
"testbench/tb_CompDivider.in"
                                                                                                      .Remainder(Remainder),
.Ready(Ready),
   define INPUT FILE
   define OUTPUT_FILE "testbench/tb_CompDivider.out"
                                                                                                     .Dividend(Dividend),
   define LOW 1'b0
define HIGH 1'b1
                                                                                                     .Divisor(Divisor),
                                                                                                     .Run(Run),
.Reset(Reset),
   module tb_CompDivider;
                                                                                                     .clk(clk)
      reg Reset;
       reg Run;
                                                                                               begin : Preprocess
// Initialize inputs
      reg [31:0] Dividend;
reg [31:0] Divisor;
                                                                                                    Reset = LOW;
Run = LOW;
Dividend = 32'd0;
      wire [31:0] Quotient;
wire [31:0] Remainder;
wire Ready;
                                                                                                   Dividend = 32'd0;

Divisor = 32'd0;

// Initialize testbench files

input_file = $fopen('IMPUT_FILE, "r");

output_file = $fopen('OUTPUT_FILE);

#'DELAY; // Wait for global reset to finis
       reg clk = `LOW;
// Testbench variables
        reg [63:0] read_data;
        integer input_file;
                                                                                                    # DELAY;
clk <= ~clk;</pre>
        integer output_file;
tb CompDivider.v 程式碼—初始化、連接、預處理與時鐘設定
```

Testbench 一開始將時間單位設為 10ns、時間精度 1ns。初始 化各常數與變數,並接線至 CompDivier。

Preprocess 將輸入至 CompDivider 的訊號初始化,並開啟 input 檔與 output 檔。

ClockGenerator 設定時鐘週期為兩個時間單位。

```
begin: StimuliProcess

// Start testing
while (!sfeor(input_file, "%\n", read_data);
@(posedge clk); // Wait clock
@Dividend, Divisor) = read_data;
Reset = 'HIGH;
@(posedge clk); // Wait clock
Reset = 'LOM;
@(posedge clk); // Wait clock
Reset = 'LOM;
@(posedge clk); // Wait ready
Rum = 'HIGH;
@(posedge Ready); // Wait ready
Rum = 'LOM;


// Close output file for safety
ffclose(output_file);
// Stop the simulation
$stop();
end

always @(posedge Ready)
begin : Monitoring
saisplay("Dividend:%d, Divisor:%d", Dividend, Divisor);
$display("Quotient:%d, Remainder:%d", Quotient, Remainder);
end
stop()

// Stop Pick Start Remainder:%d", Quotient, Remainder);
%fdisplay("Quotient:%d, Remainder:%d", Quotient, Remainder);
end
steendmodule

tb CompDivider.v 程式碼一模擬程序與輸出結果
```

StimuliProccess 將 input 檔的測試向量一一輸入至除法器中, 在每個資料運算時,都會等到 Ready 變為 1,才會結束,送入 下個訊號。 Monitoring 會將結果輸出至終端並記錄於 output 檔中。



可以看到輸入的被除數為 90EB2EE5、除數為 AB647E15, 其模擬後所得的商為 1、餘數為 1A794F30, 跟理論值相符,且 Ready 也有在運算完成後被設為 1,可以判斷此除法器功能正 常。

# Part3. Conclution and Insight

乘法器與除法器的運作方式,因為要考慮到電路的限制與晶片的面積,所以沒有那麼的直覺。但仔細觀察這些算法的步驟,對比實際上用手去算,可以發現算法有它本身的邏輯在,在此可以感嘆能想出這些算法的人,他們是多麼的厲害。