

# 國立台灣科技大學

計算機組織

指 導 教 授: 陳雅淑 教 授

# 計算機組織作業一報告

班級: 四電機三甲

學生: 呂佳祐

學號: B11107055

### A. 32-bits Read Only Register File

#### 1. 主程式

RF 唯讀暫存器寬度大小為 32bit、深度為 32bit。將輸入的 Rs\_addr、Rt\_addr 作為索引,透過陣列表示法,讀取對應 暫存器內的值。因為 Register File 內有 32(2<sup>5</sup>)個暫存器,所以 Address 大小宣告為 5 個 bit。而各暫存器內大小為 32bit,所以 Src\_1、Src\_2 大小宣告為 32 個 bit。

#### 2. Testbench and Simulation

```
723D_1A01
                    17 A4F8_0A70
     4E19_B210
                    18 E649 F2DB
   3 D476 4746
                    19 8D4F_C5FF
     4472 EE1F
                    20 EC46 E907
     5002_4638
                    21 45B3_C03E
     8371_E367
                    22 F900 9998
     6DEC_8FB2
                    23 EA24_FDD1
     AACC 9602
                    24 AB65 B051
   9 7A4F_D3F4
                    25 E95F_ECD8
  10 49A3 C944
                    26 B980_5B12
  11 4E4B 5007
                    27 3732_D400
  12 EF8E_3656
                    28 E0E2 2572
  13 6171 70A5
                    29 4079_917D
  14 E8CB_FA87
                    30 BE28_A15F
  15 162F_31FF
                    31 FF64 D472
  16 B487 3F9A
                    32 E856_F102
RF.dat 儲存 Register File 內各暫存器內資料
```

```
`timescale 10 ns / 1 ns
`define DELAY
`define REGISTER_SIZE 32 // bit width `define MAX_REGISTER 32 // index
define MAX_REGISTER
`define DATA_FILE
                         "testbench/tb_RF.out"
`define OUTPUT FILE
                1'b0
`define HIGH
                1'b1
module tb_RF;
    reg [4:0] Rs_addr;
    reg [4:0] Rt_addr;
    wire [31:0] Rs_data;
    wire [31:0] Rt_data;
    reg clk = `LOW;
    reg [`REGISTER_SIZE-1:0] register [0:`MAX_REGISTER-1];
    integer output_file;
               tb RF.v 初始化設定
```

設定時間單位 10ns、時間精度 1ns。

與主程式 module 連接。將 RF.dat 內資料讀取並存入 register 變數內,再將資料轉移至 Register File 裡,之後從 Register File 讀到的就是 RF.dat 內的資料。

設定 clock 時序,週期為兩個`DELAY 的時間(20ns)。Source Register 是從頭開始讀取,而 Target Register 從最後一個暫存器開始讀。變數 i 資料型態為 integer,大小 32 個 bit;而 Address 大小為 5 個 bit,所以要用陣列表示法限定 i 的前 5 個 bit 賦值到 Rs\_addr/Rt\_addr。最後將讀取結果輸出到終端並記錄到 tb\_RF.out。

→ /tb_RF/Rs_addr  → /tb_RF/Rt_addr  → /tb_RF/Rs_data  → /tb_RF/Rt_data  → /tb_RF/Rt_data  → /tb_RF/Rt_data		00	00 1f 723d1a01 e856f102 0			01			02	
		1f			00 1f 723d1a01 e856f102		1e 4e 19b210 ff64d472 1		1d d4764746 be28a15f 2	
		723d1a0								
		e856f10								
		0								
03	104		105		06		107		(08	
1c	1b		1a		19		18		17	
4472ee 1f	5002463	88	8371e367		6dec8fb2		aacc9602		7a4fd3f4	
4079917d	e0e225	72	3732d400		b9805b12	2	e95fecd8		ab65b051	
3	4		5		6		7		.8	
09	(Oa	l Ob		.Oc	·	0d	10e		Of	
16	15	14		13		12	11		10	
49a3c944	4e4b5007	ef8e3	3656	617170a5		e8cbfa87	162	31ff	, b4873f9a	
ea24fdd1	f9009998	45b3		ec46e907		8d4fc5ff		f2db	a4f80a70	
9	10	11		12		13	14		15	

模擬後總共會有 32 次讀取的資料,因為有兩個暫存器, 一個從頭開始讀,一個從尾,所以這邊截圖到第 16 次讀 取的資料就可以把所以暫存器的值都讀完。對比一下各位 址的值,可以發現是與 RF.dat 吻合的。

### B. 32-bits Arithmetic Logic Unit

#### 1. 主程式

```
define ADDU
               6'b100100
 define SUBU
               6'b100011
define OR
               6'b100101
`define SRL
               6'b000010
`define SLL
               6'b000000
module ALU(
   input [31:0] Src_1,
   input [31:0] Src_2,
   input [4:0] Shamt,
   input [5:0] Funct,
   output reg [31:0] ALU_result,
   output reg
                    Zero,
                    Carry
         ALU.v 初始化設定
```

定義各 Function Code 對應的功能常數(ADDU、SUBU、…), 宣告此 module 要用到的 input 及 output。

定義此 ALU 為由其中一個輸入變化而改變輸出的組合 邏輯電路。

利用 Switch-Case 判斷 Function Code 對應的功能做運算, 最後再用三元運算子判斷 ALU\_result 是否全為 0; 若是, 則 Zero 旗標為 1。

#### 2. Testbench and Simulation

```
tb ALU.in 所有測試向量
```

測試向量將 5 個功能都測試到,每個功能都有三組資料。

```
`timescale 10 ns / 1 ns
define DELAY
                       "testbench/tb ALU.in"
define INPUT FILE
define OUTPUT_FILE
define LOW
`define HIGH
module tb_ALU;
   reg [31:0] Src_1;
                                                         // Instantiate the Unit Under Test (UUT
   reg [4:0] Shamt;
                                                        ALU UUT(
   reg [5:0] Funct;
                                                            .Src_1(Src_1),
   wire [31:0] ALU_result;
                                                            .Src_2(Src_2),
   wire Zero:
   wire Carry;
                                                            .Shamt(Shamt).
                                                            .Funct(Funct),
   reg clk = `LOW;
                                                            .ALU_result(ALU_result),
   reg [74:0] read_data;
                                                            .Zero(Zero),
   integer input_file;
                                                            .Carry(Carry)
    integer output_file;
                               tb ALU.v 初始化設定
```

設定時間單位 10ns、時間精度 1ns。宣告各暫存器、變數、連接線,並與 ALU Module 連接。

```
begin : Preprocess
           // Initialize inputs
42
           Src 1
                  = 32'b0;
           Src 2 = 32'b0;
           Shamt
                   = 5'b0;
           Funct
                   = 6'b0;
           // Initialize testbench files
           input file = $fopen(`INPUT FILE, "r");
           output file = $fopen(`OUTPUT FILE);
                     // Wait for global reset to finish
        end
        always
        begin : ClockGenerator
           #`DELAY;
           clk <= ~clk;
54
        end
                      tb ALU.v 預處理
```

初始化各變數、讀取 tb\_ALU.in 內測試向量、設定 clock。

```
begin: StimuliProcess

// Start testing
while (!$feof(input_file))
begin

$fscanf(input_file, "%b\n", read_data);
@(posedge clk); // Wait clock
{Src_1, Src_2, Shamt, Funct} = read_data;
@(negedge clk); // Wait clock
$display("Src_1:%b, Src_2:%b, Shamt:%b, Funct:%b", Src_1, Src_2, Shamt, Funct);
$display("ALU_result:%d, Z:%b, C:%b", ALU_result, Zero, Carry);
$fdisplay(output_file, "%t,%b,%b,%b", $time, ALU_result, Zero, Carry);
end

// Close output file for safety
$fclose(output_file);
// Stop the simulation
$stop();
end

74 endmodule

tb_ALU.v 測試
```

將各行測試向量賦值進 read\_data 變數,並利用連結運算子將 read\_data 拆分進 Src\_1、Src\_2、Shamt、Funct。最後輸出結果至終端與 tb\_ALU.out。

```
begin: StimuliProcess

// Start testing
while (!$feof(input_file))

begin

$fscanf(input_file, "%b\n", read_data);
@(posedge clk); // Wait clock
{Src_1, Src_2, Shamt, Funct} = read_data;
@(negedge clk); // Wait clock
$display("Src_1:%b, Src_2:%b, Shamt:%b, Funct:%b", Src_1, Src_2, Shamt, Funct);
$display("ALU_result:%d, Z:%b, C:%b", ALU_result, Zero, Carry);


$fdisplay(output_file, "%t,%b,%b,%b", $time, ALU_result, Zero, Carry);
end

// Close output file for safety
$fclose(output_file);
// Stop the simulation
$stop();
end

rendmodule


tb_ALU.v 測試
```

#### I. 加法測試



三組資料測試後可發現加法後的結果正確、Zero 與 Carry 旗標正常運作、Shamt 不影響加法功能。由此可判斷加法功能正常執行。

### Ⅱ. 减法測試




三組資料測試發現減法結果正確、Zero 與 Carry(借位)旗標正常運作、Shamt 不影響減法功能。由此可判斷減法功能正常執行。

### III. OR 測試




三組資料測試發現或閘結果正確、Zero與Carry正常運作、Shamt不影響或閘功能。由此可判斷或閘功能正常執行。

## IV. 右移測試



三組資料測試發現右移正常、Zero與 Carry 正常運作、右移位元數確實依照 Shamt 決定。由此可判斷右移功能正常執行。

#### V. 左移測試



三組資料測試發現左移正常、Zero 與 Carry 正常運作、左移位元數確實依照 Shamt 決定。由此可判斷左移功能正常執行。

# C. 32-bits Complete ALU

#### 1. 主程式

```
~ module CompALU(
       input [31:0] Instruction,
       output [31:0] CompALU_out,
       output
                      CompALU_zero,
                      CompALU_carry
        output
   wire [31:0] Inner_Src_1;
  wire [31:0] Inner_Src_2;
11 ~ RF Register_File(
        .Rs_addr(Instruction[25:21]),
        .Rt_addr(Instruction[20:16]),
        .Src_1(Inner_Src_1),
        .Src_2(Inner_Src_2)
19 ~ ALU Arithmetic Logical Unit(
        .Src_1(Inner_Src_1),
        .Src_2(Inner_Src_2),
        .Shamt(Instruction[10:6]),
        .Funct(Instruction[5:0]),
        .ALU_result(CompALU_out),
        .Zero(CompALU_zero),
        .Carry(CompALU_carry)
30 endmodule
              CompALU.v 程式碼
```

這程式把 Register File 與 ALU 結合起來,輸入 32-bits 的 Instruction,利用陣列表示法將 Instruction 分離出 Source Register、Target Register、Shamt、Function Code,並各自傳入 RF 與 ALU module。就像是在 CompALU 這黑盒子內將 RF 與 ALU 連接起來。

#### 2. Testbench and Simulation

每個功能都有三組測試資料,總共十五組測試向量。

```
timescale 10 ns / 1 ns
`define REGISTER_SIZE 32 // bit width
`define MAX_REGISTER 32 // index
 define DATA_FILE
`define INPUT_FILE
define OUTPUT FILE
                      "testbench/tb CompALU.out"
`define LOW 1'b0
`define HIGH 1'b1
  dule tb_CompALU;
   reg [31:0] Instruction;
   wire [31:0] CompALU_data;
   wire CompALU_zero;
   wire CompALU_carry;
                                                                CompALU UUT(
   reg clk = `LOW;
                                                                    .Instruction(Instruction),
   reg [`REGISTER_SIZE-1:0] register [0:`MAX_REGISTER-1];
   reg [31:0] read_data;
                                                                    .CompALU_data(CompALU_out),
    integer input_file;
                                                                    .CompALU zero(CompALU zero),
    integer output_file;
                                                                    .CompALU_carry(CompALU_carry)
    integer i;
                            tb_CompALU.v 初始化設定
```

設定時間單位 10ns、時間精度 1ns。宣告各變數並連接至CompALU module。

```
initial
begin: Preprocess

// Initialize inputs
// Format: OpCode_Srcladdr_Src2addr_RESERVED_shamt_funct
Instruction = 32'b000000_00000_00000_000000_000000;

// Initialize testbench files

$readmemh(`DATA_FILE, register);
input_file = $fopen(`INPUT_FILE, "r");
output_file = $fopen(`OutPUT_FILE);
// Initialize internal register

for (i = 0; i < `MAX_REGISTER; i = i + 1)
begin

UUT.Register_File.R[i] = register[i];
end

# 'DELAY; // Wait for global reset to finish
end

always
begin: ClockGenerator
# 'DELAY;
clk <= ~clk;
end

tb_CompALU.v 預處理
```

將 RF.dat 記憶體資料——匯入 Redister File 個暫存器內,並打開 tb\_CompALU.in,將檔案位址傳進 input\_file 中,方便之後使用。ClockGenerator產生週期為 20ns 的 clock。

```
begin: StimuliProcess

// Start testing
while (!$feof(input_file))
begin

$fscanf(input_file, "%\n", read_data);
@(posedge clk); // Wait clock
Instruction = read_data;
@(negedge clk); // Wait clock
$display("Instruction:%b", read_data);
$display("CompALU_data:%d, 2:%b, c:%b", CompALU_data, CompALU_zero, CompALU_carry);
$fdisplay("CompALU_data:%d, 2:%b, c:%b", $time, CompALU_data, CompALU_zero, CompALU_carry);
end

// Close output_file, "%t,%b,%b,%b", $time, CompALU_data, CompALU_zero, CompALU_carry);
end

// Close output_file for safety
$fclose(output_file);
// Stop the simulation
$stop();
end

76 endmodule

tb_CompALU.v 開始傳入資料
```


將 tb\_CompALU.in 內的測試向量,每隔一個 clock 週期,在上緣觸發時傳入 CompALU 中。最後將結果輸出至終端與 tb\_CompALU.out 檔案裡。

#### I. 加法測試




根據 address 從 RF 取的值與 RF.dat 對比後相符、加法結果正確、Zero 與 Carry 旗標正確。以上確認加法功能正常。

### Ⅱ. 减法測試




根據 address 從 RF 取的值與 RF.dat 對比後相符、減法結果正確、Zero 與 Carry 旗標正確。以上確認減法功能正常。

#### III. OR 測試




或閘運算結果正確、Zero 與 Carry 旗標正常反應。以上確認減法功能正常。

### IV. 右移測試



右移數量有確實依照 shamt 決定,結果正確、旗標正常運作,以上確定右移功能正常。

## V. 左移測試



左移數量與 shamt 相符,輸出結果正確、旗標正常運作,以上確定左移功能正常。

## D. Conclusion and Insight

一個 CPU 裡包含許多功能,我們可以把這些功能先分開實作,而每個獨立的實作就像是個黑盒子。確定個別實作沒問題後,我們只要把各個黑盒子相對應的接腳連接上就行,最後再組成一個更大的黑盒子。如此這樣模組化、階層化的去看待電路,會使得開發及維護更輕鬆。

在設計測試向量時,除了要有正常的數據外,還需添加邊緣條件,確保電路的每個輸出端都正常運作、電路可以正常處理近乎全部的輸入。像是在此專案,為了要測試 Zero 旗標,可能就要故意將兩個指定暫存器的值設相同,或兩個 Address 都指向同個暫存器。或是測試在不需要用到 Shamt 時的場景,例如

加法時,給 Shamt 一個值,看會不會對加法功能有影響,若有,表示電路不如預期。