조별 과제: 스톱워치

날짜: 2022. 11. 24

학번, 이름: 21700384 송태웅 21700794 홍준형

1. 목적

- 7 segment와 clock counter 등을 이용하여 스톱워치를 구현할 수 있다.

- PS2키보드와 UART 통신을 이용하여 스톱워치를 제어할 수 있다.

2. 과제 내용

출력	7 segment 6개
	(7 segment display의 우측에서부터 1/100초, 1/10초, 1초, 10초, 1분 단위로 표시)
상태	0: 정지 및 초기화
	1: 작동(시간이 증가하는 상태)
입력	1) PS2키보드 입력
	- ENTER 입력: 스톱워치 reset - s 입력: (초기화 후 누르는 경우) 스톱워치 카운트 시작 (일시정지 후 누르는 경우) 일시정지된 이후부터 카운트 재시작 - t 입력: 스톱워치 일시정지
	2) UART 키보드 간접 입력
	- (위의 내용과 동일)

3. Flowchart




그림 1. 스톱워치 회로도(PS2KEYBOARD)




그림 2. 스톱워치 회로도 (UART)

4. 코드 및 기능

Top module

```
timescale 1ns / 1ps
  odule stop_watch_top(
     input rst,
input RxD,
     input ps2clk,
     output ssA,
     output ssB,
     output ssG,
     output ssDP,
     output AN4,
     output AN3,
 wire clk_50;
wire clk_100;
wire [7:0] scancode;
wire err_ind;
wire [7:0] datain_ext, dataout_ext;
wire new_in, new_out;
wire [3:0] dataSecU2;
wire [3:0] dataSecU1;
wire [3:0] dataSec1;
wire [3:0] dataSec10;
wire [3:0] dataMin10;
wire [3:0] dataMin10;
 wire is_reset, is_start, is_stop;
wire mode_ps2, mode_uart;
```

```
(clk_100),
  .data6 (),
.data5 (dataMin10),
.data4 (dataMin1),
  .data3 (dataSec10),
  .data2 (dataSec1),
.data1 (dataSecU1),
            (dataSecU2),
(8'b0011_1111),
  .mask
  .ssB
  .ssE
             (ssG),
(ssDP),
  .AN7
             (AN6),
             (AN4),
  .AN4
  .AN2
  .ANØ
             (ANO)
dmodule
```

그림 3. Top module 코드

Top module은 그림 1의 회로도에 맞게 코드를 구성하였다.

• Sub module

stop_watch_control

```
timescale 1ns / 1ps
define ENTER
                                                                                 is_reset <= 1'b0;</pre>
                  'h0D
                                                                                 is stop <= 1'b0;
nodule stop_watch_control(
   input released,
   input [7:0] data,
input [7:0] dataUart,
   output reg is_reset,
output reg is_stop,
output reg is_start
always @(posedge clk)
            is_reset <= 1'b0;
             is_stop <= 1'b0;
                  is_stop
                      begin
is_reset
                                   <= 1'b0;
<= 1'b1;
<= 1'b0;
                       is_start
                              <= 1'b0;
<= 1'b0;
                  is start
                  is_stop
```

그림 4. Sub module 코드 (1)

stop_watch_control 모듈은 스톱워치 제어를 위한 제어신호를 생성한다. 키보드 's'를 눌렀다 뗄 경우, 스톱워치 동작을 의미하는 is_start 제어신호가 켜진다. 키보드 't'를 누르는 경우, 스톱워치 일시정지를 의미하는 is_stop 제어신호가 켜진다. 마지막으로 키보드 'ENTER'를 누르는 경우, 스톱워치 초기화를 의미하는 is_reset 제어신호가 켜진다.

clock_counter_top

```
timescale 1ns / 1ps
 odule clock_counter_top(
                                                                                             .is_reset
                                                                                                         (is_reset),
                                                 .is_reset
                                                             (is_reset),
                                                                                                         (min10),
                                                              (secU2),
                                                                                                         (tcMin1),
    input is_reset,
                                                                                                         (tcMin10)
    input is_stop ,
                                                              (tcSecU2)
    input is_start,
    output [3:0] dataMin1
                                                                                         assign dataMin10 = min10;
    output [3:0] dataMin10
                                                                                         assign dataMin1 = min1;
    output [3:0] dataSec1
                                                                                         assign dataSec1 = sec1;
    output [3:0] dataSec10
                                                                                         assign dataSec10 = sec10;
                                                              (rst),
   output [3:0] dataSecU1
                                                                                         assign dataSecU1 = secU1;
                                                 .is_reset
                                                              (is_reset),
    output [3:0] dataSecU2
                                                                                         assign dataSecU2 = secU2;
                                                              (secU1),
                                                              (tcSecU2),
                                                              (tcSecU1)
                                                                                         endmodule
wire tcSecU2
wire tcSecU1
wire tcSec1
wire tcSec10
wire tcMin1
                                                 .is_reset
                                                              (is_reset),
wire tcMin10
                                                 .Q
                                                              (tcSecU1),
wire [3:0] secU2
                                                              (tcSec1)
wire [3:0] secU1
wire [3:0] sec10
wire [3:0] min1
wire [3:0] min10
                                                              (rst),
clk_div_under_100(
                                                 .is_reset
                                                              (is_reset),
                                                              (tcSec1),
    .is_reset (is_reset),
                                                              (tcSec10)
    .is_stop (is_stop),
.is_start (is_start),
    .enable (inc)
                                                 .clk
                                                 .is_reset
                                                              (is_reset),
                                                              (min1),
                                                              (tcSec10),
                                                 .inc
                                                              (tcMin1)
```

그림 5. Sub module 코드 (2)

clock_counter_top 모듈은 clock divider 의 기능을 하는 clk_div_under_100 모듈과 binarry counter BC6 와 BC9로 이루어져 있다. clk_div_under_100은 100MHz인 입력 clock 으로 스톱워치의 1/100초(100Hz)를 구현하기 위해 clock 의 rising edge 마다 증가하는 count 변수가 106번마다 enable 신호를 켜도록 구현하였다. 이 enable 신호를 1/100초 단위의 시간을 count 하는 BC9의 increment 입력으로 주었으며, 이를 기준으로 1/10초, 1초, 10초, 1분, 10분 단위의 시간을 count 하는 BCD counter를 자동으로 동기화할 수 있다.

clk_div_under_100

```
module clk_div_under_100(
    input clk, // 100MHz
    input rst,
    input is_reset,
    input is_stop ,
    input is_start,
    output reg enable
    );

localparam MILLS102CNT = 1000000;

integer cnt;

always @(posedge clk)

    if (rst || is_reset)
        begin
        cnt <= 0;
        enable <= 0;
    end

else if(is_start)
    if (cnt < MILLS102CNT)
    begin
        cnt <= cnt + 1;
        enable <= 0;
    end

else

begin
    cnt <= 0;
    end

else

begin
    cnt <= cnt + 2;
    end

else

begin
    enable <= 0;
    end

else if (is_stop)

begin
    cnt <= cnt;
    end

else if (is_stop)

begin
    cnt <= cnt;
    end

else if (is_stop)</pre>
```

그림 6. Sub module 코드 (3)

◆ BC6

```
"timescale 1ns / 1ps
module BC6 (clk, rst, is_reset, inc, Q, TC);
input rst, clk;
input is_reset;
input inc;
output reg [3:0] Q;
output TC;

wire finl;
always @(posedge clk)
   if(rst || is_reset) Q <= 4'd0;
   else if (inc)
       if(fin) Q <= 4'd0;
       else Q <= Q + 1;
assign fin = (Q == 4'd5) ? 1 : 0;
assign TC = fin & inc;
endmodule</pre>
```

그림 7. Sub module 코드 (4)

```
'timescale 1ns / 1ps
module BC9 (clk, rst, is_reset, inc, Q, TC);
input rst, clk;
input inc;
input is_reset;
output reg [3:0] Q;
output TC;

wire finl;
always @(posedge clk)
   if(rst || is_reset) Q <= 4'd0;
   else if (inc)
    if(fin) Q <= 4'd0;
   else Q <= Q + 1;
assign fin = (Q == 4'd9)?1:0;
assign TC = fin & inc;
endmodule</pre>
```

그림 8. Sub module 코드 (5)

5. 결과

- Testbench
 - stop_watch_control

```
timescale 1ns / 1ps
module tb_stop_watch_control;
reg clock, reset;
reg released;
reg [7:0] scancode;
reg [7:0] dataUart;
wire is_reset, is_stop, is_start;
   clock,
    reset,
    released,
    scancode,
    dataUart,
    is_reset,
    is_stop,
    is_start
always #5 clock = ~clock;
```

```
clock = 1'b0;
reset = 1'b1;
released = 1'b0;
scancode = 'h00;
dataUart = 'hxx;
#10 reset = 1'b0;
#30 scancode = 'h73; // START
   released = 1'b1;
#15 released = 1'b0;
#30 scancode = 'h74; // STOP
#30 scancode = 'h0D; // ENTER
#30 scancode = 'h73; // START
    released = 1'b1;
#30 scancode = 'h74; // STOP
   released = 1'b0;
#30 scancode = 'h73; // START (x)
#30 scancode = 'h0D; // ENTER
#10 $stop;
```

그림 9. testbench 코드 (1)




그림 10. 시뮬레이션 결과 (1)

stop_watch_control 모듈의 시뮬레이션을 통해 테스트 입력에 대해 올바른 제어신호가 생성되는지 확인하였다. 모든 값이 초기화 된 상태에서 먼저, 키보드 's'에 해당하는 값('h73)과 released bit에 1을 주어 키보 드 's'를 눌렀다 뗀 경우의 테스트 입력을 주었을 때, 스톱워치 작동을 의미하는 제어신호인 is_start bit가 1로 켜진 것을 확인할 수 있다. 다음으로 키보드 't'에 해당하는 값('h74)을 준 경우, 스톱워치 일시정지를 의미하는 제어신호인 is_stop bit가 1로 켜지고, is_start bit는 0으로 꺼지는 것을 확인할 수 있다. 키보드 'ENTER'에 해당하는 값('h0D)을 준 경우, 스톱워치 초기화를 의미하는 제어신호인 is_reset bit가 1로 켜지고, 나머지 제어신호는 0으로 꺼지는 것을 확인할 수 있다. 마지막으로, 키보드 's'에 해당하는 값('h73)과 released bit가 0인 경우에는 제어신호의 변화가 없음을 확인할 수 있다.

■ BC6

```
timescale 1ns / 1ps
module tb_BC6;
reg clock, reset;
reg is_reset;
wire [3:0] Q;
   clock.
   reset,
   is reset,
   Q,
always #5 clock = ~clock;
   reset = 1'b1;
   is_reset = 1'b0;
   inc = 1'b0;
   #10 reset = 1'b0;
       inc = 1'b1;
   #85 is_reset = 1'b1;
   #5 is_reset = 1'b0;
   #50 $stop;
endmodule
```

그림 11. testbench 코드 (2)




그림 12. 시뮬레이션 결과 (2)

위 그림은 4 bit BCD counter에 modulo 5 연산을 적용하여 0부터 5까지 카운트하는 BCD counter에 대한 시뮬레이션 결과이다. increment를 의미하는 inc 신호는 항상 1로 켜진 상태를 가정하고, 시뮬레이션 하였다. 먼저, counter 출력인 Q가 0부터 5까지 증가한 후, TC bit가 1로 켜진다. 이후 다시 Q는 0으로 돌아가고, TC bit도 0으로 꺼지는 것을 확인할 수 있다. 추가적으로 스톱워치 컨트롤러에서 출력되는 is_reset 신호가 1로 켜진 경우, Q가 0으로 초기화 되는 것을 확인할 수 있다.

```
timescale 1ns / 1ps
module tb_BC9;
reg clock, reset;
reg is_reset;
reg inc;
wire [3:0] Q;
   clock,
   reset,
   is_reset,
always #5 clock = ~clock;
   is_reset = 1'b0;
   inc = 1'b0;
   #10 reset = 1'b0;
      inc = 1'b1;
   #150 is_reset = 1'b1;
   #10 is_reset = 1'b0;
   #100 $stop;
endmodule
```

그림 13. testbench 코드 (3)




그림 14. 시뮬레이션 결과 (3)

위 그림은 4 bit BCD counter에 modulo 9 연산을 적용하여 0부터 9까지 카운트하는 BCD counter에 대한 시뮬레이션 결과이다. 위에서 기술한 BC6와 동일한 원리로 작동하며, 정상적으로 동작하는 것을 확인할 수 있다.

- 데모영상
 - ◆ PS2KEYBOARD
 - ◆ <u>UART</u>