ENSEA — 2e année — MANAGEMENT_PROJET_S7

Projet 2A « Conception d'une Électronique Modulaire (Bus CAN) »

Dossier de définition

Banc de test CAN

Référence	G69-BANC-001
Version	v0.1
Date	22/09/2026
Statut	Brouillon — schémas uniquement
Groupe	69
Auteurs	Samuel GOMRI, Dylan KIATI, Hugo MATHOUX
Encadrants	Yves HECKEL, Julien SEIGNEURBIEUX
Documents liés	ICD des groupes partenaires (documents distincts, cycles de vie propres)

Ce document décrit l'outil interne du groupe 69 servant à valider le standard CAN commun et les ICD produits avec les groupes partenaires. Il est distinct des ICD : ceux-ci décrivent l'interface convenue avec chaque projet, tandis que le présent dossier définit le moyen de la vérifier. Le banc est générique et ne privilégie aucun projet : chaque groupe partenaire est traité au même niveau, les besoins spécifiques étant couverts par des variantes de configuration et non par une conception dédiée. Document vivant, versionné à chaque évolution.

Contents

1 Objet et périmètre **1**

2 Architecture de principe **1**
2.1 Schéma bloc 1
2.2 Principe de lecture 1
2.3 Choix des composants structurants 2

3 Nomenclature **2**

4 Schémas électriques **2**
4.1 Schéma type d'un nœud (Nucleo-G431KB + TJA1051T/3) 2
4.2 Schéma du bus complet 3
4.3 Distribution d'alimentation 3
4.4 Circuit d'injection de fautes 4
4.5 IHM locale d'un nœud 5
4.6 Protocole de synchronisation ARM/GO 6

5 Tableau de câblage **7**

6 Configuration logicielle minimale **7**

7 Protocole de validation **7**

8 Historique des versions **7**

1 Objet et périmètre

[À rédiger : rédaction complète du périmètre]

Le banc de test doit permettre de démontrer les six fonctions suivantes, qui structurent le protocole de validation (§7) :

1. Validation de la couche physique (niveaux différentiels, terminaisons, débit 500 kbit/s) ;
2. Démonstration de l'arbitrage entre au moins trois nœuds émetteurs simultanés ;
3. Validation de l'encodage des messages définis dans l'ICD ;
4. Tests de robustesse par injection de fautes ;
5. Démonstration pédagogique à destination de l'ensemble des groupes partenaires, sans distinction de projet ;
6. Validation de l'isolation galvanique, pour toute intégration à proximité d'électronique de puissance.

2 Architecture de principe

Le banc est constitué d'un noyau fonctionnel (nœuds + couche physique + câblage) sur lequel se greffent des équipements de mesure et de visualisation branchés en dérivation.

2.1 Schéma bloc




Figure 1: Architecture de principe du banc : quatre nœuds sur un bus terminé aux deux extrémités. Chaque nœud porte sa propre IHM locale (écran et LEDs) ; instrumentation et IHM PC sont en dérivation.

2.2 Principe de lecture

- Chaque nœud est composé d'un microcontrôleur (contrôleur CAN intégré) et d'un transceiver qui réalise l'interface électrique avec le bus.
- Le bus est une paire torsadée terminée par 120 Ω à *chacune* de ses deux extrémités, et uniquement là.

- Le sniffer CANable est un nœud passif supplémentaire : il acquitte les trames mais n'en émet pas hors phases d'injection volontaire.
- L'oscilloscope observe le signal différentiel sans charger le bus.

2.3 Choix des composants structurants

Microcontrôleur STM32 (Nucleo-G431KB), aligné sur la cible des groupes partenaires. Le périphérique FDCAN est configuré en mode *Classic* (CAN 2.0A, identifiants 11 bits, 500 kbit/s) ; la capacité CAN FD reste disponible sans changement matériel.

Transceiver TJA1051T/3 : alimentation $V_{CC} = 5\,\text{V}$ pour des niveaux différentiels conformes ISO 11898-2, broche $V_{IO} = 3{,}3\,\text{V}$ pour une interface logique directe avec le STM32 sans adaptation de niveau. Ce choix répond au point soulevé par l'encadrement sur la tension d'alimentation.

3 Nomenclature

[À rédiger : BOM détaillée par lot avec références fournisseur et coûts]

4 Schémas électriques

4.1 Schéma type d'un nœud (Nucleo-G431KB + TJA1051T/3)

Le schéma ci-dessous est identique pour N1, N2 et N3. Le nœud N4 (Blue Pill STM32F103) suit le même principe avec les broches PA11/PA12 du bxCAN.




Figure 2: Schéma électrique d'un nœud : le STM32 dialogue en 3,3 V avec le transceiver via V_{IO} ; le transceiver est alimenté en 5 V côté bus. Broche S à la masse pour le mode normal (haute vitesse).

Nucleo-G431KB	TJA1051T/3	Fonction	Remarque
PA12 (FDCAN1_TX)	1 – TXD	Données MCU → bus	niveau 3,3 V
PA11 (FDCAN1_RX)	4 – RXD	Données bus → MCU	niveau V_{IO}
3V3	5 – V_{IO}	Référence logique	fixe le seuil TXD/RXD
5V	3 – V_{CC}	Alimentation étage bus	4,5 V à 5,5 V
GND	2 – GND	Masse commune	reliée au GND du bus (DB9-3)
–	8 – S	Sélection de mode	à GND = normal ; à V_{IO} = silencieux
–	7 – CANH	Bus	DB9 broche 7
–	6 – CANL	Bus	DB9 broche 2

Table 1: Correspondance des broches pour un nœud. Les repères Arduino Nano des broches PA11/PA12 sur la Nucleo-32 sont à confirmer sur le manuel UM2397 avant câblage.

Points de conception.

- La broche **S** permet, si elle est reliée à une GPIO au lieu de GND, de placer le nœud en mode *silencieux* (écoute seule) par logiciel : utile pour le protocole de validation (nœud témoin) sans recâblage.
- Les condensateurs de découplage C_1 (sur V_{CC}) et C_2 (sur V_{IO}) valent 100 nF chacun et sont placés au plus près des broches du transceiver.
- Le 5 V peut être pris sur la broche 5V du Nucleo (alimenté par USB) ou sur le rail 5 V du banc (§4.3). Ne pas connecter les deux sources simultanément.

4.2 Schéma du bus complet




Figure 3: Topologie du bus : ligne principale terminée aux deux extrémités, cinq points de raccordement en dérivation courte. Le CANable occupe le dernier connecteur.

Brochage DB9 (CiA 303-1). Tous les connecteurs du banc utilisent le même brochage afin qu'un nœud puisse être branché sur n'importe quel point sans risque d'erreur.

Broche DB9	Signal	Couleur préconisée
2	CAN_L	bleu
3	GND (référence)	noir
7	CAN_H	rouge (ou blanc)
9	+5V (optionnel, alimentation d'un nœud)	rouge
1, 4, 5, 6, 8	non connectés	–

Table 2: Brochage des connecteurs J1 à J5.

Règles de topologie.

- Deux terminaisons exactement, aux deux extrémités physiques de la ligne.
- Dérivations (stubs) les plus courtes possible ; aucun nœud « en bout de stub long ».
- Le blindage du câble est relié à la masse en un seul point (éviter les boucles de masse) ; ce point est à reprendre au cas par cas lors de chaque intégration (isolation galvanique).

4.3 Distribution d'alimentation

Bilan de puissance (ordre de grandeur). Les valeurs ci-dessous sont des estimations à confirmer par la mesure lors de la recette du banc.




Figure 4: Distribution d'alimentation : un rail 5 V unique issu d'un convertisseur DC/DC, le 3,3 V de chaque nœud est produit localement par le régulateur de sa carte.

Consommateur	**Courant typ.**	**Qté**	**Total**
Nucleo-G431KB (5 V)	60 mA	3	180 mA
Blue Pill F103 (5 V)	40 mA	1	40 mA
TJA1051T/3 en émission	50 mA	4	200 mA
Capteurs (IMU, Hall, DS18B20)	20 mA	–	40 mA
Total estimé			≈ 0,5 A

Table 3: Bilan de puissance : un convertisseur 2 A offre une marge confortable.

Règles.

- Un nœud est alimenté *soit* par le rail 5 V du banc (VIN), *soit* par son USB (programmation/débogage), jamais les deux à la fois. Sur Nucleo, retirer le cavalier idoine si les deux sources doivent coexister (voir UM2397).
- Masse unique : le GND du rail d'alimentation est aussi le GND de référence du bus (DB9 broche 3).
- Pour l'étude d'isolation galvanique, un nœud sera doté d'un transceiver isolé (ISO1050 / ADM3053) avec alimentation séparée ; cette variante sera ajoutée en v0.1+1.

4.4 Circuit d'injection de fautes

Trois interrupteurs à bascule permettent de reproduire les défauts les plus courants d'un bus CAN sans démonter le banc. Ils sont regroupés sur un boîtier de commande à l'extrémité R_{T2}.

Rep.	**Faute simulée**	**Position nominale**	**Effet attendu (à mesurer)**
SW1	Perte d'une terminaison	fermé	Dégradation du signal, hausse du taux d'erreur
SW2	Court-circuit CAN_H/CAN_L	ouvert	Erreurs de bit, passage des nœuds en *bus-off*
SW3	Retrait d'un nœud à chaud	fermé	Le reste du bus continue de fonctionner

Table 4: Fonctions d'injection de fautes. Les critères de réussite sont détaillés au §7.

Précautions. SW2 ne doit être fermé que brièvement : le TJA1051T/3 est protégé contre les courts-circuits sur le bus (limitation de courant interne) mais le maintien prolongé échauffe le composant. Ne jamais actionner SW2 pendant que le nœud isolé galvaniquement (variante future) est sous tension côté puissance.




Figure 5: Circuit d'injection de fautes : SW1 retire la terminaison R_{T2}, SW2 court-circuite les deux lignes, SW3 (bipolaire) déconnecte le nœud N4 en fonctionnement.

4.5 IHM locale d'un nœud

Chaque nœud porte son propre afficheur et ses propres indicateurs. Cette IHM locale est ce qui permet de prouver qu'un nœud *donné* a bien reçu et décodé un message : l'IHM PC, branchée en dérivation, ne démontre que le passage de la trame sur le bus.




Figure 6: IHM locale : l'écran OLED partage le bus I^2C avec le capteur du nœud (adresses distinctes), ce qui ne consomme aucune broche supplémentaire. Trois LEDs donnent l'état en temps réel.

Contenu affiché. L'écran est organisé en trois zones, dont le contenu constitue la preuve visuelle recherchée pour chaque test du §7 :

Zone	Contenu	Ce que cela démontre
Identité	Nom du nœud, débit, état du contrôleur (*error-active* / *error-passive* / *bus-off*)	Le nœud est configuré comme prévu et son état d'erreur est observable sans PC
Dernier reçu	Identifiant, octets bruts, puis valeur décodée selon l'ICD	L'encodage octet par octet de l'ICD est correct de bout en bout
Compteurs	Trames émises et reçues, TEC, REC, arbitrages perdus, ARM reçus	Comportement cumulé : arbitrage et gestion d'erreur

Table 5: Organisation de l'affichage local.


Sources des informations. L'état du contrôleur et les compteurs d'erreur TEC/REC sont lus directement dans les registres du périphérique FDCAN (registres `PSR` et `ECR`) : aucune logique de comptage n'est à écrire, ce qui garantit que l'affichage reflète le comportement réel du matériel et non une interprétation logicielle.

Contrainte de temps d'exécution. Le rafraîchissement d'une image complète en I^2C à 400 kHz demande environ 10 ms, soit l'équivalent d'une vingtaine de trames à 500 kbit/s. Le rafraîchissement ne doit donc **jamais** être effectué dans la routine d'interruption de réception : celle-ci se limite à recopier la trame dans un tampon, la boucle principale rafraîchissant l'écran à cadence fixe (5 Hz to 10 Hz). Faute de quoi la file de réception déborde et le banc mesure ses propres défauts logiciels au lieu du comportement du bus.

4.6 Protocole de synchronisation ARM/GO

Pour que le test d'arbitrage ait valeur de preuve, les nœuds contendants doivent émettre *réellement* au même instant. Trois programmes indépendants émettant « à peu près en même temps » ne démontrent rien.

La synchronisation est obtenue par le bus lui-même, sans aucun signal externe, en exploitant une propriété du contrôleur CAN : lorsque plusieurs nœuds ont une trame en attente dans leur boîte d'émission alors que le bus est occupé, tous démarrent leur émission au même bit dès que le bus redevient libre, après les trois bits d'intermission. L'alignement est réalisé par le matériel, pas par le logiciel.



Les trois nœuds arment leur émission pendant que la trame GO occupe le bus. La durée de GO (≈ 250 µs) est supérieure de deux ordres de grandeur à la latence d'interruption, ce qui garantit que tous sont armés avant la libération du bus. Le départ simultané est alors imposé par le matériel.

Figure 7: Protocole ARM/GO : la trame GO sert de fenêtre d'occupation du bus, pendant laquelle les contendants arment leur émission. L'arbitrage qui suit est donc réel.

Identifiant	Nom	Rôle
0x010	ARM	Ordre d'armement. À sa réception, chaque contendant place sa trame de test dans sa boîte d'émission et incrémente son compteur *ARM reçus*.
0x011	GO	Trame de 8 octets sans contenu utile : elle occupe le bus le temps que tous les contendants aient armé.

Table 6: Identifiants de service à réserver. Ces deux identifiants doivent être déclarés comme réservés dans les ICD, faute de quoi un groupe partenaire pourrait les réutiliser pour un signal applicatif.

Contrôle de validité du test. Si un nœud arme trop tard (interruption masquée, traitement bloquant), il rate la fenêtre et émet seul juste après : il apparaîtrait alors comme vainqueur sans avoir affronté personne, et le résultat serait faux sans que rien ne le signale. La parade est le compteur *ARM reçus* affiché sur chaque écran : avant de lire le classement, on vérifie que tous les contendants affichent la même valeur. En cas d'écart, le test est invalide et doit être rejoué.

Résultat attendu. Après 1000 cycles, les afficheurs doivent montrer un classement conforme à l'ordre des identifiants, l'identifiant le plus faible étant le plus prioritaire :

Nœud	Identifiant	Gagnés	Perdus	ARM reçus
N1	0x100	1000	0	1000
N2	0x200	0	1000	1000
N3	0x300	0	1000	1000

Table 7: Résultat attendu du test d'arbitrage. Tout écart sur la colonne *ARM reçus* invalide le test.

Réutilisabilité. Le protocole ARM/GO n'utilise que des trames CAN standard et aucun signal hors bus. Il constitue donc une brique que les groupes partenaires peuvent reprendre telle quelle pour vérifier l'arbitrage sur leur propre réseau.

5 Tableau de câblage

[À rédiger : tableau exhaustif broche à broche pour les cinq connecteurs et le boîtier de fautes]

6 Configuration logicielle minimale

[À rédiger : paramètres FDCAN pour 500 kbit/s en mode Classic (horloge, prescaler, segments), broches, bibliothèque HAL]

7 Protocole de validation

[À rédiger : sept tests au format objectif / montage / procédure / critère de réussite / résultat]

8 Historique des versions

Version	Date	Modifications
v0.1	22/09/2026	Création. Architecture de principe et schémas électriques (§2, §4). Autres sections en squelette.