Planning prévisionnel du projet — v4.0

Conception d'une électronique modulaire (bus CAN) — Samuel Gomri · Dylan Kiati · Hugo Mathoux

Séances le mardi après-midi (4 h). Semaine 1 = semaine du 22 septembre 2026 (séance n° 2) ; rendu final le 10 janvier 2027. Semaines 6, 14 et 15 supposées non travaillées, à confirmer. La colonne « Avant S1 » regroupe le travail réalisé du 1er au 21 septembre. Les attributions reprennent la matrice RACI G69-GP-001 v0.1.

Samuel · Dylan · Hugo · Ensemble · prévu · réalisé · conditionnel · jalon / revue · semaine non travaillée (à confirmer) · aujourd'hui



Samuel Dylan Hugo Ensemble prévu réalisé conditionnel jalon / revue semaine non travaillée (à confirmer) aujourd'hui

Tâche	État	Avant S1	Sept. 1 (22)	2 (29)	Octobre 3 (6)	4 (13)	5 (20)	6 (27)	Novembre 7 (3)	8 (10)	9 (17)	10 (24)	Décembre 11 (1)	12 (8)	13 (15)	14 (22)	15 (29)	Janv. 16 (5)
L2 — Banc de test (matériel)																		
Schémas du dossier de définition v0.1	Fait																	
Dossier v0.2 : corrections de brochage (vérif. UM2397)	Prévu																	
Inventaire du matériel disponible à l'école	Prévu																	
Validation du budget et commande du matériel	Prévu																	
Réception du matériel	Prévu																	
Dossier v0.3 : nomenclature, câblage, config. logicielle	Prévu																	
Alimentation (rail 5 V, 3,3 V local) et masse commune	Prévu																	
Câblage du bus, DB9, terminaisons amovibles	Prévu																	
Points de test oscilloscope	Prévu																	
Plaque de montage	Prévu																	
Boîtier d'injection de fautes (SW1 à SW3)	Prévu																	
L3 — Briques logicielles																		
Générateur de code depuis l'ICD (C, Python, DBC, LaTeX)	Fait																	
Bibliothèque encodage / décodage et tests sur PC	Fait																	
Protocole ARM/GO, tampon circulaire, heartbeat	Fait																	
Firmware N1 à N3 (écrit, non testé sur carte)	Fait																	
Outil PC canbench	Fait																	
Calcul du bit timing à 500 kbit/s (script)	Fait																	
Procédure de mise en route et autotest	Fait																	
Brouillons §6 configuration et §7 protocole de validation	Fait																	
Revue croisée du dépôt : chacun compile et flashe	Prévu																	
Firmware N4 (Blue Pill STM32F103)	Prévu																	
IHM locale : écran OLED et LEDs	Prévu																	
Capteurs réels ou simulateurs (selon avis encadrants)	*Conditionnel*																	
Utilisation et maintenance de canbench	Prévu																	
Documentation d'architecture et intégration continue	Prévu																	
Notice d'utilisation pour les groupes partenaires	Prévu																	

aujourd'hui (22/09 au soir)

Samuel Dylan Hugo Ensemble prévu réalisé conditionnel jalon / revue semaine non travaillée (à confirmer) aujourd'hui

Tâche	État	Avant S1	Sept. 1 (22)	Sept. 2 (29)	Octobre 3 (6)	Octobre 4 (13)	Octobre 5 (20)	Octobre 6 (27)	Novembre 7 (3)	Novembre 8 (10)	Novembre 9 (17)	Novembre 10 (24)	Décembre 11 (1)	Décembre 12 (8)	Décembre 13 (15)	Décembre 14 (22)	Décembre 15 (29)	Janv. 16 (5)
L4 — Mesures & validation																		
Relecture du protocole de validation (T1 à T7)	Prévu																	
Mise en route phase 1 : bouclage interne	Prévu																	
Mise en route phases 2 et 3 : échanges, débit	Prévu																	
Mesure du point d'échantillonnage	Prévu																	
Oscilloscope : signal différentiel, terminaison manquante	Prévu																	
Arbitrage ARM/GO sur 1 000 cycles	Prévu																	
Comparatif TJA1051T/3 et SN65HVD230	Prévu																	
Analyse sécurité et réglementaire du banc	Prévu																	
Injection de fautes et bus-off (N4)	Prévu																	
Mesure de charge du bus	Prévu																	
Exécution de la recette complète	Prévu																	
Dossier de mesures	Prévu																	
L5 — Livrables évalués																		
Rapport écrit	Prévu																	
Transfert final aux groupes partenaires	Prévu																	
Support oral	Prévu																	
Répétition de la soutenance	Prévu																	
Bilan de clôture, écart prévu / réalisé	Prévu																	
Jalons																		
J1 — Matériel commandé, dépôt en place																		
J2 — 1re trame échangée entre deux Nucleo																		
J3 — Les quatre nœuds dialoguent																		
J4 — Banc complet, IHM et injection de fautes																		
J5 — Recette passée, 4 ICD en v1																		
J6 — Rendu final (10 janvier 2027)																		

aujourd'hui (22/09 au soir)

Composition du banc de test

Quatre nœuds STM32 sur un même bus, conformément au dossier de définition G69-BANC-001. Le choix d'une famille unique fait du banc un miroir fidèle de l'environnement des groupes partenaires. L'interopérabilité reste démontrée entre **deux contrôleurs CAN différents** (FDCAN du G431, bxCAN du F103) et **deux transceivers** (TJA1051T/3, et SN65HVD230 en comparatif mesuré).

Nœud	Microcontrôleur	Transceiver	Rôle	Ce qu'il démontre
N1	Nucleo-G431KB (FDCAN, mode Classic)	TJA1051T/3 (5 V, VIO 3,3 V)	Maître — commande énergie	Le cas typique des groupes partenaires : un STM32 récent, sans adaptation de niveau
N2	Nucleo-G431KB	TJA1051T/3	Capteurs IMU et vitesse *	Encodage et décodage de bout en bout selon l'ICD, visible sur l'écran local
N3	Nucleo-G431KB	TJA1051T/3	Capteurs température et batterie *	Réception filtrée ; troisième contendant pour l'arbitrage ARM/GO
N4	Blue Pill STM32F103 (bxCAN)	TJA1051T/3	Nœud fautif (tests)	Robustesse : injection de fautes, bus-off, et un second type de contrôleur CAN sur le même standard
—	PC + CANable 2.0	—	Analyseur (SavvyCAN, python-can)	Observation du trafic réel, injection de trames

* Capteurs réels ou signaux simulés : arbitrage demandé aux encadrants (tâche conditionnelle en L3).

Infrastructure du banc	Pourquoi c'est indispensable
Masse commune à tous les nœuds	Le CAN est différentiel mais ne tolère qu'une plage limitée de mode commun. Sans masse reliée entre les cartes, la communication échoue de façon erratique : c'est la première cause d'échec d'un banc improvisé.
Alimentation unique	Un rail 5 V commun alimente l'étage bus des transceivers (VCC du TJA1051T/3) ; le 3,3 V de la logique et de VIO est produit localement par le régulateur de chaque carte. Évite d'alimenter chaque carte par un PC différent, ce qui créerait des masses flottantes. Jamais USB et rail 5 V en même temps sur un même nœud.
Terminaisons 120 Ω amovibles	Permettent de retirer volontairement une terminaison (SW1) pour observer les réflexions à l'oscilloscope. Une terminaison soudée en dur interdit cette démonstration.
Connecteurs DB9 au brochage unique	Brancher ou débrancher un nœud en quelques secondes, sans redémonter le bus : nécessaire pour l'injection de fautes.
Points de test CAN_H / CAN_L	Sonde d'oscilloscope accessible sans rien débrancher.
Plaque de montage	Le banc survit d'une séance à l'autre et se transporte. Sans support, tout est à recâbler chaque mardi.
Schéma électrique et nomenclature	Sans eux, le banc n'est pas reproductible par un autre groupe, et ce n'est donc pas une brique réutilisable.

Calendrier des séances

Sem.	Date (mardi)	Séance	Objectif principal
1	22 sept. 2026	2	*Réalisé :* schémas du dossier v0.1 ; RACI et registre de risques v0.1 ; logiciel du banc (hors séance, le soir) ; courriel d'avancement aux encadrants
2	29 sept. 2026	3	**J1** — matériel commandé, dépôt Git partagé ; réservation de 0x010/0x011 puis diffusion des ICD ; inventaire ; dossier v0.2 ; validation RACI et risques en équipe ; début de la revue croisée du dépôt
3	6 oct. 2026	4	Fin de la diffusion et relances partenaires ; dossier v0.2 publié ; règle de synchronisation des ICD ; démarrage du firmware N4 ; relecture du protocole T1 à T7 ; démarrage CBDD
4	13 oct. 2026	5	Réception du matériel ; alimentation et masse commune ; câblage du bus ; dossier v0.3 ; mise en route phase 1
5	20 oct. 2026	6	**J2** — une trame circule entre deux Nucleo ; phases 2 et 3 ; mesure du point d'échantillonnage ; 1re revue encadrants
6	27 oct. 2026	—	Vacances (à confirmer)
7	3 nov. 2026	7	IHM locale ; boîtier d'injection de fautes ; mesures à l'oscilloscope ; capteurs ou simulateurs
8	10 nov. 2026	8	**J3** — les quatre nœuds dialoguent ; test d'arbitrage ARM/GO
9	17 nov. 2026	9	Comparatif des transceivers ; injection de fautes ; analyse sécurité et réglementaire ; 2e revue encadrants
10	24 nov. 2026	10	Fin de l'injection de fautes ; documentation d'architecture ; démarrage de la notice et du rapport
11	1er déc. 2026	11	**J4** — banc complet avec IHM et injection de fautes ; mesure de charge ; accompagnement des groupes prêts
12	8 déc. 2026	12	Consolidation des 4 ICD ; exécution de la recette ; dossier de mesures
13	15 déc. 2026	13	**J5** — recette passée, 4 ICD en v1 ; transfert aux partenaires ; 3e revue encadrants
14–15	22–29 déc. 2026	—	Vacances — rédaction du rapport à distance
16	5 janv. 2027	14	**J6** — finalisation du rapport, répétition de l'oral, bilan de clôture. Rendu final le 10 janvier 2027

Chemin critique

Validation du budget → commande → réception du matériel → alimentation et câblage → mise en route (J2) → firmware N4 et IHM (J3) → mesures et injection de fautes (J4) → recette (J5) → rapport (J6).

Le logiciel du banc, écrit en semaine 1, **sort du chemin critique**. C'est désormais le matériel qui limite l'avancement : tout retard de commande décale directement J2 et la suite. Les ICD (L1) gardent volontairement de la marge et ne doivent jamais bloquer le reste.

Risques

Les risques sont suivis dans un **registre unique**, G69-GP-002, qui remplace le tableau de la v3.0. Ceux qui pèsent le plus sur ce planning :

- **R6** (critique) — commande du matériel trop tardive ;
- **R8** — erreurs de brochage non corrigées avant câblage ;
- **R13** — connaissance du dépôt concentrée sur une personne ;
- **R16** — points d'échantillonnage incohérents entre nœuds.

Écarts par rapport à la v3.0

L'écart entre prévu et réalisé fait partie de ce qui démontre la maîtrise du projet : il est donc tracé ici plutôt qu'effacé.

Sujet	v3.0	v4.0 et raison
Architecture du banc	Trois familles de µC : STM32, ESP32 (TWAI), Arduino + MCP2515	STM32 exclusivement (3 Nucleo-G431KB + Blue Pill), aligné sur le brief et le dossier G69-BANC-001. Tâches ESP32, Arduino et portage supprimées ; tâche firmware N4 ajoutée ; J3 redéfini.
Transceiver	MCP2562	TJA1051T/3 sur les quatre nœuds, SN65HVD230 en comparatif mesuré. Le MCP2562 reste la référence de repli.
Groupes partenaires	5 ICD, dont Gyropode	4 ICD (Cobot RMD-X, Ecomarathon, Formula Student, MIR1000), traitées à parité : mêmes dates pour les quatre.
Briques logicielles	Prévues des semaines 2 à 9	Écrites en semaine 1, hors séance (générateur, bibliothèque, firmware N1 à N3, canbench, bit timing, mise en route). Compilées et testées sur PC, **pas encore sur carte**. Ajout d'une revue croisée pour que toute l'équipe s'approprie le dépôt.
Gestion de projet	RACI et registre à produire ; tableau de risques dans le planning	RACI (G69-GP-001) et registre (G69-GP-002) v0.1 réalisés en semaine 1. Registre unique G69-GP-002.
Espaces partagés	Git et Drive en semaine 1	Drive en place. Le code existe dans un dépôt Git local ; sa mise en ligne partagée est reportée en semaine 2 (condition de la revue croisée).
Tâches de la semaine 1	Diffusion des ICD, inventaire, réservation du matériel	Reportées en semaine 2. La réservation de 0x010/0x011 dans le modèle d'ICD est placée **avant** la diffusion, pour que les partenaires reçoivent directement la bonne version.
Nouvelles tâches	—	Dossier v0.2 (corrections de brochage), règle de synchronisation des ICD, capteurs ou simulateurs (conditionnel), courriel d'avancement.
Chemin critique	Passait par le bit timing et la bibliothèque logicielle	Passe par la commande et l'assemblage du matériel.

Comment tenir ce planning à jour

En fin de chaque séance, cinq minutes suffisent :

1. Noter ce qui a réellement été fait, et ce qui a glissé.
2. Corriger les dates en conservant l'ancienne version (v4.0, v4.1…) et reporter l'écart dans le tableau ci-dessus.
3. Reporter tout nouveau risque dans le registre G69-GP-002.
4. Mettre à jour le journal de l'ICD du groupe rencontré.

Journal des versions

Date	Version	Modifications
22/09/2026	v3.0	52 tâches, 6 jalons, 6 lots ; banc hétérogène à trois familles de microcontrôleurs.
22/09/2026	v4.0	Réalignement sur l'architecture STM32 seule et sur 4 groupes partenaires ; état d'avancement réel au soir de la semaine 1 intégré (colonne « Avant S1 », barres réalisées, tâches non faites reportées en semaine 2) ; attributions alignées sur la RACI ; tableau de risques remplacé par le registre G69-GP-002 ; tableau des écarts ajouté.