• Цифровая схема — схема, в которой есть только два логических значения сигнала.

• Цифровая схема — схема, в которой есть только два логических значения сигнала.

#### Аналоговый сигнал



аналоговый сигнал

#### Цифровой сигнал



цифровой сигнал

• Цифровая схема — схема, в которой есть только два логических значения сигнала.






цифровой сигнал


• Вентиль — электронное устройство, которое может вычислять различные функции от двузначных сигналов, преобразуя соответствующим образом входные сигналы в выходной логический сигнал.

• Вентиль на базе электромагнитного реле




реле разомкнуто, на выходе сигнала нет

- Вентиль на базе электромагнитного реле
- Под действием силы, которая возникает в катушке при появлении сигнала на входе, верхняя пластина смещается и замыкает выходную цепь. Входное напряжение может быть малым, а выходное — большим.




реле разомкнуто, на выходе сигнала нет




реле замкнуто, на выходе есть сигнал

- Вентиль на базе электромагнитного реле
- Под действием силы, которая возникает в катушке при появлении сигнала на входе, верхняя пластина смещается и замыкает выходную цепь. Входное напряжение может быть малым, а выходное — большим.
- Если в качестве выхода использовать верхний контакт, то получим двухпозиционное реле (double-throw). У него два электрически противоположных выхода: когда на одном есть напряжение, на другом его нет.




реле разомкнуто, на выходе сигнала нет



реле замкнуто, на выходе есть сигнал

- Вентиль «И» (AND)
- Реализуется при подключении двух реле последовательно
- Вычисляет элементарную логическую функцию «И»




последовательное подключение двух реле





- Вентиль «ИЛИ» (OR)
- Реализуется при подключении двух реле параллельно
- Вычисляет элементарную логическую функцию «ИЛИ»




параллельное подключение двух реле





- Одно двухпозиционное реле является инвертором, который меняет сигнал на противоположный
- Вентиль «ИЛИ-НЕ» (NOR)
- Вентиль «И-НЕ» (NAND)
- Вентиль «Исключающее ИЛИ» (Exclusive OR)





- Впервые идею об использовании электрических устройств для вычисления логических выражений предложил Клод Шеннон (1937 год)
- Таблицы истинности вентилей

«И»	0	1				«ИЛИ»	0	1		«ИЛИ-НЕ»		0	1
0	0	0				0	0	1		0		1	0
1	0	1				1	1	1		1		0	0
	«И-	HE:	»	0	1		«I	⁄1ск	лючан	ощее или»	0	1	
-	0			1	1		0		0	1			
		1		1	0				1	_	1	(	)

• Суммирование

• Суммирование

$\ll+\gg$	0	1
0	0	1
1	1	0

Таблица истинности для сложения однобитных чисел

#### • Суммирование

$\ll+\gg$	0	1
0	0	1
1	1	0



Реализуется вентилем «Исключающее ИЛИ»

Таблица истинности для сложения однобитных чисел

• Суммирование

$\ll+\gg$	0	1
0	0	1
1	1	0



Реализуется вентилем «Исключающее ИЛИ»

Таблица истинности для сложения однобитных чисел

• Перенос

• Суммирование

$\ll+\gg$	0	1
0	0	1
1	1	0



Реализуется вентилем «Исключающее ИЛИ»

Таблица истинности для сложения однобитных чисел

• Перенос

#### • Суммирование

$\ll+\gg$	0	1
0	0	1
1	1	0



Реализуется вентилем «Исключающее ИЛИ»


Таблица истинности для сложения однобитных чисел

#### • Перенос



Реализуется вентилем «И»

 Объединив два вентиля, получим сумматор одноразрядных двоичных чисел. Такая схема называется полусумматором, так как не может использоваться для сложения многоразрядных чисел потому что не учитывает возможный перенос от предыдущего разряда.






Полусумматор на основе вентилей «Исключающее ИЛИ» и «И»

Схематичное изображение полусумматора

- Сумматор объединение двух полусумматоров.
- Перенос разряда может возникнуть только в одном из полусумматоров. В этой связи для сложения переносов достаточно объединить соответствующие выходы «П» полусумматоров вентилем «ИЛИ».
- Многобитный сумматор объединение однобитных сумматоров
- На практике используют различные виды сумматоров с быстрым параллельным переносом



#### • Вычитание

- a b = r; разрядность = n; a > b
- Для десятичных чисел:

$$a - b = a - b + 10^n - 10^n = a + (10^n - 1 - b) + 1 - 10^n$$

- Собственно вычитание заменяется двумя сложениями и двумя вычитаниями без заимствования разряда
- $10^n-1-b$  называется дополнением до 9, поскольку  $10^n-1$  состоит из девяток
- В случае двоичных чисел осуществляется дополнение до 1, что идентично инверсии числа (замены 0 на 1 и наоборот)

#### • Шаги вычитания

- Инверсия вычитаемого
- Сложение уменьшаемого и инверсии вычитаемого
- Добавление 1
- В условиях ограниченной разрядности вычитание степени разряда не требуется




- Представление отрицательных чисел в двоичном виде
  - Для восьми бит:  $0=0,\,01=1,\,10=2,\,\ldots,\,01111111=127,\,10000000=-128,\,10000001=-127,\,\ldots,\,11111111=-1$
  - Такой способ называется дополнением до 2 (дополнение до 1 и добавление 1)
  - Старший значащий бит называется знаковым разрядом, равен 1 для отрицательных чисел и 0 для положительных
  - При выполнении операций необходимо следить за переполнением или исчезновением разрядов
  - Результат сложения положительных и отрицательных чисел неверен, если знаковые разряды операндов совпадают, а знаковый результат от них отличается



- Комбинационные (комбинаторные) схемы
  - При конструировании схем напрямую из вентилей будет возникать много вводов и выводов
  - Комбинационные схемы схемы, в которых выходные сигналы определяются текущими входными сигналами
  - Комбинационные схемы используются в вычислительных цепях для формирования входных сигналов и для подготовки данных, которые подлежат сохранению
  - Комбинационные схемы это устройства без «памяти», выходные сигналы зависят только от входных

- Мультиплексор
  - Схема с 2<sup>n</sup> входами, одним выходом и **n** линиями управления
  - Один из входов соединяется с выходом в зависимости от значения на линиях управления
  - Возможна реализация различных табличных функций
  - Преобразование параллельного кода в последовательный




D<sub>0</sub> 0 D<sub>1</sub> 0 D<sub>2</sub> 0 D<sub>3</sub> 1 D<sub>4</sub> 1 D<sub>5</sub> 1 D<sub>7</sub> 1 D<sub>7</sub> 1 D<sub>7</sub> 1 D<sub>8</sub> 1 D<sub>7</sub> 1 D<sub></sub>




#### • Декодер

- Схема с  $\mathbf{n}$  входами,  $2^n$  выходами
- Устанавливается в 1 выход, соответствующий числу (значению) на входе
- Использование: выбор схемы выполнения в зависимости от команды




Работа декодера

- Компаратор
  - Сравнивает два слова, поступившие на вход





- Арифметико—логическое устройство
  - Выполнение операций «НЕ» над одним словом; «И», «ИЛИ», сложение над двумя входными словами
  - INVA инверсия А
  - ENA разрешение A
  - ENB разрешение В



Арифметико-логическое устройство

- Тактовый генератор вызывает серию одинаковых по длительности и частоте импульсов
  - Используется для контроля времени выполнения операций
  - Временной интервал между началом одного и началом другого импульса такт (период)
  - Начала такта фронт, окончание такта спад
  - Синхронные и асинхронные (разное время высокого и низкого уровня сигнала) генераторы





Тактовый генератор и значение на выходе


Формирование асинхронных импульсов



#### Защелка


- Необходима схема, которая запоминает «предыдущее» входное значение
- Основана на двух вентилях «НЕ-ИЛИ»
- SR защелка: S установка (setting), R — сброс (reset)

$$\begin{array}{l} S=0; R=0; Q=0 \Rightarrow \overline{Q}=1 \Rightarrow Q=0 \\ S=0; R=0; Q=1 \Rightarrow \overline{Q}=0 \Rightarrow Q=1 \\ S=1; R=0; Q=0 \Rightarrow \overline{Q}=0 \Rightarrow Q=1 \\ S=1; R=0; Q=1 \Rightarrow \overline{Q}=0 \Rightarrow Q=1 \\ S=0; R=1; Q=0 \Rightarrow \overline{Q}=1 \Rightarrow Q=0 \end{array}$$




«НЕ-ИЛИ»	0	1
0	1	0
1	0	0

- Синхронная *SR* защелка
  - Защелка, которая меняет состояние только в определенные моменты времени
  - Меняет состояние только когда значение синхровхода =1 (включение, стробирование)



- Проблема синхронной *SR* защелки
  - $S=1; R=1 \Rightarrow$  схема становится недетерминированной, когда S и R вернуться к 0
  - Состояние выхода зависит от того, на каком из входов S или R раньше появится 0

- Синхронная *D*-защелка
  - ullet Единственный вход D
  - Запоминает значение, когда есть сигнал на синхровходе
  - Память объемом 1 бит
  - Реализуется 11 транзисторами, возможны более сложные схемы с меньшим числом транзисторов



- Триггер (flip-flop)
  - Для сохранения сигнала на входе в заданный момент времени
  - Срабатывает, когда происходит переход сигнала с 0 на 1 (фронт) и наоборот (спад)
  - Защелка запускается уровнем сигнала, триггер запускается перепадом сигнала

