# 2024 超大型積體電路電腦輔助設計概論

# 2024 Introduction to VLSI CAD Lab 12


學號: E14096724 姓名: 鄭喆嚴

※作業要求的圖請使用電腦截圖程式截取,請勿用手機拍照的方式繳交 ※Report 檔請以 pdf 的格式繳交

#### A. FA

- 1. Presim
  - i. 請截取 terminal 顯示 job concluded 的圖


ii. 請截取 WaveView 中的波形



#### 2. Post-sim


i. 請截取 terminal 顯示 job concluded 的圖

ii. 請截取 WaveView 中的波形




### iii. DRC/LVS 結果


#### DRC:



### LVS:



# iv. Layout 截圖(顯示長寬)




## 3. 嘗試簡單說明 Presim 與 Post-sim 結果比較

Presim 中忽略寄生效應較為理想,所以在電壓改變時 overshoot 比較小也比較穩定;但是 Post-sim 畫出的 layout 有 考慮寄生效應,比較接近真實情況所以會有更大的 overshoot 也比較不穩定。

#### B. RCA

- 1. Presim
  - i. 請截取 terminal 顯示 job concluded 的圖


ii. 請截取 WaveView 中的波形



#### 2. Post-sim


i. 請截取 terminal 顯示 job concluded 的圖

# ii. 請截取 WaveView 中的波形




# iii. DRC/LVS 結果

## DRC:



### LVS:



# iv. Layout 截圖(顯示長寬)



長:101.15um

寬:6.74um

面積:681.751um<sup>2</sup>

## 3. 嘗試簡單說明 Presim 與 Post-sim 結果比較

Presim 中忽略寄生效應較為理想,所以在電壓改變時 overshoot 比較小也比較穩定;但是 Post-sim 畫出的 layout 有 考慮寄生效應,比較接近真實情況所以會有更大的 overshoot 也比較不穩定。

## C. 心得討論

這次的 Lab 是實作 Full Adder 和 4-bit Ripple Carry Adder,要 先做出 Full Adder 才能組成 4-bit Ripple Carry Adder,就像之前 一樣 Full Adder 可以用之前做的 Half Adder 加上來組合出來,所 以就剩下接線所以很快就可以做完這次的 Lab,我覺得之後我在 做類似的電路的時候可以想一下如何將電路縮小,像是可以把 整個電路對折一半來讓 nMos 之間可以靠得更進,還有可以使用 更高層的 metal 來減少接線時增加的面積。