Homework #6

E14096724 鄭喆嚴

(1) The test program and its explanation

我在 instruction set 中加入的兩個新的 instruction 是ADDONE 和ADDTWO,ADDONE 是將 REG 或是 IMM 的數加 1 存入到另一個 REG中,ADDTWO 是將 REG 或是 IMM 的數加 2 存入到另一個 REG。CPU 的 test program 有兩的檔案,sisc.prog 有 20 行程式會被儲存在 MEM中的 InstructionMEM[0]~InstructionMEM[10],另外還有 data.prog 有 2 行程式會被儲存在 MEM中的 DataMEM[0]~DataMEM [10],以下是每一行程式的解釋:

sisc.prog:

- 1. 讀取0到R1
- 2. 讀取 NMBR (DataMEM[0]) 的 5555aaaa 到 R0
- 3. 有標籤 START,當滿足條件是否為偶數時會跳至標籤 L1
- 4. 將 R1 加 1 存至 R1
- 5. 有標籤 L1, 將 R0 向右 shift 1 bit 存至 R0
- 6. 當滿足條件是否為零時會跳至標籤 L2
- 7. 跳至標籤 START
- 8. 有標籤 L2, 儲存 R1 至 RSLT (DataMEM[1])
- 9. 將 R1 乘 2 存至 R1
- 10. 儲存儲存 R1 至 DataMEM[2]
- 11. 將 R1 取反存至 R1
- 12. 儲存儲存 R1 至 DataMEM[3]
- 13. 將 R1 向右旋轉 1 bit 存至 R1
- 14. 儲存儲存 R1 至 DataMEM[4]
- 15. 將 4 加 1 存至 R1
- 16. 儲存儲存 R1 至 DataMEM[5]
- 17. 將 R1 加 2 存至 R1
- 18. 儲存儲存 R1 至 DataMEM[6]
- 19. NOP 無操作
- 20. 停止程式

data.prog:

- 1. 儲存 NMBR:5555aaaa
- 2. RSLT 儲存結果的位置

```
≡ sisc.prog

1
  0001 0010 0000 0000 0000 0000 0100 // START:BRA L1,CCE
  0001 0100 0000 0000 0000 0000 0000 0111 // BRA L2,ZERO
  0001 0000 0000 0000 0000 0000 0010 // BRA START, ALW
  0011 0000 0000 0000 0001 0000 0000 0010 // STR 2, R1
  0011 0000 0000 0000 0001 0000 0000 0011 // STR 3, R1
  0011 0000 0000 0000 0001 0000 0000 0100 // STR 4, R1
  0011_0000_0000_0000_0001_0000_0000_0101 // STR 5, R1
  0011 0000 0000 0000 0001 0000 0000 0110 // STR 6, R1
  0000 0000 0000 0000 0000 0000 0000 // NOP
  1011_1111_1111_1111_1111_1111_1111 // HLT
```

Fig. 1. sisc.prog 中的程式

Fig. 2. data.prog 中先儲存的資料

(2) Simulation results and explanation

第 1 行程式先讀取 0 到 R1,第 2 行程式讀取 NMBR (DataMEM[0])就是 5555aaaa 到 R0,第 3 行有標籤 START,在滿足條件是否為偶數時會跳至有標籤 L1 的第 5 行;在不滿足條件是否為偶數時會繼續執行第 4 行,第 4 行是將 R1 加 1,接著繼續執行第 5 行。第 5 行有標籤 L1 是將 R0 向右 shift 1 bit,執行第 6 行時,在滿足條件是否為零時會跳至有標籤 L2 的第 8 行;在不滿足條件是否為零時會雖有標籤 L2 的第 8 行;在不滿足條件是否為零時會繼續執行第 7 行,第 7 行是跳至有標籤 START 的第 3 行,接著繼續重新執行第 3 行,繼續執行時會執行到第 4 行是將 R1 加 1 和第 5 行將 R0 向右 shift 1 bit 直到滿足第 6 行的條件是否為零時才會跳至有標籤 L2 的第 8 行。第 8 行有標籤 L2 是儲存 R1 至 RSLT (DataMEM[1])。第 9 行是將 R1 乘 2 存至 R1,第 10 行是儲存储存 R1 至 DataMEM[2]。第 11 行是將 R1 取反存至 R1,第 12 行是儲存储存 R1 至 DataMEM[3]。第 13 行是將 R1 向右旋轉 1 bit 存至 R1,第 14 行是儲存储存 R1 至 DataMEM[4]。第 15 行是將 4 加 1 存至 R1,第 16 行是儲存储存 R1 至 DataMEM[5]。第 17 行是將 R1 加 2 存至 R1,第 18 行是储存储存 R1 至 DataMEM[6]。第 19 行是 NOP 無操作,第 20 行是停止程式

Fig. 3. test program 的模擬結果

(3) Synthesis results and explanation




Fig. 4. Superlint result 的截圖

timing report:

```
Report : timing
            -path full
            -delay max
            -max_paths 1
            -sort_by group
Design : CPU
Version: Q-2019.12
Date : Mon Dec 4 09:35:48 2023
         Operating Conditions: slow Library: slow
Wire Load Model Mode: top
   Startpoint: pc_reg[0] (rising edge-triggered flip-flop clocked by clk)
   Endpoint: pc_reg[11] (rising edge-triggered flip-flop clocked by clk)
   Path Group: clk
   Path Type: max
   Des/Clust/Port Wire Load Model
                                                                  Library
   .....
   CPU t smc18_wl10
                                                                  slow
                                                                                    Path
   Point
                                                                  Incr
  Clock clk (rise edge) 2.50 2.50
clock network delay (ideal) 0.00 2.50
pc_reg[0]/CK (DFFHQX1) 0.00 2.50 r
pc_reg[0]/Q (DFFHQX1) 0.54 3.04 r
add_93/A[0] (CPU_DW01_inc_1) 0.00 3.04 r
add_93/U1_1_1/CO (ADDHXL) 0.32 3.70 r
add_93/U1_1_3/CO (ADDHXL) 0.32 4.01 r
add_93/U1_1_4/CO (ADDHXL) 0.32 4.01 r
add_93/U1_1_5/CO (ADDHXL) 0.32 4.64 r
add_93/U1_1_5/CO (ADDHXL) 0.32 4.64 r
add_93/U1_1_6/CO (ADDHXL) 0.32 4.64 r
add_93/U1_1_6/CO (ADDHXL) 0.32 5.27 r
add_93/U1_1_7/CO (ADDHXL) 0.32 5.59 r
add_93/U1_1_8/CO (ADDHXL) 0.32 5.59 r
add_93/U1_1_9/CO (ADDHXL) 0.32 5.59 r
add_93/U1_1_9/CO (ADDHXL) 0.32 5.91 r
add_93/U1_1_10/CO (ADDHXL) 0.32 5.91 r
add_93/U1_1_10/CO (ADDHXL) 0.31 6.22 r
add_93/U1_1_10/CO (ADDHXL) 0.31 6.22 r
add_93/U1_1_10/CO (ADDHXL) 0.30 6.52 f
add_93/SUM[11] (CPU_DW01_inc_1) 0.00 6.52 f
U2721/Y (OAI2BB2X1) 0.30 6.81 f
pc_reg[11]/D (DFFHQX1) 0.00 6.81 f
data arrival time
   .....
   data arrival time
                                                                                     6.81
                                                                7.50

0.00 7.50

0.00 7.50

-0.37 7.13
   clock clk (rise edge)
   clock network delay (ideal)
pc_reg[11]/CK (DFFHQX1)
library setup time
                                                                                    7.50 r
   library setup time
   data required time
   data required time
                                                                                  7.13
   data arrival time
                    slack (MET)
                                                                                     0.32
```

***** End Of Report *****

Fig. 5. timing report 的截圖

area report:

```
Report : area
Design : CPU
Version: Q-2019.12
Date : Mon Dec 4 09:36:07 2023
Library(s) Used:
      slow (File: /home/ncku_class/vsd2023/vsd202300/Desktop/vsd2023/synopsys/slow.db)
Number of ports:
Number of nets:
Number of cells:
Number of combinational cells:
Number of sequential cells:
Number of macros/black boxes:
Number of buf/inv:
Number of references:
                                                                 642
                                                                5136
                                                                4376
                                                               3725
Combinational area:
                                                   78453.144543
                                                  3572.553646
43981.661987
Buf/Inv area:
Noncombinational area:
                                                         0.000000
Macro/Black Box area:
Net Interconnect area:
                                                  594302.986176
Total cell area:
Total area:
                                                  716737.792706
***** End Of Report *****
```

Fig. 6. area report 的截圖

power report:

```
Report : power
-analysis_effort low
Design : CPU
Version: Q-2019.12
Date : Mon Dec 4 09:36:23 2023
Library(s) Used:
     \verb|slow| (File: /home/ncku_class/vsd2023/vsd202300/Desktop/vsd2023/synopsys/slow.db)| \\
Operating Conditions: slow Library: slow Wire Load Model Mode: top
                Wire Load Model
                                                   Library
      tsmc18_w110
CPU
                                                   slow
Global Operating Voltage = 1.62
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
     Time Units = 1ns
Dynamic Power Units = 1mW
Leakage Power Units = 1pW
                                         (derived from V, C, T units)
   Cell Internal Power = 7.1853 mW
Net Switching Power = 1.5498 mW
Total Dynamic Power = 8.7351 mW (100%)
                            = 4.2874 uW
Cell Leakage Power
                      Internal
                                            Switching
                                                                     Leakage
                                                                                                           % ) Attrs
Power Group
              ) Power Power Power
                                                                                        Power
io_pad
                                                                                             0.0000
                        0.0000
                                                                                                            0.00%)
memory
black_box
clock_network
                                               0.0000
0.0000
0.0000
                                                                      0.0000
0.0000
0.0000
                                                                                             0.0000
0.0000
0.0000
                        0.0000
                                                                                                            0.00%)
                        0.0000
                                                                                                            0.00%)
                        0.0000
                                                                 9.5083e+05
8.7785e+04
register
sequential
                        6.4734
0.1286
                                          8.7719e-03
0.1172
                                                                                             6.4831
0.2458
                                                                                                           74.18%)
combinational
                                                                                                           23.00%)
                        0.5833
                                               1.4239
                                                                 3.2488e+06
                                                                                             2.0105
                        7.1853 mW
                                               1.5498 mW
                                                                 4.2874e+06 pW
                                                                                             8.7394 mW
Total
***** End Of Report *****
```

Fig. 7. power report 的截圖