


Πανεπιστήμιο Ιωαννίνων

Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών & Πληροφορικής

Δοκιμή και Αξιοπιστ	ία Ηλεκτρο	νικών Συστημάτων	
Εαρινό Εξάμηνο 2024			
LFSRs -	MISRs Tes	ting ————————————————————————————————————	
		0.40540	
Χρήστος Δημητρέσης	4351	<u>cs04351@uoi.gr</u>	

Δοκιμή και Αξιοπιστία Ηλεκτρονικών ΣυστημάτωνLFSRs - MISRs Testing Περιεχόμενα




Περιεχόμενα

1 : TRCUT με χρήση LFSR	
1.1 : Υλοποίηση LFSR 8ου βαθμού	2
1.2 : Υλοποίηση TRCUT_WITH_LFSR	
1.2 : Υλοποίηση TRCUT_WITH_LFSR_Testbench	14
Συμπέρασμα	22
2 : TRCUT με χρήση LFSR και MISR	23
2.1 : Υλοποίηση MISR	23
2.2 : Υλοποίηση TRCUT με MISR	25
2.3: TRCUT_WITH_MISR_TESTBENCH_NO_FAULT	32
2.4 TRCUT_WITH_MISR_TESTBENCH_STACK_AT_ONE	40
2.5 TRCUT_WITH_MISR_TESTBENCH_STACK_AT_ZERO	43
2.6 TRCUT_WITH_MISR_TESTBENCH_ERROR_INJECTION	46
Συμπέρασμα	49

A Linear Control of the Control of t

Δοκιμή και Αξιοπιστία Ηλεκτρονικών Συστημάτων

LFSRs Testing TRCUT με χρήση LFSR



1: TRCUT με χρήση LFSR.

1.1 : Υλοποίηση LFSR 8^{ου} βαθμού.

Βασιζόμενοι στην υλοποίηση του TRUCT της άσκησης 1, προσθέτουμε στην υλοποίηση μας εναν Linear-feedback shift register (LFSR) προκειμένου να δημιουργήσουμε ψευδοτυχαία διανυσματα εισόδου και εφαρμόζοντας τα στο TRCUT να ελέγξουμε την ορθή λειτουργία του.

Θα χρησιμοποιήσουμε ένα LFSR 8° βαθμού , δηλαδή μηκούς 8 bit. Προκειμένου να εξασφαλίσουμε οτι το LFSR μας υλοποιεί πολυώνυμο πρώτου βαθμού και άρα παράγει την μεγίστη ακολουθία διανυσμάτων που μπορεί να παραχθεί από 8 bit (πλην ενός -> του "0000000") χρησιμοποιούμε την εφαρμογή LFSR_TESTBENCH. Επιλέχθηκε μια τυχαία αρχική κατάσταση διάφορη του μηδενός η οποία αποτελεί και το seed του LFSR .


Τονίζεται ότι το LFSR επιτελεί την λειτουργία του κάνοντας **αριστερή ολίσθηση** με βάση την υλοποίηση μας και άρα η έξοδος του είναι το περισσότερο σημαντικό bit του διανύσματος που περιέχει.

Ο κώδικας <u>code_01</u> υλοποιει το περιγραφεν LFSR σε γλώσσα VHDL


```
use IEEE.std logic 1164.all;
 entity LFSR 8 BITS is
    port(clock:in std logic;
                                  q:out std logic);
ı
 architecture RTL of LFSR 8 BITS is
    signal LFSR: std_logic_vector(7 downto 0) := "01011100"; --random seed
ı
variable feedback: std logic;
ı
         if clock'EVENT and clock='1' then
             feedback := LFSR(7);
             LFSR(0) <= feedback;</pre>
             LFSR(1) \leq LFSR(0);
             LFSR(2) <= LFSR(1) xor feedback;</pre>
             LFSR(3) <= LFSR(2) xor feedback;</pre>
             LFSR(4) <= LFSR(3) xor feedback;
             LFSR(5) \leq LFSR(4);
             LFSR(6) \leftarrow LFSR(5);
             LFSR(7) \leq LFSR(6);
ı
        q \leftarrow LFSR(7);
```



LFSRs Testing TRCUT με χρήση LFSR




Συνθέτοντας το παραπάνω κύκλωμα με την χρήση του quartus προκύπτει η παρακάτω υλοποίηση σε επιπεδο RTL $\underline{\text{screen 01}}$, πράγμα που επιβεβαιωνει οτι δημιουργήθηκε η ζητούμενη λειτουργικότητα .



screen_01



LFSRs Testing TRCUT με χρήση LFSR




1.2 : Υλοποίηση TRCUT_WITH_LFSR

Ο κώδικας <u>code 02</u> υλοποιεί ένα κύκλωμα ονόματι TRCUT_WITH_LFSR το οποίο περιέχει ως component το TRCUT της άσκησης 1 συνδεδεμένο κατάλληλα με το LFSR που δημιουργήσαμε προηγουμένως.

Συγκεκριμένα η σειριακή έξοδος του LFSR συνδέεται με την σειριακή είσοδο του TRCUT. Λόγω του ότι στον κύκλο ρολογιού που το TRCUT βρίσκεται σε λειτουργία capture mode το LFSR θα συνέχιζε την παραγωγή διανυσμάτων και θα χανόταν ενα παραχθέν bit, επιλέχθηκε κάθε φορά που βρισκόμαστε σε capture_mode στο TRCUT να κόβεται το ρολόι στο LFSR με την χρήση ενος πολυπλέκτη και άρα να διατηρείται η τιμή που περιέχει για έναν ακόμα κυκλό.


Και χωρίς αυτήν την πρόνοια δεν θα υπάρχει κάποιο λογικό λάθος στην διαδικασία ελέγχου μας, όμως με την προσθήκη αυτή εξασφαλίζουμε ότι το κάθε διάνυσμα που δινεται ως είσοδος στο TRCUT είναι αποτέλεσμα της ακολουθίας του πολυωνύμου του LFSR και όχι κάποια μίξη λόγω του ενός bit που θα χανόταν κάθε φορά στον κύκλο του capture.

Το <u>desing 01</u> αποτελεί την λογική σχεδίαση του κυκλώματος απο εμας σε αρχικό στάδιο.



desing 01







```
library IEEE;
 use IEEE.std logic 1164.all;
 entity TRCUT with LFSR is port (
                                        clock : in std logic;
                                        selected mode : in std_logic;
                                        serial_output : out std_logic);
 architecture noFault of TRCUT with LFSR is
    component LFSR_8_BITS is
I
            clock : in std_logic;
               : out std logic
end component;
    component Test Ready Circuit Under Test is
clock
                           : in std logic;
            serial input
                           : in std logic;
            selected mode : in std logic;
П
            serial output : out std logic
        );
end component;
signal lfsr_output : std_logic := 'X';
    signal gated clock : std logic ;
 begin
LFSR : LFSR 8 BITS
port map(
clock => gated_clock,
                 => lfsr output
TRCUT: entity work. Test Ready Circuit Under Test (noFault)
            clock
                            => clock,
            serial input
ı
                           => lfsr output,
            selected mode
                           => selected mode,
            serial output
                           => serial output
ı
    process(clock, selected mode) is
       if selected mode = '1' then gated clock <= clock; else gated clock <=
```



LFSRs Testing TRCUT με χρήση LFSR



Συνθέτοντας το παραπάνω κύκλωμα με την χρήση του quartus προκύπτει η παρακάτω υλοποίηση σε επιπεδο RTL <u>screen_02</u> η οποία ταυτίζεται με την αρχιτεκτονική που σχεδιάσαμε εμείς σε αρχικό στάδιο (<u>desing_01</u>) και αρα επιβεβαιώνει την ορθότητα του κώδικα VHDL.




screen_02

Time to the second seco

Δοκιμή και Αξιοπιστία Ηλεκτρονικών Συστημάτων

LFSRs Testing TRCUT με χρήση LFSR



***Αρχιτεκτονικές του TRCUT και του CUT

Επισημαίνεται οτι προκειμενου να προσομοιώσουμε τα faut injections και τα error injections στα ερωτήματα στην συνέχεια χρειάζεται να επέμβουμε στην αρχιτεκτονική του CUT διότι αλλάζουμε την συμπεριφορά του.

Άρα δημιουργήθηκαν διαφορετικές αρχιτεκτονικές για το CUT και ανάλογα το σενάριο που θέλουμε να εξετάσουμε επιλέγουμε την αντίστοιχη.

Στο τρέχον ερώτημα στο οποίο δεν προσομοιώνουμε κάποιο σφάλμα του CUT χρησιμοποιείται η αρχιτεκτονική του CUT (noFalut) η οποία ταυτίζεται με την αρχιτεκτονική της άσκησης 1. Οι υπόλοιπες αρχιτεκτονικές στα εξηγηθούν στην συνέχεια.


Πρακτικά μόνο στο κύκλωμα CUT υπάρχουν αλλαγές αλλά δεδομένου ότι το TRCUT έχει ως component του το CUT είμαστε αναγκασμένοι να δημιουργήσουμε διαφορετικές αρχιτεκτονικές για τα σενάρια που θέλουμε να προσομοιώσουμε και για το TRCUT.

Παρατίθενται παρακάτω οι αρχιτεκτονικές του <u>CUT</u> αλλά και του <u>TRCUT_LFSR</u> αντίστοιχα.

```
library IEEE;
 use IEEE.std logic 1164.all;
 entity Circuit Under Test is port( a : in std logic;
                                       b : in std logic;
                                       c : in std logic;
                                       d : in std logic;
                                       i : out std logic;
                                       j : out std logic);
 architecture noFault of Circuit Under Test is
    signal e, f, g, h : std logic;
 begin
    e <= a xor b;
    f <= c xor d;
    g <= a xor c;
ı
    j <= g or h;
 end architecture noFault;
 architecture stuckAtOne of Circuit Under Test is
    signal e, f, g, h : std logic;
```




LFSRs Testing TRCUT με χρήση LFSR



```
ı
I
ı
ı
I
ı
 end architecture stuckAtOne;
 architecture stuckAtZero of Circuit Under Test is
I
    signal e, f, g, h : std_logic;
begin
I
I
    e <= a xor b;
    f <= c xor d;
ı
ı
    h <= b xor d;
ı
    i \le e and f;
    j <= g or '0';</pre>
end architecture stuckAtZero;
```


cut






```
library IEEE;
 use IEEE.std_logic_1164.all;
 entity Test Ready Circuit Under Test is port(
                                                    clock
                                                                   : in std logic;
                                                    serial input
                                                                    : in std logic;
                                                    selected mode : in std logic;
                                                     serial output : out std logic);
 end entity;
 architecture noFault of Test Ready Circuit Under Test is
    component scanDFF is
             clock : in std logic;
d in : in std logic;
             serial input : in std logic;
            q out : out std logic;
             selected mode : in std logic
);
    component Circuit Under Test is
П
             a, b, c, d : in std_logic;
             i, j : out std logic
        );
П
    end component;
    signal i signal, j signal, dff q out 1, dff q out 2, dff q out 3, dff q out 4
std logic := 'X';
 begin
CUT : entity work.Circuit_Under_Test(noFault)
            a => dff_q_out_1,
b => dff_q_out_2,
b => dff_q_out_2,
c => dff_q_out_3,
d => dff_q_out_4,
i => i signal,
             j => j_signal
ı
    scanDFF_S1 : scanDFF
            clock => clock,
            d_in => j_signal,
serial input => serial input,
             q_out => dff_q_out_1,
             selected mode => selected mode
);
ı
    scanDFF_S2 : scanDFF
```






```
clock => clock,
            d in => i signal,
            serial_input => dff_q_out_1,
q_out => dff_q_out_2,
ı
            selected mode => selected mode
        );
scanDFF_S3 : scanDFF
clock => clock,
            d in => dff_q_out_3,
serial input => dff q out 2,
            q_{out} => dff_q_{out_3}
            selected mode => selected mode
ı
    scanDFF S4 : scanDFF
            clock => clock,
d in => dff q out 4,
            serial input => dff q out 3,
            q_out => dff_q_out_4,
            selected mode => selected mode
);
    serial_output <= dff_q_out_4;</pre>
 end architecture noFault;
 architecture stuckAtOne of Test Ready Circuit Under Test is
clock : in std_logic;
            d in : in std logic;
            serial input : in std_logic;
            q out : out std logic;
            selected mode : in std logic
ı
    end component;
    component Circuit_Under_Test is
a, b, c, d : in std logic;
            i, j : out std logic
        );
ı
    signal i_signal, j_signal, dff_q_out_1, dff_q_out_2, dff_q_out_3, dff_q_out_4
ı
   std logic := 'X';
```





```
ı
 begin
ı
    CUT : entity work.Circuit Under Test(stuckAtOne)
ı
            a \Rightarrow dff_q_out_1,
            b \Rightarrow dff_q_out_2,
            c \Rightarrow dff_qout_3,
d => dff_q_out_4
i => i_signal,
             j => j_signal
ı
ı
    scanDFF S1 : scanDFF
d in => j signal,
             serial input => serial input,
             q_out => dff_q_out_1,
             selected mode => selected mode
ı
ı
    scanDFF S2 : scanDFF
П
            clock => clock,
            d in => i signal,
            serial_input => dff_q_out_1,
             q_{out} =  dff_{q_out_2},
selected mode => selected mode
        );
scanDFF S3 : scanDFF
clock => clock,
            d_in => dff_q_out_3,
             serial_input => dff_q_out_2,
q_{out} =  dff_{q_out_3},
             selected mode => selected mode
scanDFF S4 : scanDFF
            d_in => dff_q_out_4,
             serial_input => dff_q_out_3,
             q_out => dff_q_out_4,
             selected mode => selected mode
ı
    serial output <= dff q out 4;</pre>
  end architecture stuckAtOne;
 architecture stuckAtZero of Test_Ready_Circuit_Under_Test is
```






```
clock : in std logic;
            d_in : in std_logic;
            serial_input : in std logic;
            q_out : out std_logic;
selected_mode : in std_logic
end component;
component Circuit Under Test is
            a, b, c, d : in std logic;
            i, j : out std logic
);
    end component;
signal i signal, j signal, dff q out 1, dff q out 2, dff q out 3, dff q out 4
  std logic := 'X';
begin
    CUT : entity work.Circuit Under Test(stuckAtZero)
            a \Rightarrow dff_q_out_1,
            b \Rightarrow dff_q_out_2,
            c \Rightarrow dff q out 3,
            d \Rightarrow dff q out 4,
i => i signal,
            j => j signal
        );
scanDFF S1 : scanDFF
            clock => clock,
            d_in => j_signal,
serial input => serial input,
            q_out => dff_q_out_1,
             selected mode => selected mode
ı
    scanDFF_S2 : scanDFF
            clock => clock,
            d_in => i_signal,
            serial input => dff q out 1,
            q out => dff_q out 2,
ı
             selected mode => selected mode
        );
    scanDFF S3 : scanDFF
ı
            clock => clock,
            d_{in} => dff_q_out_3,
```




LFSRs Testing TRCUT με χρήση LFSR



```
serial_input => dff_q_out_2,
          q_out => dff_q_out_3,
ı
          selected mode => selected mode
i
I
I
   scanDFF_S4 : scanDFF
I
I
•
I
          d_in => dff_q_out_4,
          serial_input => dff_q_out_3,
          q_{out} = > dff_q_{out}_4,
ı
          selected mode => selected mode
I
I
serial_output <= dff_q_out_4;</pre>
I
 end architecture stuckAtZero;
______
```

trcut_with_LFSR

LFSRs Testing TRCUT με χρήση LFSR




1.2 : Υλοποίηση TRCUT_WITH_LFSR_Testbench

Ο κώδικας <u>code 03</u> δημιουργεί ένα testbench σε γλώσσα VHDL προκειμένου να ελεγχθεί η ορθή υλοποίηση του κυκλώματος TRCUT_WITH_LFSR

Συγκεκριμένα φορτώνουμε σειριακά 32 ψευδοτυχαία διανυσματα των 4ων bit δημιουργημένα απο το LFSR ως είσοδο στο TRCUT και αποθηκευουμε τις αποκρίσεις σε ένα σήμα ονόματι TRCUT_RESPONSES.


```
IBRARY ieee
 LIBRARY std
 USE ieee.std logic 1164.all
 USE ieee.std logic arith.all
 USE ieee.std logic
                    textio.all
 USE ieee.STD_LOGIC_UNSIGNED.all
  SE ieee.std logic unsigned.all
  JSE std.textio.all
 entity TRCUT WITH LFSR testbench is
ı
 end entity;
 architecture testbench of TRCUT WITH LFSR testbench is
ı
    component TRCUT_with_LFSR is
: in std_logic;
            clock
п
            selected_mode : in std_logic;
ı
            serial_output : out std_logic
        );
п
    end component;
•
п
    signal clock : std_logic := '1';
    signal serial_output : std_logic := 'X';
ı
    signal selected mode : std logic := '1';
ı
    type std logic vector array is array (0 to 31) of std logic vector(3 downto
П
 0);
П
    signal TRCUT RESPONSES: std logic vector array;
П
П
 begin
ı
    UUT : entity work.TRCUT with LFSR(noFault)
                            => clock,
            clock
                           => selected mode,
            selected mode
                          => serial_output
            serial output
```





```
ı
ı
clock <= not clock after 2.5 ns;</pre>
ı
ı
1
ı
ı
ı
I
ı
ı
I
         wait for 5 ns;
I
         wait for 2.5 ns;
selected mode <= '0';</pre>
ı
         wait for 5 ns;
         selected mode <= '1';</pre>
•
ı
      end loop;
•
ı
             TRCUT RESPONSES(i)(j) <= serial output;</pre>
ı
ı
end architecture;
```

LFSRs Testing TRCUT με χρήση LFSR



Στιγμιότυπα και επεξήγηση του Testbench_WITH_LFSR


Σήματα της προσομοίωσης:


- **Clock**: Το ρολόι του κυκλώματος μας το οποίο τίθεται σε περιόδο t = 5 ns
- **Selected_mode**: Σήμα το οποίο καθορίζει την εσωτερική λειτουργία του TRCUT. Όταν τίθεται στο λογικό '1' η αλυσίδα σάρωσης (Scan Chain) του TRCUT επιτελεί την λειτουργία της δεξιάς ολίσθησης. Όταν τίθεται στο λογικό '0' το TRCUT κάνει capture τις τιμές του CUT και τις αποθηκεύει στα Flip-Flop της αλυσίδας σάρωσης.
- **Serial_Output**: Το σήμα το οποίο αντιστοιχεί στην έξοδο του TRCUT. Δηλαδή η τιμή του δεξιότερου Flip-Flop της αλυσίδας σάρωσης.
- TRCUT_RESPONES: Πίνακας σημάτων στον όποιον αποθηκεύονται οι αποκρίσεις του TRCUT στα διανυσματα εισόδου που δέχτηκε από το LFSR. Δίνουμε 32 διανύσματα ως είσοδο για αυτο και ο πίνακας αποτελείται από 32 σήματα των 4ων bit. Στα πρώτα 2 bit αντιστοιχεί η απόκριση του TRCUT και τα τελευταία 2 είναι τα bit του διανύσματος εισόδου που παρέμειναν απαράλλαχτα μέσα στην αλυσίδα δεδομένου ότι οι έξοδοι του TRCUT είναι μόνο 2 bit. .

Παρατίθενται στιγμιότυπα της εξομοίωσης με αναφορά στο αντιστοιχό σημείου του <u>code 03</u>



LFSRs Testing TRCUT με χρήση LFSR





Στιγμιότυπο 1

Στο στιγμιότυπο 1 φαίνεται η αρχή της εξομοίωσης μας. Η εξομοίωση ξεκινάει με το LFSR αρχικοποιημένο στο default seed που του έχουμε δώσει και με την αλυσίδα σάρωσης να έχει όλα τα Flip-Flop της αρχικοποιημένα στο λογικό '0'. Μετα απο χρόνο t=5 ns ξεκινάμε να φορτώνουμε ως είσοδο στο TRCUT τιμές από την έξοδο του LFSR λειτουργώντας ακριβώς με την ίδια λογική όπως στην άσκηση 1.


Στον κώδικα code 03 στο σημείο που υπάρχει το σχολίο -- scanTesting είναι το σημείο που στην εξομοίωση μας ξεκινάνε να φορτώνονται τιμές στο TRCUT την χρονική στιγμή cold t = 5 ns.

Οι αποκρίσεις του TRCUT ως αποτέλεσμα των διανυσμάτων που δέχεται ως είσοδο από την έξοδο του LFSR αποθηκεύονται στον πίνακα σημάτων TRCT_RESPONSES με κατάλληλο χρονισμό ακολουθώντας την λογική της άσκησης 1.

Στον κώδικα <u>code_03</u> στο σημείο που υπάρχει το σχολιο -- responses Capture βρισκεται ο κώδικας που επιτελεί την συγκεκριμένη λειτουργία.




LFSRs Testing TRCUT με χρήση LFSR





Υπενθυμίζεται πως επιλέχθηκε κάθε φορά που βρισκόμαστε στην λειτουργία Capture το ρόλοι να κόβεται στο LFSR και διατηρεί την τιμή του , πράγμα που είναι εμφανές και στην εξομοίωση.


Στην συνέχεια παρατίθενται στιγμιοτυπα της εξομοίωσης με την σειρά (το ένα η χρονική συνέχεια του άλλου) μέχρι να φορτωθούν και τα 32 διανύσματα εισόδου στο TRCUT και να φτάσει στο τέλος της.




































LFSRs Testing TRCUT με χρήση LFSR



Συμπέρασμα

Γίνεται εμφανές ότι χωρίς πρόσβαση στα διανυσματα εισόδου που δέχεται ως είσοδο το TRCUT δεν είναι δυνατόν να γνωρίζουμε αν οι αποκρίσεις του CUT είναι σωστές.

Δηλαδή, αν θέλαμε να κάνουμε επαλήθευση της ορθής λειτουργίας του CUT χρησιμοποιώντας τις αποκρίσεις που αποθηκεύτηκαν στο σήμα **TRCUT_RESPONSES** θα έπρεπε να αποθηκεύουμε σε ένα άλλο σήμα αντίστοιχα και τα διανυσματα εισόδου του TRCUT, δηλαδή την έξοδο του LFSR.

Στην συνέχεια θα προβαίναμε σε επαλήθευση εξετάζοντας brute force τις αποκρίσεις σε σχέση με τα διανύσματα εισοδου ακολουθόντας ακριβώς την ίδια λογική με την άσκηση 1.


Η παραπάνω πρακτική σε κυκλώματα που δέχονται εκατομμύρια διανύσματα ελέγχου και όχι απλα έναν διαχειρίσιμο αριθμό όπως στην περίπτωση μας που είναι 32, είναι μη εφαρμόσιμη.

Προβλήματα αποθηκευτικού χώρου αλλά και χρόνου επαλήθευσης μας οδηγούν σε διαφορετικές τεχνικές όπως αυτή της δημιουργίας μιας υπογραφής (golden signature) του κυκλώματος TRCUT μέσω της χρήσης ενός MISR και ελέγχο αυτής ως κριτήριο κάθε φόρα προκειμένου να καθοριστεί η ορθότητα ή οχι του κυκλώματος.

A CONTRACTOR OF THE CONTRACTOR

Δοκιμή και Αξιοπιστία Ηλεκτρονικών Συστημάτων

LFSRs Testing TRCUT με χρήση LFSR και MISR



2: TRCUT με χρήση LFSR και MISR

Επεκτείνοντας ένα βήμα ακόμα την αρχιτεκτονική του TRCUT και για να λύσουμε το πρόβλημα που περιγράφηκε στο προηγούμενο ερώτημα σχετικά με την αδυναμία επιβεβαίωσης της ορθής λειτουργίας του TRCUT χωρις να αποθηκεύουμε τα διανύσματα εισόδου του, θα προσθέσουμε ενα MISR στην αρχιτεκτονική μας προκειμένου να δημιουργείται μια υπογραφη του κυκλώματος (golden signature) και βάση αυτής να κρίνεται η ορθότητα του.

2.1 : Υλοποίηση MISR

Θα υλοποιήσουμε ενα MISR 16° βαθμού , δηλαδή ένα LFSR 16 bit το οποίο μέσω ενός xorTap θα δέχεται ως είσοδο της αποκρίσεις του TRCUT. Επιλέγουμε το xorTap να μην είναι μέρος της αρχιτεκτονικής του MISR αλλά να είναι εξωτερικό στοιχείο που θα βρίσκεται μέσα στην αρχιτεκτονική του TRCUT.

Ουσιαστικά σε σχέση με ένα LFSR έχουμε παρέμβει και εχουμε προσθέση μια σειριακή είσοδο και μια σειριακή έξοδο προκειμένου μέσα στο TRUCT_WITH_MISR να γίνεται XOR η έξοδος του MISR με την έξοδο του TRCUT και να μπαίνει ξανά μέσα ως σειριακή είσοδος στο MISR.

Επιπλέον έχουμε προσθέσει και ένα σήμα ονόματι MISR_SET. Το σήμα αυτό όπως προδίδει το όνομά του χρησιμοποιείται προκειμένου με την χρήση του να μπορούμε ασύγχρόνα να θέσουμε όλα τα FLIP_FLOP του MISR στο λογικό '1'.

Δηλαδή το seed του MISR στην υλοποίηση μας είναι το "11111111111111"


Ο κώδικας <u>code_04</u> περιγράφει την αρχιτεκτονική του MISR.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity MISR_16BITS is
   port(clock:in std_logic; MISR_set: in std_logic; serial_input_MISR:
std_logic; q:out std_logic);
end;

architecture RTL of MISR_16BITS is
   signal LFSR: std_logic_vector(15 downto 0) := (others => '1');
begin
   process(clock)
      variable feedback: std_logic;
begin
   if MISR_set = '0' then
      if clock'EVENT and clock='1' then
            feedback := LFSR(15);
            LFSR(0) <= serial_input_MISR;</pre>
```




LFSRs Testing TRCUT με χρήση LFSR και MISR



```
<= LFSR(0);
                   LFSR(1)
                   LFSR(2) <= LFSR(1) xor feedback;</pre>
ı
                   LFSR(3) <= LFSR(2) xor feedback;</pre>
I
                   LFSR(4) \leq LFSR(3);
ı
I
                   LFSR(5) <= LFSR(4) xor feedback;</pre>
                   LFSR(6) \leq LFSR(5);
Ī
                   LFSR(7) \leq LFSR(6);
                   LFSR(8) \leq LFSR(7);
ı
                   LFSR(9) \leq LFSR(8);
                   LFSR(10) \leftarrow LFSR(9);
I
                   LFSR(11) \leq LFSR(10);
ı
                   LFSR(12) \leq LFSR(11);
                   LFSR(13) \leq LFSR(12);
                   LFSR(14) \leq LFSR(13);
                   LFSR(15) \leq LFSR(14);
ı
ı
ı
         else LFSR <= (others => '1'); end if;
         q \leftarrow LFSR(15);
ı
```

code_04


Μεταγλωτίζοντας τον παραπάνω κώδικα με την χρήση του quartus προκύπτει η απεικόνιση screen 03 σε επίπεδο RTL , γεγονός που επιβεβαιώνει ότι δημιουργήθηκε η ζητούμενη λειτουργικότητα.



screen 03



LFSRs Testing TRCUT με χρήση LFSR και MISR



2.2 : Υλοποίηση TRCUT με MISR

Το MISR που υλοποιήσαμε προηγούμενος θα το προσθέσουμε στην αρχιτεκτονική του TRCUT του ερωτήματος 1, προσθέτοντας και επιπλέον λογική πριν την είσοδο του για να πετύχουμε την ζητούμενη λειτουργικότητα.

Συγκεκριμένα πριν απο την σειριακή είσοδο του MISR θα υπάρχει μια πύλη XOR ή οποία θα κάνει XOR το σήμα της σειριακής εξόδου του MISR και της σειριακής εξόδου του TRCUT και θα αποτελεί το xorTAP του MISR.

Προκειμένου σε επόμενο στάδιο να μπορούμε να προσομοιώσουμε την περίπτωση του ERROR_INJECTION στην προσομοίωση μας , προσθέτουμε μια ακόμα είσοδο σε αυτην την πυλη XOR (στο xorTAP δηλαδή) , το σήμα ERROR_INJECTION_MODE.

Οταν το σήμα ERROR_INJECTION_MODE τίθεται στο λογικό μηδέν , με βάση τον πίνακα αλήθειας μιας πύλης XOR ειναι εμφανες οτι δεν επηρεάζει την έξοδο της πύλης και απλά θα περάσει μέσα στο MISR το αποτέλεσμα του XOR των άλλων 2 εισόδων.

Οταν το σήμα ERROR_INJECTION_MODE τίθεται στο λογικό '1' το αποτέλεσμα του ΧΟR των άλλων 2 εισόδων θα αντιστράφει.


Άρα φροντίζοντας να θέσουμε το σήμα αυτο στο λογικό ΄1΄ για έναν μόνο κύκλο ρολογιού κάποια τυχαία στιγμή κατά την διάρκεια της προσομοίωσης μας, μπορούμε να προσομοιώσουμε το ενδεχόμενο ένα τυχαίο και μη επαναλαμβανόμενο σφάλμα να συμβεί κατά την διάρκεια του ελέγχου του κυκλώματος μας, παρατηρόντας παράλληλα και το εάν η παρουσία αυτού του σφάλματος θα έχει αντίκτυπο στην τελική υπογραφή του κυκλώματος μας.


Η εικόνα <u>desing 02</u> αποτελεί την λογική σχεδίαση του κυκλώματος μας σε αρχικό στάδιο

Ο κώδικας <u>code_05</u> αποτελεί την περιγραφή του κυκλώματος σε γλώσσα VHDL

Επισημαίνεται ότι όπως και στο προηγούμενο ερώτημα υπάρχουν διαφορετικές αρχιτεκτονικές υλοποίησης του TRCUT_WITH_MISR προκειμένου να μπορούμε να προσομοιώσουμε στα testbench διαφορετικά σενάρια σφαλμάτων ανάλογα με την επιλεχθείσα αρχιτεκτονική.








desing_02


```
library IEEE;
 use IEEE.std logic 1164.all;
 entity TRCUT with MISR is port (
                                         selected mode : in std logic;
                                         clock : in std logic;
                                         MISR set: in std logic;
                                         serial output : out std_logic;
                                         error Injection mode : in
 std logic);
 end entity;
 architecture noFault of TRCUT_with_MISR is
    component LFSR 8 BITS is
П
ı
            clock : in std logic;
                : out std logic
        );
    end component;
```






```
component Test Ready Circuit Under Test is
clock
                             : in std logic;
            serial_input : in std_logic;
selected_mode : in std_logic;
serial output : out std logic
);
    end component;
component MISR_16BITS
        port (
clock : in std logic;
            q : out std logic;
            MISR set: in std logic;
            serial input MISR: in std logic
);
    end component;
П
    signal LFSR serial output , TRCUT serial output , xorTAP ,
 MISR serial output: std logic := '1';
    signal gated clock : std logic ;
 begin
    LFSR : LFSR 8 BITS
        port map(
            clock => gated clock,
                  => LFSR serial output
        );
TRCUT: entity work. Test Ready Circuit Under Test (noFault)
        port map (
            clock
                             => clock,
            serial input
                             => LFSR serial output,
            selected mode
                             => selected mode,
            serial output
                             => TRCUT serial output
ı
        );
    MISR : MISR 16BITS
        port map (
            clock => gated clock,
            q => MISR serial output,
            MISR set => MISR set,
            serial input MISR => xorTAP
        );
```






```
process(clock, TRCUT serial output, MISR serial output) is
if selected mode = '1' then gated clock <= clock;</pre>
        else gated clock <= '0';</pre>
        end if;
        xorTAP <= TRCUT serial output xor error Injection mode xor</pre>
 MISR serial output;
    serial output <= MISR serial output;</pre>
 end architecture noFault;
 architecture stuckAtOne of TRCUT with MISR is
    component LFSR 8 BITS is
        port (
             clock : in std_logic;
             q : out std logic
П
        );
    end component;
component Test Ready Circuit Under Test is
        port (
                              : in std logic;
            clock
            serial_input : in std_logic;
selected_mode : in std_logic;
             serial output : out std logic
        );
    end component;
    component MISR_16BITS
            clock : in std logic;
            q : out std logic;
            MISR set: in std logic;
             serial input MISR: in std logic
        );
    end component;
    signal LFSR serial output ,TRCUT serial output , xorTAP ,
 MISR serial output: std logic := '1';
```





```
signal gated clock : std logic ;
 begin
    LFSR : LFSR 8 BITS
port map (
            clock => gated clock,
                  => LFSR serial output
        );
TRCUT: entity work.Test Ready Circuit Under Test(stuckAtOne)
        port map (
            clock
                             => clock,
            serial input
                            => LFSR serial output,
            selected mode => selected mode,
            serial output
                            => TRCUT serial output
);
ı
    MISR : MISR 16BITS
            clock => gated clock,
            q => MISR_serial_output,
            MISR set => MISR set,
            serial input MISR => xorTAP
        );
process(clock, TRCUT serial output, MISR serial output) is
    begin
        if selected mode = '1' then gated clock <= clock;</pre>
        else gated clock <= '0';</pre>
        end if;
        xorTAP <= TRCUT serial output xor error Injection mode xor
 MISR serial output;
    serial output <= MISR serial output;</pre>
 end architecture stuckAtOne;
 architecture stuckAtZero of TRCUT with MISR is
    component LFSR 8 BITS is
        port(
            clock : in std logic;
                  : out std logic
    end component;
```






```
component Test Ready Circuit Under Test is
        port (
                            : in std logic;
            clock
serial input
                            : in std_logic;
            selected mode : in std logic;
            serial output : out std logic
);
    end component;
component MISR 16BITS
            clock : in std logic;
            q : out std logic;
            MISR set: in std logic;
            serial input MISR: in std logic
        );
    end component;
    signal LFSR serial output ,TRCUT serial output , xorTAP ,
 MISR serial output: std logic := '1';
    signal gated_clock : std_logic ;
 begin
    LFSR : LFSR 8 BITS
        port map(
            clock => gated_clock,
П
                  => LFSR serial output
        );
    TRCUT: entity work. Test Ready Circuit Under Test (stuckAtZero)
            clock
                            => clock,
            serial_input
                           => LFSR serial output,
            selected mode
                            => selected mode,
                            => TRCUT serial output
            serial output
        );
ı
    MISR : MISR 16BITS
        port map (
            clock => gated_clock,
            q => MISR serial output,
            MISR set => MISR set,
            serial input MISR => xorTAP
        );
```




LFSRs Testing TRCUT με χρήση LFSR και MISR



```
process(clock, TRCUT_serial_output, MISR_serial_output) is
begin
    if selected_mode = '1' then gated_clock <= clock;
    else gated_clock <= '0';
    end if;
        xorTAP <= TRCUT_serial_output xor error_Injection_mode xor
MISR_serial_output;
    end process;
serial_output <= MISR_serial_output;
end architecture stuckAtZero;</pre>
```


code_05

Μετά από μεταγγλώτιση του κυκλώματος στο Quartus προκύπτει το κύκλωμα στην εικόνα screen_4 σε επίπεδο RTL, αρχιτεκτονική που ταυτίζεται με την αρχιτεκτονική στην αρχική μας σχεδίαση desing 02 και αρα επιβεβαιώνει ότι δημιουργήθηκε η ζητούμενη λειτουργικότητα.



screen_04

LFSRs Testing TRCUT με χρήση LFSR και MISR



2.3: TRCUT_WITH_MISR_TESTBENCH_NO_FAULT

Δημιουργούμε ένα testbench προκειμένου να ελέγξουμε την ορθη λειτουργία του κυκλώματος μας.


Στο συγκεκριμένο testbench θα χρησιμοποιήσουμε τη αρχιτεκτονική noFault σε ολά τα modules που αποτελούν το TRCUT. Δηλαδή θα προσομοιώσουμε την λειτουργία του κυκλώματος οταν δεν υπάρχει κανένα σφάλμα στην λειτουργία του και θα αποθηκεύσουμε το golden signature του σε ένα σήμα.

Ο παρακάτω κώδικας <u>code_05</u> υλοποιεί το testbench σε γλώσσα VHDL.

Η επιμέρους εξήγηση του θα γίνει σε αντιπαραβολή με στιγμιότυπα της προσομοίωσης.

```
ibrary IEEE;
use IEEE.std_logic_1164.all;
entity TRCUT WITH MISR TESTBENCH NO FAULT is
end entity;
architecture testbench of TRCUT WITH MISR TESTBENCH NO FAULT is
  component TRCUT_WITH_MISR
   is port (selected mode : in std logic;
            clock : in std logic;
           MISR set: in std logic;
            serial output : out std logic;
            error Injection mode : in std logic);
  end component;
  signal clock, selected mode , MISR set , serial output : std logic
  signal error Injection mode : std logic := '0';
  signal signature : std logic vector(15 downto 0);
begin
  DUT : entity work.TRCUT WITH MISR(NoFault)
           selected mode => selected mode,
           MISR set => MISR set,
           serial output => serial output,
           error Injection mode => error Injection mode
       );
   clock <= not clock after 2.5 ns;</pre>
```






```
process is begin
ı
MISR set <= '0';
wait for 2.5 ns;
ı
I
I
             wait for 5 ns;
I
I
ı
             wait for 5 ns;
ı
I
I
I
             wait for 5 ns;
ı
ı
I
I
             wait for 2.5 ns;
ı
ı
             selected mode <= '0';</pre>
ı
I
             wait for 5 ns;
ı
ı
             selected mode <= '1';</pre>
wait for 2.5 ns;
I
ı
end loop;
I
ı
ı
•
signature(i) <= serial_output;</pre>
ı
             wait for 5 ns;
         end loop;
I
error_Injection_mode <= 'X';</pre>
ı
  end architecture;
```



LFSRs Testing TRCUT με χρήση LFSR και MISR



Στιγμιότυπα και επεξήγηση του Testbench_WITH_MISR_NO_FAULT


Σήματα της προσομοίωσης:


- **Clock**: Το ρολόι του κυκλώματος μας το οποίο τίθεται σε περιόδο t = 5 ns
- **Selected_mode**: Σήμα το οποίο καθορίζει την εσωτερική λειτουργία του TRCUT. Όταν τίθεται στο λογικό '1' η αλυσίδα σάρωσης (Scan Chain) του TRCUT επιτελεί την λειτουργία της δεξιάς ολίσθησης. Όταν τίθεται στο λογικό '0' το TRCUT κάνει capture τις τιμές του CUT και τις αποθηκεύει στα Flip-Flop της αλυσίδας σάρωσης.
- **Serial_Output** : Το σήμα το οποίο αντιστοιχεί στην έξοδο του TRCUT. Δηλαδή το bit εξόδου του MISR
- MISR_SET: Το σήμα το οποίο κάνει set τα flip-flop που περιέχονται μέσα στο MISR στην λογική τιμή '1' και μας βοηθάει να αρχικοποιήσουμε το MISR στο default Seed.
- **ERROR_INJECTION_MODE**: Σήμα το οποίο μας βοηθάει να προσομοιώσουμε την ύπαρξη ενός τυχαίου μη επαναλαμβανόμενου σφάλματος. Ο τρόπος λειτουργίας του εξηγήθηκε <u>εδώ</u>.
- **Signature** : Σήμα στο οποίο θα αποθηκεύσουμε την υπογραφή του TRCUT μετά το πέρας της εφαρμογής 32 διανυσμάτων εισόδου απο το LFSR

Παρατίθενται στιγμιότυπα προσομοίωσης με αναφορα στο αντίστοιχο σημείο του κώδικα $\underline{code_05}$



LFSRs Testing TRCUT με χρήση LFSR και MISR





Στο παραπάνω στιγμιότυπο απεικονίζεται η αρχή της προσομοίωσης μας. Το σήμα MISR_SET αρχικοποιεί το MISR στο default seed πριν την πρώτη ακμή του ρολογιού την χρονική στιγμή t = 5 ns ενώ το LFSR είναι και αυτό αρχικοποιημένο στο default seed που έχουμε επιλέξει αλλά μέσω του κώδικα VHDL χωρις να απαιτείται σήμα αρχικοποίησης.


Στις πρώτες 4εις θετικές ακμές του ρολογιού το πιο σημαντικο bit του διανύσματος που έχει μέσα του το LFSR φορτώνεται στην αλυσίδα σάρωσης.

Την χρονική στιγμή t = 25 ns έχουμε το πρώτο capture μπαίνει σε λειτουργία capture


Τα παραπάνω αντιστοιχούν στον κώδικα κάτω από το σχόλιο -- scanTesting στο αρχείο <u>code 05</u>



LFSRs Testing TRCUT με χρήση LFSR και MISR



Απο την χρονική στιγμή τ = 30 ns και για 4εις θετικές ακμές του ρολογιού , βλέπουμε τα περιεχόμενα της αλυσίδας σάρωσης να περνάνε μέσα από το XOR_TAP πριν το MISR και να μπαινουν σειριακα μέσα στο MISR



Συγκεκριμένα:


- T = 29 ns Λίγο πριν την θετική ακμή του ρολογιού -
 - Το λιγότερο σημαντικό bit της scanChain που είναι το bit που θα βγει απο την αλυσίδα σάρωσης, είναι στο λογικό '1'
 - Το περισσότερο σημαντικό bit του MISR που είναι το bit που βγαινει απο την σειριακή έξοδο του MISR, είναι στο λογικό '1'
 - Το xorTap που βρίσκεται μέσα στο TRCUT και είναι ασύγχρονο να έχει κάνει XOR τις τιμές των 2 αυτών σημάτων (μαζί με το error_injectio_mode signal που όπως έχει αναφερθεί στην συγκεκριμένη προσομοίωση δεν επηρεάζει διότι είναι μονίμως στο λογικό '0') και να έχει βγάλει έξοδο το λογικό '0'
- T = 30 ns Ακριβώς πάνω στην θετική ακμή του ρολογιού -
 - Η έξοδος του χοιΤαρ μπαίνει ως σειριακή είσοδος στο MISR και για αυτό στην προσομοίωση φαινεται μετα την θετική ακμή του ρολογιού το λιγότερο σημαντικό bit του MISR NA έχει τεθεί στο λογικό '0'.

Ακριβώς η ίδια λογική συμβαίνει και για τους επόμενους 3εις εναπομείναντες κυκλους που η αλυσίδα σάρωσης εκτελεί δεξιά ολίσθηση αλλά και γενικότερα όταν το TRCUT_WITH_MISR βρίσκεται σε λειτουργία σειριακής ολίσθησης.

Οπως έχει αναφερθεί όταν βρισκόμαστε σε caputre mode κόβουμε το ρολοι στο LFSR και το MISR, πράγμα που είναι εμφανές και στην προσομοίωση, οπως πχ την χρονική στιγμή t=25 ns οπου τα περιεχόμενα του LFSR και του MISR μένουν αναλλοίωτα για έναν ακόμα κύκλο.



LFSRs Testing TRCUT με χρήση LFSR και MISR




*

*

^

*

Στιγμιότυπα για τα ενδιάμεσα στάδια της προσομοίωσης παραλέιπονται




Στο παραπάνω στιγμιότυπο βλέπουμε την στιγμή που ολοκληρώνεται η διαδικασία του scanTesting στο κύκλωμα μας.

Συγκεκριμένα την χρονική στιγμή t = 800 ns γίνεται το capture στην αλυσιδα σάρωσης η απόκριση του CUT στο τελευταίο διάνυσμα εισόδου του ελέγχου μας. Περιμένουμε 4εις κύκλους ρολογιού έτσι ώστε η απόκριση αυτή να προλάβει να βγει απο την αλυσίδα σάρωσης και να φορτωθεί μέσα στο MISR




LFSRs Testing TRCUT με χρήση LFSR και MISR



Την χρονική στιγμή t = 825 ns, ακριβώς ένα κύκλο μετά από τη είσοδο του τελευταίου bit της αλυσίδας σάρωσης μέσα στο MISR, έχει δημιουργηθεί η υπογραφή μας και ξεκινάμε αποθηκεύουμε για 16 κύκλους ρολογιού την σειριακή έξοδο του MISR μέσα σε ένα σήμα ονόματι signature, σήμα το οποίοι η τιμή του όταν φορτωθεί τελείως θα αντιπροσωπεύει την golden signature του κυκλώματος μας.


Όταν έχουμε αποθηκεύσει την υπογραφή έχει ολοκληρωθεί η προσομοίωση μας και για λόγους έμφασης θέτουμε το σήμα error_injection_mode στο "Χ" προκειμένου να είναι εύκολα οπτικά εντοπίσιμο αυτό το χρονικό σημείο στην προμοίωση μας.

Η παραπάνω διαδικασία που αφορά την δημιουργία της υπογραφής βρίσκεται κάτω από το σχόλιο -- signature capture στο κώδικα <u>code</u> <u>05</u>



Υπογραφή που προκύπτει ->

LFSRs Testing TRCUT με χρήση LFSR και MISR



2.4: TRCUT_WITH_MISR_TESTBENCH_STACK_AT_ONE


Χρησιμοποιώντας την αρχιτεκτονική stackAtOne του CUT προσομοιώνουμε την περίπτωση που κάποιο λογικό σήμα έχει κολλήσει στο λογικό 1 στο CUT

Ο κώδικας του TestBench είναι ακριβώς ίδιος με πριν απλά έχουν αλλάξει οι δηλώσεις που επιλέγουν ποια αρχιτεκτονική του CUT - TRCUT χρησιμοποιούμε.

```
Library IEEE;
 use IEEE.std logic 1164.all;
 entity TRCUT WITH MISR TESTBENCH STUCK AT ONE is
 end entity;
 architecture testbench of TRCUT WITH MISR TESTBENCH STUCK AT ONE is
    component TRCUT WITH MISR
    is port (selected mode : in std logic;
             clock : in std logic;
             MISR set: in std logic;
             serial output : out std logic;
error Injection mode : in std logic);
    end component;
signal clock, selected mode , MISR set , serial output : std logic
 := '1';
    signal error Injection mode : std logic := '0';
signal signature : std logic vector(15 downto 0);
 begin
    DUT : entity work.TRCUT WITH MISR(stuckAtOne)
            selected mode => selected mode,
            clock => clock,
            MISR set => MISR set,
            serial output => serial output,
            error Injection mode => error Injection mode
        );
П
    clock <= not clock after 2.5 ns;</pre>
П
    process is begin
        wait for 2.5 ns;
```




LFSRs Testing TRCUT με χρήση LFSR και MISR




```
MISR set <= '0';
         wait for 2.5 ns;
I
I
•
I
             wait for 5 ns;
•
I
ı
wait for 5 ns;
I
•
I
wait for 5 ns;
ı
I
I
I
             wait for 2.5 ns;
ı
I
             selected_mode <= '0';</pre>
I
I
             wait for 5 ns;
I
             selected mode <= '1';</pre>
I
I
             wait for 2.5 ns;
ı
I
I
         end loop;
•
ı
•
ı
I
•
             signature(i) <= serial output;</pre>
ı
ı
         end loop;
I
I
error Injection mode <= 'X';</pre>
    end process;
```



LFSRs Testing TRCUT με χρήση LFSR και MISR




Στιγμιότυπο προσομοίωσης :



Υπογραφή που προκύπτει ->

LFSRs Testing TRCUT με χρήση LFSR και MISR



2.5: TRCUT_WITH_MISR_TESTBENCH_STACK_AT_ZERO


Χρησιμοποιώντας την αρχιτεκτονική stackAtZero του CUT προσομοιώνουμε την περίπτωση που κάποιο λογικό σήμα έχει κολλήσει στο λογικό 0 στο CUT

Ο κωδικάς του TestBench είναι ακριβώς ίδιος με πριν απλά έχουν αλλάξει οι δηλώσεις που επιλέγουν ποια αρχιτεκτονική του CUT - TRCUT χρησιμοποιούμε.

```
library IEEE;
 use IEEE.std logic 1164.all;
 entity TRCUT WITH MISR TESTBENCH STUCK AT ZERO is
 end entity;
 architecture testbench of TRCUT WITH MISR TESTBENCH STUCK AT ZERO is
   component TRCUT WITH MISR
   is port (selected mode : in std logic;
            clock : in std logic;
            MISR set: in std_logic;
            serial output : out std logic;
            error Injection mode : in std logic);
   end component;
   signal clock, selected mode , MISR set , serial output : std logic
П
   signal error Injection mode : std logic := '0';
   signal signature : std logic vector(15 downto 0);
 begin
   DUT : entity work.TRCUT WITH MISR(stuckAtZero)
       port map (
           selected mode => selected mode,
           clock => clock,
           MISR set => MISR set,
           serial output => serial output,
           error Injection mode => error Injection mode
       );
   clock <= not clock after 2.5 ns;</pre>
   process is begin
```




LFSRs Testing TRCUT με χρήση LFSR και MISR




```
wait for 2.5 ns;
        MISR set <= '0';
wait for 2.5 ns;
I
•
I
•
             wait for 5 ns;
I
I
             wait for 5 ns;
•
I
ı
ı
I
             wait for 5 ns;
I
I
wait for 2.5 ns;
I
I
I
             selected mode <= '0';</pre>
wait for 5 ns;
I
I
             selected mode <= '1';</pre>
ı
             wait for 2.5 ns;
I
I
•
        end loop;
•
•
ı
             signature(i) <= serial output;</pre>
ı
         end loop;
I
I
        error Injection mode <= 'X';
ı
         wait;
```



LFSRs Testing TRCUT με χρήση LFSR και MISR



Στιγμιότυπο Προσομοίωσης ->




Υπογραφή που προκύπετει ->

And the second s

Δοκιμή και Αξιοπιστία Ηλεκτρονικών Συστημάτων

LFSRs Testing TRCUT με χρήση LFSR και MISR



2.6 :TRCUT_WITH_MISR_TESTBENCH_ERROR_INJECTION

Χρησιμοποιώντας την αρχιτεκτονική noFault του CUT προσομοιώνουμε την περίπτωση που κάποιο τυχαίο μη επαναλαμβανόμενο σφάλμα αλλάξει κάποιο bit απο την αποκριση του TRCUT

Ο κώδικας του TestBench είναι ακριβώς ίδιος με πριν απλά έχουν αλλάξει οι δηλώσεις που επιλέγουν ποια αρχιτεκτονική του CUT - TRCUT χρησιμοποιούμε.


Επιπλέον προκειμένου να προσομοιωθεί το error_injection έχει προσθεθέι το process : error injection mode

Η λειτουργία του συγκεκριμένου process είναι την χρονική στιγμή t = 345 ns να ενεργοποιήσει για μια και μονο θετική ακμή του ρολογιού το σήμα error_injection_mode και να αναγκάσει να αντιστραφεί η τιμή που θα εμπαινε μέσα στο MISR

```
library IEEE;
 use IEEE.std logic 1164.all;
 entity TRCUT WITH MISR TESTBENCH ERROR INJECTION is
 end entity;
 architecture testbench of TRCUT WITH MISR TESTBENCH ERROR INJECTION
    component TRCUT WITH MISR
    is port (selected mode : in std logic;
             clock : in std logic;
             MISR set: in std logic;
serial output : out std_logic;
             error Injection mode : in std logic);
    end component;
    signal clock, selected mode , MISR set , serial output : std logic
 := '1';
   signal error Injection mode : std logic := '0';
    signal signature : std logic vector(15 downto 0);
 begin
    DUT : entity work.TRCUT WITH MISR(NoFault)
        port map (
            selected mode => selected mode,
            clock => clock,
```




LFSRs Testing TRCUT με χρήση LFSR και MISR



```
MISR set => MISR set,
             serial output => serial output,
ı
             error Injection mode => error Injection mode
I
);
ı
    clock <= not clock after 2.5 ns;</pre>
ı
process is begin
wait for 2.5 ns;
         MISR set <= '0';
         wait for 2.5 ns;
ı
ı
ı
ı
             wait for 5 ns;
•
I
             wait for 5 ns;
ı
ı
I
             wait for 5 ns;
ı
ı
wait for 2.5 ns;
•
             selected mode <= '0';</pre>
ı
             wait for 5 ns;
ı
•
             selected mode <= '1';</pre>
             wait for 2.5 ns;
I
•
         end loop;
ı
ı
signature(i) <= serial_output;</pre>
ı
             wait for 5 ns;
ı
         end loop;
         wait;
```



LFSRs Testing TRCUT με χρήση LFSR και MISR



```
end process;

error_injection : process is begin
    wait for 342.5 ns;


error_Injection_mode <= '1';
    wait for 5 ns;
    error_Injection_mode <= '0';
    wait for 5 ns;

wait;

end process;

end architecture;</pre>
```


Στιγμιότυπο προσομοίωσης:




Χρονική Στιγμή του error injection με λεπτομέρεια



LFSRs Testing TRCUT με χρήση LFSR και MISR







Υπογραφή που προκύπτει ->

Συμπέρασμα

Παρατηρούμε ότι και στις 3εις περιπτώσεις σφαλμάτων που εξετάσαμε η υπογραφή που προκύπτει είναι διαφορετική από την golden signature, ακόμα και στην περίπτωση του error injection που το σφάλμα συμβαίνει μόνο για έναν κύκλο ρολογιού.