
# Výstupní zpráva

Jméno: Daniel Záležák

Login: xzalez01

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



## Popis funkce


Obvod je riadený pomocou signálov, ktoré určuje FSM podľa aktuálneho stavu. Po prijatí start bitu nastaví signal CNT\_EN na "1" a spustí counter ( CNT ). Ten následne počíta hodinové signály. Po napočítaní 16 hodinových signálov po nastavení komparátora na "1" sa CNT resetuje. Po nastavení signalu CNT2\_EN na "1" sa porovná so signálom z komparatora pomocou logickej brány AND a následne sa spustí counter (CNT2), ktorý počíta počet bitov, ktoré zatial prijal a taktiež slúži ako selector v demultiplexore a určuje register, do ktorého bude bit uložený. Po napočítaní 8 bitov sa counter resetuje.

### Návrh automatu

#### Schéma automatu

Legenda:

- Stavy automatu: START\_BIT, FIRST\_BIT, DATA, STOP\_BIT
- Vstupní signály: DIN, CNT
- Moorovy výstupy: CNT\_EN, CNT2\_EN, DOUT\_VALID



# Popis funkce

Automat čaká v stave START\_BIT na signal DIN = "0" a prechádza do stavu FIRST\_BIT, nastavuje CNT\_EN na "1" a čaká na signal z counteru CNT = "11000", prechádza do stavu DATA a nastavuje CNT2\_EN na "1". Následne čaká pokým prijme 8 dátových bitov a ďalej sa posúva do stavu STOP\_BIT a nastavuje DOUT\_VALID na "1" a čaká na signal DIN = "1" a znovu prechádza do pôvodneho stavu.

# Snímok obrazovky zo simulácie

