
Výstupní zpráva INC UART Receiver

Jméno: Kirill Shchetiniuk

xlogin: xshche05

1. Architektura obvodu.

1.1 Schéma obvodu



1.2 Popis funkce

Na základě výstupu CNT_CLK_EN z FSM počitadlo CLK_CNT počítá hodinové signály. Na základě výstupu počitadla zjistíme je-li povoleno načtení hodnoty z DIN. Počítadlo CLK_CNT je nulováno na základě své výstupní hodnoty. Začáteční hodnota počítadla je 1.

Na základě výstupu RX_EN z FSM počítadlo DATA_CNT počítá počet načtených bitů. Na základě výstupu počitadla zjistíme je-li načten poslední bit. Počitadlo je nulováno signálem VLD (konec čtení a výstup je platný) z FSM. Začáteční hodnota počítadla je 0.

2. Návrh automatu


2.1 Schéma automatu

Legenda

• Stavy automatu: IDLE, START, DATA, WAIT_STOP, VALID

• Vstupní signály: DIN, CNT_CLK, CNT_DATA

• Moorovy výstupy: CNT_CLK_EN, RX_EN, VLD



Ve stavu IDLE automat čeká start bit, když signál DIN bude log. 0, přechází do stavu START a nastaví signál CNT_CLK_EN na log. 1, čeká 23 hodinových cyklů, po 23 hodinových cyklů přechází do stavu DATA, nastaví signál RX_EN na log. 1 a možná číst první bit. Čeká načtení 8 bitu a po načtení přechází do stavu WAIT_STOP a nastaví signál RX_EN na log. 0. Čeká 16 hodinových cyklů nastaví signál CNT_CLK_EN na log. 0 a nastaví signál VLD na log. 1. Na sledující hodinový signál přechází do úvodního stavu IDLE a nastaví VLD na log. 0.

3. Snímek obrazovky v moment simulací

