01076006 Digital System Fundamentals 2562/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

<u>การทดลองที่ 5</u> ฟลิปฟลอบ และ BCD to 7Segment และวงจรนับ <u>วัตถูประสงค์</u>

- 1. เพื่อให้นักศึกษาเข้าใจการทำงานของฟลิปฟลอป
- 2. เพื่อให้เข้าใจการทำงานของ BCD to 7 Segment
- 3. เพื่อให้สามารถออกแบบวงจรนับแบบ Synchronous ได้
- 4. เพื่อให้สามารถสร้างวงจรนับที่ออกแบบโดยใช้ JK Flip Flop ได้
- 5. เพื่อให้สามารถใช้งานโปรแกรมช่วยออกแบบ ISE WebPack ได้

บทนำ

Flip-Flop

D Flip Flop Characteristic Table

15	D	Clock	Q	$\bar{\varrho}$	
	0	0	Q	\bar{Q}	Nochanged State
	1	0	Q	\bar{Q}	Nochanged State
	0	1	0	1	
	1	1	1	0	

T Flip Flop Characteristic Table

T	Clock	Q	\overline{Q}	
0	1/0/1	\overline{Q}	Q	Toggle
1	1/0/1	\overline{Q}	Q	Toggle

JK Flip Flop Characteristic Table

PRESET	CLEAR	J	K	Clk	Q	ē	State
0	1	X	X	X	1	0	Set
1		X	X	X	0	1	Reset
0	0	X	X	X	1	1	Unused
1	1	0	1	الم	0	1	Reset
1	1	1	0	_ 	1	0	Set
1	1	0	0	X	Q	$\bar{\varrho}$	Unchanged
1		1	1	Į	\overline{Q}	Q	Toggle


JK Flip Flop Excitation Table

Present State	Next State	Input		
Q	Q	J	K	
0	0	0	X	
0	1	1	X	
1	0	X	1	
1	1	X	0	

7 Segment Display

คือ ไดโอดเปล่งแสงแบบเลขเจ็ดส่วนเป็น LED (Light Emitting Diode) ที่นำมาจัดวางรูปแบบ แสดงผลตัวเลข และตัวอักษรภาษาอังกฤษบางตัว 7-Segment ประกอบด้วย LED จำนวนแปดตัว ดังรูปที่ 1 (ล่าง) คือ A, B, C, D, E, F, G, และ DP โดยเชื่อมต่อวงจรในสองแบบคือ Common Anode กับ Common Cathode ดังรูปที่ 1 (บน)

Common Anode คือจุดเชื่อมต่อของ LED ทั้งแปดดวงเชื่อมต่อกันหมดที่ขา Anode ส่วน
Common Cathode คือจุดเชื่อมต่อของ LED ทั้งแปดดวงเชื่อมต่อกันหมดที่ขา Cathode หรือจำง่ายๆ ว่า
Common Anode รวมจุดไฟบวกไว้ด้วยกัน Common Cathode รวมจุดไฟลบไว้ด้วยกัน



รูปที่ 1 แสดง 7 Segment Display

7447/48

7447/48 เป็นไอซีที่ใช้ในการแปลงสัญญาณดิจิตอลขนาด 4 บิทไปเป็นสัญญาณที่ใช้ในการควบคุม 7 segment โดยให้ศึกษาการทำงานโดยละเอียดของไอซีเบอร์ 7447(48) ได้จาก Datasheet

7493 Synchronous 4-Bit Binary Counter

7493 คือ ไอซีที่ใช้เป็นวงจรนับแบบไบนารีขนาดสูงสุด 4 บิตแบบนับขึ้น โดยภายในบรรจุ JK Flip Flop เชื่อมต่อแบบ master/slave จำนวน 4 ตัว นอกจากนี้ไอซี 7493 มีสัญญาณรีเซต 2 สัญญาณ ได้แก่ $R_{0(1)}$ และ $R_{0(2)}$ เมื่อสัญญาณทั้งสองเป็นลอจิก 0 ทั้งคู่ JK Flip Flop ทุกตัวจะอยู่ในสถานะรีเซต ศึกษา รายละเอียดการทำงานเพิ่มเติมได้จาก datasheet

<u>การทดลอง</u>

- ให้นักศึกษาสร้างวงจรFlip Flopชนิดต่าง ๆ กำหนดให้อินพุทมาจากสวิตช์เลื่อนและClockมาจากสวิตช์
 PB1 หรือ PB2 โดยเอ้าท์พุทเป็น LED 2 ตัว ไฟติดคือ 1 ไฟดับคือ 0
 - 1.1 D Flip Flop

D	Clock	Q	\overline{Q}	State
0	-			
0				
0				
1	ı			
1				
1				
0	-			
0				
0				

1.2 T Flip Flop

Т	Clock	Q	$\overline{\mathcal{Q}}$	State
0	-			
0				
0				
1	-			
1				
1				
0	-			
0				
0				


1.3 JK Flip Flop


PRESET	<u>CLEAR</u>	J	K	Clock	Q	\overline{Q}	State
1	1	0	0	-			
1	1	0	0				
1	1	0	0				
1	1	0	1	-			
1	1	0	1				
1	1	0	1				
1	1	1	0	-			
1	1	1	0				
1	1	1	0				
1	1	1	1	-			
1	1	1	1				
1	1	1	1				
0	1	0	0	-			
0	1	0	0				
0	1	0	0				
0	1	0	1	-			
0	1	0	1				
0	1	0	1				
0	1	1	0	-			
0	1	1	0				
0	1	1	0				
0	1	1	1	-			
0	1	1	1				
0	1	1	1				


PRESET	<u>CLEAR</u>	J	K	Clock	Q	\overline{Q}	State
1	0	0	0	-			
1	0	0	0				
1	0	0	0				
1	0	0	1	-			
1	0	0	1				
1	0	0	1				
1	0	1	0	-			
1	0	1	0				
1	0	1	0				
1	0	1	1	-			
1	0	1	1				
1	0	1	1				
0	0	0	0	-			
0	0	0	0				
0	0	0	0				
0	0	0	1	-			
0	0	0	1				
0	0	0	1				
0	0	1	0	-			
0	0	1	0				
0	0	1	0				
0	0	1	1	-			
0	0	1	1				
0	0	1	1				

- 2. ให้นักศึกษาออกแบบวงจรถอดรหัสเลขฐานสองขนาด 4 บิท ไปเป็นข้อมูลที่ใช้ขับสัญญาณให้ตัว 7 segment คล้ายกับไอซี 7447/48 แล้วทดสอบการทำงานบนบอร์ด FPGA
- 3. ให้นักศึกษาออกแบบวงจรนับขึ้นจาก 1 ไป 6 (1 2 3 4 5 6 1 . . .) แบบ Synchronous (1-to-6 Synchronous Counter) โดยใช้ JK Flip Flop และทดสอบการทำงานบนบอร์ด FPGA
 - 1.1 สร้างตารางค่าการนับ (Output, State transition)
 - 1.2 สร้างตารางความจริง (Truth Table) ของทุกๆ อินพุตของฟลิบฟลอบทุกตัว
 - 1.3 หาสมการอินพุตของฟลิบฟลอบด้วยวิธีพีชคณิตบูลีนหรือ K-Map
 - ้ 1.4 วาดไดอะแกรมของวงจรบน ISE WebPack โดยใช้ JK Flip Flop มาต่อกัน

	1.4 วาดเดอะแกรมของวงจอบน ise webpack เดอเซ JK Flip Flop มาดอกน									
	1.5 ทดสอบการโดยการ Download ลงบอร์ด FPGA									
	CBA	C B A	<u> </u>		B		Д		<u></u>	
	0 0 1	010	0 /	Κ	1 [Χ	Χ	1		
	010	011	0	X	X	Ó	1	X		
	011	100	1	X	X	1	Χ	1		
	100	101	X	0	0	X	1	Χ		
	101	110	X	0	\ 1	X	X	1		
	110	001	١X	\ 1	X	()	\ 1	X		
•	c 84 00 01 1	1 10		C	BA 00) 01	((10		
•	0 1/0/	110		/		XX			ß	
	1 X X	K K	<u> </u>		-	0	X	1		
		= 13A								
	C BA 00 01	11		C	BA 00	01		(0		
Λ.	0 X 1 1	VIV			0 4		11	101		
5	101	XX	<u> </u>	15	1	ZZ	Z	1	CHA	
		ZA				,				
	C \$4 00 01	()			BA	ىى	l	((9		
	o XX	<u>IWI</u>				1	1	1	١ .	
_	1 >	< X T	-	WV	- 1	1			1 = 1	
							<u> </u>	<u> </u>	7	
•										







Logic Diagram (JK Flip Flop)					

- 4. แก้ไขเพิ่มเติมวงจรนับในข้อ 2 โดยเพิ่ม การแสดงผลบน 7 segment โดยใช้วงจรถอดรหัสจากข้อ 1 แล้ว แสดงผลบน 7 segment บน FGPA โดยต่อสัญญาณ Clock ของวงจรนับเข้ากับสวิทซ์กดติดปล่อยดับ 1 ตัวบนบอร์ด FPGA
- 5. ทดสอบการทำงานให้สมบูรณ์ แล้วส่งตรวจ

ใบตรวจการทดลองที่ 5

วัน/เดือน/ปี	🗆 กลุ่มเช้า 🔲 กลุ่มบ่าย กลุ่มที่
รหัสนักศึกษา	_ ชื่อ-นามสกุล
การตรวจการทดลอง	🗌 บันทึกคะแนนแล้ว
การทดลองข้อ 5 ลายเซ็นอาจารย์	