# 低消費電力プロセッサ・回路技術とその動向

(株)ルネサステクノロジ


石橋 孝一郎

ishibashi.koichiro@renesas.com

# 内容

- → SoCの低電力化の必要性
- ▶ 論理回路の消費電力の要因
- → ITRSによるデバイスの定義とSoCの消費電力の 見積
- → 論理回路の低電力化技術実例


# 半導体アプリケーションの変遷



# SoCの低電力化の必要性(その1)

- → 高性能分野(デスクトップPC,ゲーム機等)
  - → 発熱の低減 実装コストの低減
  - → 電源IRドロップの低減、クロックスキュー低減
  - → エコロジカルの観点
- → 携帯分野(携帯電話、PDA等)
  - → 機器の小型化、長時間動作
- → 新アプリケーション(カード、TAG、センサーネットワーク等)
  - → 微弱電源による動作(が前提)


# SoCの低電力化の必要性(その2)



**Source:** Intel Corp.

消費電力は、プロセッサの高性能化を妨げる要因


# CMOSゲートの消費電力の要因



# 論理回路の消費電力


A: 活性化率

Nt:全ゲート数



- ◆ AC電流は動作したゲートだけ流れる
- ◆ DC電流(リーク電流)は回路が動作しなくても全ゲートに流れる


# LSIの動作電流



◆ AC電流だけでな〈DC電流が問題になりつつある

# トランジスタのリーク電流経路

[MOS断面図]




サブスレッショルド電流 ゲートトンネル電流 GIDL(接合リーク電流)

\*Gate Induced Drain Leakage

\*\* Drain Induced Barrier Lowering

◆ リーク電流の種類により電源電圧依存性、温度依存性が異なる


# トランジスタの特性



**▶ サブスレッショルド電流は温度依存性が大きい** 

# ゲートトンネル電流

- ◆ 酸化膜厚に対して大きく変動
- ◆ 電圧依存性大
- ◆ 温度依存性小




Ref.S.H.Lo et al.,

### ITRSによるデバイス定義


- → HP (High Performance)
- **→** LOP (Low Operating Power)
- → HSTP (Low Standby Power)

# トランジスタの性能




**Technology Node (nm)** 

# ゲートのスイッチングエネルギー




### リークによる電力




# PDA用SoC(ベンチマーク)

#### 機器仕様 ·使用時間 0.18um / 400MHz / 470mW (typ.) 6-10Hr プロセッサ領域 ・MMアプリ 6.5MTrs. MP3 **PWM RTC CPU** Max 400MHz **JPEG FICP SSP** 簡易動画 I-cache **D-cache 32KB 32KB** I2C **GPIO** Sound USB if **USB OST** DMA cnt. **MMC MMC 12S** LCD **MEM KEY UART** AC97 データ転送領域 Cnt. Cnt. **100MHz** LCD **SDRAM** Flash ペリフェラル領域 **32MB 64MB** 4 - 48MHz

# PDA 用SoCの消費電力(LSTP)



# PDA 用SoCの消費電力(HP)




# SoCの電力効率

- **→** HSTP
  - $\rightarrow$  490mW/440MHz = 1.1 mW/MHz (Total)
- **→ HP** 
  - → 4050 mW/1200 MHz = 3.4 mW/MHz (Total)
  - → 530 mW/1200 MHz = 0.4 mW/MHz (AC)
  - $\rightarrow$  3520 mW/1200 MHz = 2.9 mW/MHz (DC)


◆ HPの方がACの効率は高いが、DC成分のために HSTPの方がトータルの効率が高い


### デバイスの特性ばらつき

• MOSFETのVthばらつき、温度変化の影響を表す式



### ばらつきの低電力化に対する影響






◆ オンチップSRAMの低電圧動作が困難 LSIの低電圧動作の阻害要因

# 論理回路の低電力技術の実例

- ◆ 先端テクノロジによる低電力化
- → クロックゲーティング
- → Dual VT 技術 (リーク低減技術)
- → 並列動作
- 動的電圧制御技術

# クロックゲーティング

動作電力:  $P = Na C V^2 f$ 



特徴:動作しない回路ブロックのクロックを遮断


効果:AC電力低減(Naの低減)

現状:代表的なEDAツールでもインプリ可能、広く使わ

れている

問題点:DC電流は低減できない

### Dual VT 技術




方式:高しきい値と低しきい値を混ぜて高速と低リークを両立させ

効果:動作時、待機時ともにリーク電流を低減

問題点:デバイスばらつきの大きい低電圧においては設計が困難

### 並列動作による低電力化

動作電力:  $P = Na \ C \ V^2 \ f$  10 ns(100MHz)



事例: Super Scaler, SIMD, VIEW などのアーキテクチャによる並列動作と低電圧動作の組み合わせ

効果: Naが2倍必要だが、fは1/2でよい Vを1/2にできれば電力は1/4

問題点:テクノロジで定義されるより低い電圧動作必要

# マルチプロセッサによる低電力化

事例:Intel Mendocino, Sony/IBM/東芝 Cell

・シングルプロセッサは高性能化することにより、 基礎代謝が増大する。

・マルチプロセッサはタスクごとにプロセッサを割り当てる。タスクが割り当てられないプロセッサは休ませることができる。

・電力管理による低電力化の可能性

### DVS方式

# - Dynamic Voltage Scaling -


動作電力:  $P = Na C V^2 f$ 

効果:f を1/2の時、Vを1/2に

できれば電力は1/8

課題:電源電圧の範囲を広く

<u>する必要がある。</u>



### まとめ

→ 微細化による低電力化はリーク電流や、デバイスのばらつきにより限界を迎えている。

→ リーク電流を考慮しながら、低電力プロセッサの高性能化、低電力化が進められている。