
# Výstupní zpráva

Jméno: Jaroslav Streit

Login: xstrei06

# Architektura navrženého obvodu (na úrovni RTL)

### Schéma obvodu



- Stavový automat FSM (Finite State Machine) základ obvodu
- Počítadlo CLK\_CNT počítá dobu od začátku START\_BITu do jeho poloviny, tedy 8 hodinových cyklů
- Počítadlo CLK\_CNT2 počítá dobu 16 hodinových cyklů mezi středy po sobě jdoucích bitů
- Počítadlo **BIT\_CNT** počítá počet datových bitů prostřednictvím počítadla CLK\_CNT2
- Počítadlo STOP\_CNT počítá dobu 16 hodinových cyklů od poloviny posledního datového bitu do poloviny STOP\_BITu
- DMX demultiplexor, rozmísťuje přijaté bity do registrů, které se následně vypíší od MSB

#### Popis funkce

Obvod nejdříve čeká na nulový START\_BIT, potom počítadlo CLK\_CNT spočítá 8 hodinových cyklů do jeho poloviny a hodnota 1 z komparátoru dá signál FSM na zastavení počítadla. Po dalších 16ti hodinových cyklech se začnou přijímat a počítat bity a posílájí se na DOUT skrze DMX. Po 8 datových bitech se zastaví počítadlo CLK\_CNT2 signálem log. 1 z komparátoru a


tím se zároveň zastaví počítadlo BIT\_CNT a spustí se počítadlo STOP\_CNT, počítající dalších 16 hodinových cyklů, po kterých by měl následovat jeden STOP\_BIT s hodnotou log. 1. Signál log. 1 z komparátoru jde následně do log. brány AND spolu s aktuální hodnotou DIN a odešle se signál validity dat na DOUT\_VLD po dobu jednoho hodinového cyklu. Zároveň FSM po obdržení signálu z komparátoru zastaví počítadlo STOP\_CNT. Pokud by na místě STOP\_BITu byla hodnota log. 0, DOUT\_VLD by zůstalo na nule. Následně může začít příjem dalších dat. Všechna počítadla se resetují signálem z některého z komparátorů.

# **Návrh automatu (Finite State Machine)**

#### Schéma automatu

### Stavy automatu:

- STALL\_0 počáteční stav, automat čeká, dokud nedostane na DIN log. 0
- START\_BIT\_1 automat obdržel log. 0 na DIN
- READ\_MID\_BIT\_2 v tomto stavu začíná čtení a počítání datových bitů z DIN
- WAIT\_STOP\_BIT\_3 čekání 16 hodinových cyklů na STOP\_BIT
- END\_SEQUENCE\_4 finální stav, dochází k validaci dat a odeslání signálu na DOUT\_VLD a návrat do prvního stavu (odeslání DOUT\_VLD řízeno mimo FSM pomocí log. AND)



### Popis funkce

Automat začíná ve stavu STALL\_0, kde zůstává, dokud neobdrží log. 0 na DIN. Následně ve stavu START\_BIT\_1 čeká na signál počítadla CLK\_CNT po 8 hodinových cyklech a přejde do stavu READ\_MID\_BIT\_2, kde začíná číst jednotlivé datové bity a posílá je na DOUT. Jakmile počítadlo BIT\_CNT napočítá 8 bitů, automat přejde do předposledního stavu WAIT\_STOP\_BIT\_3, kdy čeká 16 hodinových taktů na STOP\_BIT a přesune se do posledního stavu END\_SEQUENCE\_4, ve kterém je odeslán vyhodnocovací signál validity dat na DOUT\_VLD a podle aktuální log. hodnoty na vstupu se automat vrátí do počátečního stavu STALL\_0 nebo do stavu START\_BIT\_1.