《电子技术实验》课程实验报告

学院： 物理学院 专业： 光电信息科学与工程 年级：2023

实验人姓名（学号）：徐殊行 （23343071 ）

2025 年 11 月 5 日 下午

实验五 门电路与组合逻辑电路

一、实验目的

1、熟悉基本门电路的逻辑功能。
2、掌握组合逻辑电路的功能测试及分析方法。
3、验证半加器和全加器电路的逻辑功能。
4、熟悉数据选择器的功能。

二、实验原理

1．门电路

在现代数字系统中，如计算机、数字通讯、控制系统、数字化仪表中，门电路是应用十分广泛的电路。所谓“门”就是一种开关，它能按照一定条件（逻辑关系）去控制信号导通与截止。最基本的门电路逻辑器件有“与”门，“或”门，“非”门，“与非”门、“或非”门和“异或”门。

集成逻辑器件通常在单片内集成多个相同功能的门电路模块，本实验使用的包括二输入四与非门 74LS00、二输入四或非门 74LS02、六非门 74LS04、四输入双与非门 74LS20、十输入与或非门 74LS54、二输入四异或门 74LS86 等，电路芯片的管脚与其中的逻辑功能如图 8 所示，实验时根据需要选择其中的逻辑门连入电路。


2．组合逻辑电路

组合逻辑电路一般是由若干基本逻辑门组合而成的。其中既无从输出到输入的任何反馈电路，也不包含可以存储信号的记忆器件。它在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。


根据给定的组合逻辑电路，求得电路逻辑功能的过程即为组合逻辑电路的分析。

组合逻辑电路的分析，一般可按以下步骤进行。


1．根据给定的逻辑电路，写出逻辑函数表达式。
2．化简逻辑电路的输出函数表达式。
3．根据化简后的逻辑表达式列出真值表。
4．确定给定电路的逻辑功能。




74LS00




74LS02




74LS04



74LS20



74LS54



74LS86

组合逻辑电路的设计过程与分析过程相反。它主要是根据实际的逻辑问题，设计出满足要求的逻辑电路，找出用最少的逻辑门来实现给定的逻辑功能的方案。

组合逻辑电路的设计一般步骤如下：

1．分析设计要求，根据实际逻辑问题确定输入、输出变量，并定义变量状态的含义，列真值表。

2．由真值表写出逻辑表达式，并根据需要应用公式法或卡诺图法进行化简。

3．根据使用逻辑门的数量等因素找到适当形式的逻辑函数表达式，画出逻辑电路图。

3．译码器电路

译码器是一类重要的组合逻辑电路。译码是编码的逆过程。在编码时，每一种二进制代码状态，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。译码器的种类很多，最常用的是二进制译码器，它把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器。也称为变量译码器，因为它把输入变量的取值全翻译出来了。如图 9-11 所示是其示意框图，A_0、A_1…、A_{n-1} 是 n 位二进制代码、Y_0、Y_1、…、Y_{m-1} 是 m 个输出信号，在二进制译码器中，$m = 2^n$。




图 9-11　3 位二进制译码器

3.1 3 位二进制译码器

严格地讲，不知道编码是无法译码的，不过在二进制译码器中，一般情况下都把输入的二进制代码状态当成二进制数，输出就是相应十进制数的数值，并用输出信号的下标表示。表 1 是 3 位二进制译码器的真值表，输入是 3 位二进制代码 $A_2A_1A_0$，输出是其状态译码 Y_0~Y_7。

表 9-10　3 位二进制译码器的真值表

输入			输出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

由表 9-10 所示真值表可直接得到逻辑表达式为：

$Y_0=\bar{A}_2\bar{A}_1\bar{A}_0$　　$Y_1=\bar{A}_2\bar{A}_1A_0$

$Y_2=\bar{A}_2A_1\bar{A}_0$　　$Y_3=\bar{A}_2A_1A_0$

$Y_4=A_2\bar{A}_1\bar{A}_0$　　$Y_5=A_2\bar{A}_1A_0$

$Y_6=A_2A_1\bar{A}_0$　　$Y_7=A_2A_1A_0$

根据上述逻辑表达式画出的逻辑图见图 9-12




图 9-12　3 位二进制译码器

由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由与门组成的阵列，这也是译码器基本电路结构的一个显著特点。

如果把图 2 所示电路的与门换成与非门，同时把输出信号写成反变量，那么所得到的就是由与非门构成的输出为反变量（低电平有效）的 3 位二进制译码器，如图 9-13 所示。




图 9-13　与非门组成输出低电平有效的 3 位二进制译码器

3位二进制译码器又叫做3线-8线译码器，因为它是3根输入线、8根输出信号线。

4．数据选择器电路及其设计思路

数据选择器是另一类重要的组合逻辑电路。在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。

4.1. 逻辑抽象

（A）．输入、输出信号分析

输入信号：4 路数据，用 D_0、D_1、D_2、D_3 表示；两个选择控制信号，用 A_1、A_0 表示。

输出信号：用 Y 表示，它可以是 4 路输入数据中的任意一路，究竟是哪一路完全由选择控制信号决定。

示意框图如图 9-15 所示。




图 9-15　4 选 1 数据选择器示意框图

（B）．选择控制信号状态约定

令 $A_1A_0 = 00$ 时 $Y = D_0$，$A_1A_0 = 01$ 时 $Y = D_1$，$A_1A_0 = 10$ 时 $Y = D_2$，$A_1A_0 = 11$ 时 $Y = D_3$。

（C）. 真值表

根据数据选择的概念和 A_1A_0 状态的约定，可列出如表 9-12 所示的真值表。

表 9-12　4 选 1 数据选择器的真值表

输入			输出
D	A_1	A_0	Y
D_0	0	0	D_0
D_1	0	1	D_1
D_2	1	0	D_2
D_3	1	1	D_3

4.2. 逻辑表达式

由表 9-12 所示真值表可以得到

$$Y=D_0\bar{A}_1\bar{A}_0+D_1\bar{A}_1A_0+D_2A_1\bar{A}_0+D_3A_1A_0$$

4.3. 逻辑图

由Y的逻辑表达式可画出如图9-16所示的逻辑图。




图 9-16　4 选 1 数据选择器

三、实验内容及数据处理

1．测试门电路逻辑功能

使用与非门 74LS00、按图 9-19、图 9-20 接线，将输入输出逻辑关系分别填入表 9-15、表 9-16 中，并写出中两个电路的逻辑表达式。




图 9-19

表 9-15

输入		输出
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0




图 9-20

表 9-16

输入		输出	
A	B	Y	Z
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

推导得到逻辑表达式：

图 9-19


$$\boldsymbol{L = \bar{A}B + \bar{B}A}$$

图 9-19

$$\boldsymbol{L = \bar{A}B + \bar{B}A}$$


$$\boldsymbol{Z = AB}$$

实验电路图：




仿真截图（可使用开关或Word Generator生成逻辑序列，LED指示灯或Logic Analyzer测量输出）：


9-19




可以看到Y的输出信号与预期相同为0110：



9-20



可以分别看到 Y 和 Z 的输出信号，为 0110，0001，与理论相符：



2．利用与非门控制输出

用一片74LS00按图9-22接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。






图 9-22

实测结果波形图：

电路1：




S=1




S=0

电路2



S=1



S=0


简述实验现象与脉冲的“控制”作用：

对于第一个图的电路，当S=0的时候，无论输入端1的脉冲如何，输出端的Y都等于1，没有脉冲现象；当S=1的时候，输出端Y有脉冲出现，但是脉冲情况与输入端1的脉冲相反。


对于第二个图的电路，当S=0的时候，输出端Y的脉冲和输入端4的脉冲相反；当S=1的时候，无论输入端4的脉冲如何，输出端的Y都等于1，没有脉冲现象。

仿真截图：

电路一：




（a）仿真程序截图　　（b）仿真脉冲截图




（a）仿真程序截图　　（b）仿真脉冲截图

电路二：



（a）仿真程序截图　　（b）仿真脉冲截图



（a）仿真程序截图　　（b）仿真脉冲截图

3．用与非门组成其它门电路并测试验证

3.1　组成或非门。

用一片二输入端四与非门组成或非门，给出表达式，画出电路图，测试并填表 9-17。

3.2　组成异或门。

将异或门表达式转化为与非门表达式，画出逻辑电路图，测试并填表 9-18。

表 9-17　　**表 9-18**

输入		输出
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

推导得到逻辑表达式：

或非：


$$L = \overline{A + B} = \overline{A}\,\overline{B} = \overline{\overline{A}\,\overline{B}}$$

异或：


$$L = A \oplus B = \overline{A}B + A\overline{B} = \overline{\overline{A}B}\;\overline{A\overline{B}}$$

画出电路图（手绘或通过Multisim绘制）：

或非门：



异或门：



4．加法器实验

4.1 用异或门（74LS86）和与非门（74LS00）组成的半加器的逻辑功能：

根据半加器的逻辑表达式可知。半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如图9-24。





图 9-24

用异或门和与非门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。按表 9-20 要求改变 A、B 状态填表。

表 9-20

输入端	A	0	1	0	1
	B	0	0	1	1
输出端	Y	0	1	1	0
	Z	0	0	0	1

实验电路图：




计算逻辑表达式：

$$Y = \bar{A}B + A\bar{B}$$

$$Z = AB$$

仿真截图：



（a）仿真程序截图　　（b）仿真脉冲截图

仿真和实验的结果都说明，同构异或门和与非门能够实现半加器的效果。

4.2 全加器的实现方法 2——最多使用 4 个门：全加器可以用两个半加器、两个与门和一个或门组成，在实验中，常用一块异或门、一个与或非门和一个与非门实现。

a) 写出用异或门、与或非门和非门实现全加器的逻辑表达式，画出逻辑电路图。

b) 找出异或门、与或非门和非门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。

c) 当输入端A_i、B_i及C_{i-1}为下列情况时，用万用表测量S_i和C_i的电位并将其转为逻辑状态填入表9-23。


表 9-23

输入端	A_i	0	0	0	0	1	1	1	1
	B_i	0	0	1	1	0	0	1	1
	C_{i-1}	0	1	0	1	0	1	0	1
输出端	S_i	0	1	1	0	1	0	0	1
	C_i	0	0	0	1	0	1	1	1

推导逻辑表达式：


$$S_i = A_i \oplus B_i \oplus C_{i-1}$$
$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

仿真截图：



可见输出结果与理论和实验测量符合。

【选做】4.3 全加器的实现方法1——只使用与非门：写出图9-25电路的逻辑表达式。根据逻辑表达式列出真值表9-21，根据真值表画逻辑函数S_iC_i的卡诺图。



$$Y = A \oplus B \qquad Z = C_{i-1} \qquad X_1 = \overline{YZ} \qquad X_2 = \overline{X_1}Y$$
$$X_3 = \overline{X_1 Z} \qquad S_i = \overline{X_2 X_3} \qquad C_i = \overline{X_1 \overline{AB}}$$

图 9-25

表 9-21 （计算）

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1

A_i \ B_i、C_{i-1}	0 0	0 1	1 1	1 0
0	0	1	0	1
1	1	0	1	0

A_i \ B_i、C_{i-1}	0 0	0 1	1 1	1 0
0	0	0	1	0
1	0	1	1	1

利用卡诺图化简之后可以得到：

$$S_i = \overline{A_i}\,\overline{B_i}C_{i-1} + \overline{A_i}B_i\overline{C_{i-1}} + A_i\overline{B_i}\,\overline{C_{i-1}} + A_iB_iC_{i-1}$$

$$C_i = B_iC_{i-1} + A_iC_{i-1} + A_iB_i$$


按原理图选择与非门并按线进行测试，验证表 9 结果是否正确。

实测真值表：

表 9-21 （实验）

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1

仿真截图：



5．译码器实验

5.1 译码器功能测试：将 74LSI39 译码器按图 9-29 接线，按表 10 输入电平分别置位，填输出状态表。

5.2 将双 2-4 线译码器转换为 3-8 线译码器：画出转换电路图，接线并验证设计是否正确，设计并填写该 3-8 线译码器功能表，画出输入、输出波形。





图 9-29


表 9-24

输入			输出			
使能	选择					
G	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	H	L	H
L	H	L	H	L	H	H
L	H	H	H	H	H	L

实验电路图：



3-8线电路图：




设计并填写3-8线译码器真值表或波形图：

$\bar{C}$	B	A	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7

1	0	0	1	1	1	1	0	1	1	1
0	0	0	0	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	0	1
0	1	0	1	1	0	1	1	1	1	1
1	0	1	1	1	1	1	1	0	1	1
0	0	1	1	0	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	0	1	1	1	1

【选做】5.3 利用与非门等基本逻辑门电路，设计并搭建2-4线译码器（即74LS139一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。



6．数据选择器实验

6.1 数据选择器功能测试： 将双 4 选 1 数据选择器 74LSl53 参照图 9-30 接线，测试其功能并填写功能表 9-25。

6.2 数据选择器的选通功能：将实验箱脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器 4 个输入端，将选择端置位，使输出端可分别观察到 4 种不同频率脉冲信号。

【思考题】分析该频率信号的选通和实验步骤2利用与非门的控制有何不同和联系，两者可以用于数字系统中的什么场合。





图 9-30


表 9-25

选择端		数据输入端				输出控制	输出
B	A	C_0	C_1	C_2	C_3	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H




不同选择端信号组合下，输出实测波形图：


200khz：




100khz:




50khz




25khz:



【选做】6.3 利用与非门等基本逻辑门电路，设计并搭建4路数据选择器（即74LS153一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。





得到的实测结果如下：

表 9-26

选择端		数据输入端				输出控制	输出	仿真
B	A	C_0	C_1	C_2	C_3	G	Y	Y
X	X	X	X	X	X	H	L	L
L	L	L	X	X	X	L	L	L
L	L	H	X	X	X	L	H	H
L	H	X	L	X	X	L	L	L
L	H	X	H	X	X	L	H	H
H	L	X	X	L	X	L	L	L
H	L	X	X	H	X	L	H	H
H	H	X	X	X	L	L	L	L
H	H	X	X	X	H	L	H	H

在实验当中用到较多导线，电路稳定性较差，能够稳定输出选频的波形记录如下：



（a）A=0、B=0,C0输入



（b）A=1、B=1,C3输入

四、实验总结与思考

总结：

（1） 按照步骤要求填表并画出逻辑图，整理实验数据和图标，分析讨论实验结果。

这一部分内容在前面的数据分析和处理中已经体现，在此不再赘述。

（2） 总结组合逻辑电路的分析方法

如果要设计逻辑电路，首先根据预期的电路功能写出真值表，然后写出变量的逻辑表达式，再根据实验室提供的门逻辑电路元件，相应地化简逻辑表达式并画出电路图。之后则需要按照电路图连线然后测试电路地功能。

如果是已知电路图要分析电路功能，则先约定输入输出变量，然后根据电路结构写出输出变量和输入变量之间地逻辑表达式，然后根据实际地输入情况写出真值表，之后根据真值表分析电路功能。

（3） 总结译码器和数据选择器的使用体会，思考组合逻辑电路的设计方法是如何体现在具体电路的设计过程中的。

译码器将二进制输入信号转化为唯一激活的输出信号，它将复杂的多输入控制逻辑转化为输出逻辑，并且每一个输出端只在特定条件下激活。在电路设计当中，译码器让电路更加模块话，实现了输入信号的组合形式与输出状态的转换逻辑分离。数据选择器则是将多个输入信号通过选择段的组合选出一条输出，有效地减少了布线数量，通过合理设置选择信号，可以动态切换输入信号，便于逻辑条件的扩展。

思考：

（1）如何判断门逻辑电路功能是否正常？

直接用高电平或者低电平连接门逻辑电路的输入端，改变输入的同时测量门逻辑电路的输出，检查输出是否符合逻辑功能对应的真值表。如果符合则说明门逻辑电路功能正常，若不符合则说明功能不正常。

（2）与非门的一个输入端接入连续脉冲，其余段处于什么状态的时候允许脉冲通过？处于什么状态的时候禁止脉冲通过

其余端都是1的时候允许脉冲通过，其余端中有一个输入为0的时候禁止脉冲通过。

（3）异或门为什么又称为可控反向门

异或门输入输出相同时为 0，相反时为 1。故当其中一个输入为 0 时，另一输入若为 0，则输出为 0，若为 1，则输出为 1，此时输出与输入同相；当其中一个输入为1 时，另一输入若为 0，则输出为 1，若为 1，则输出为 0，此时输出与输入反相。因此，选定一端作为控制端，当其为 0 时，异或门为 同相输出，当其为 1 时，异或门为反相输出，此即为“可控反相门”

（4）全加器的含义是什么？

全加器是能够处理本位加法的同时还能够处理来自地位的进位的加法器。

（5）利用数据选择器实现的选通与利用与非门的控制有何不同和联系，两者可以用于数字系统中的什么场合？

选通电路和与非门都是数字系统中常见的信号控制元件。选通通常通过数据选择器来实现，它根据控制信号决定哪个输入信号可以传递到输出端，实现对数据通路的选择和控制。而与非门是一种基本逻辑门，当所有输入为1时输出为0，否则输出为1。虽然功能不同，但与非门也能在控制信号的作用下实现类似选通的功能，例如控制输入信号是否通过。两者的联系在于都能用于信号选择和控制，区别在于选通更注重数据流的选择与传输，而与非门是逻辑功能的基础构建模块。在数字系统中，选通常用于多路复用器、CPU数据通路和信号切换电路，而与非门多用于实现复杂的逻辑功能或作为其他逻辑门的基础单元。

《电子技术实验》课程实验报告

学院：物理学院　　专业：光信　　年级：2023

实验人姓名（学号）：徐骅行　(23343071)

2025年11月5日 下午 ~~晚上~~

实验五　门电路与组合逻辑电路

一、实验目的

1、熟悉基本门电路的逻辑功能。

2、掌握组合逻辑电路的功能测试及分析方法。

3、验证半加器和全加器电路的逻辑功能。

4、熟悉数据选择器的功能。

三、实验内容及数据处理

1. 测试门电路逻辑功能

使用与非门 74LS00、按图 9-19、图 9-20 接线，将输入输出逻辑关系分别填入表 9-15、表 9-16 中，并写出中两个电路的逻辑表达式。

$Y=\overline{\overline{A}B\cdot A\overline{B}}=\overline{A}B+\overline{B}A$




图 9-19

表 9-15

输入		输出
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

$Y=\overline{A}B+\overline{B}A$　$Z=A\cdot B$




图 9-20

表 9-16


输入		输出	
A	B	Y	Z
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

推导得到逻辑表达式：


见上

2．利用与非门控制输出

用一片74LS00按图9-22接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。



$Y = \overline{S \cdot D}$



$Y = (\overline{S \cdot S}) \cdot D = \overline{S \cdot D}$

图 9-22

实测结果波形图：

简述实验现象与脉冲的“控制”作用：

3．用与非门组成其它门电路并测试验证

3.1　组成或非门。

用一片二输入端四与非门组成或非门，给出表达式，画出电路图，测试并填表 9-17。

3.2　组成异或门。

将异或门表达式转化为与非门表达式，画出逻辑电路图，测试并填表 9-18。

表 9-17

或非

输入		输出
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

表 9-18

异或

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

推导得到逻辑表达式：

4. 加法器实验

4.1 用异或门（74LS86）和与非门（74LS00）组成的半加器的逻辑功能：

根据半加器的逻辑表达式可知。半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如图9-24。




图 9-24

用异或门和与非门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。按表 9-20 要求改变 A、B 状态填表。

表 9-20

输入端	A	0	1	0	1
	B	0	0	1	1
输出端	Y	0	1	1	0
	Z	0	0	0	1

4.2 全加器的实现方法 2——最多使用 4 个门：全加器可以用两个半加器、两个与门和一个或门组成，在实验中，常用一块异或门、一个与或非门和一个与非门实现。

a) 写出用异或门、与或非门和非门实现全加器的逻辑表达式，画出逻辑电路图。

b) 找出异或门、与或非门和非门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。

c) 当输入端A_i、B_i及C_{i-1}为下列情况时，用万用表测量S_i和C_i的电位并将其转为逻辑状态填入表9-23。




表 9-23

输入端	A_i	0	0	0	0	1	1	1	1
	B_i	0	0	1	1	0	0	1	1
	C_{i-1}	0	1	0	1	0	1	0	1
输出端	S_i	0	1	1	0	1	0	0	1
	C_i	0	0	0	1	0	1	1	1

$S_i = A_i \oplus B_i \oplus C_{i-1}$

$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$

【选做】4.3 全加器的实现方法1——只使用与非门：写出图9-25电路的逻辑表达式。根据逻辑表达式列出真值表9-21，根据真值表画逻辑函数$S_i$$C_i$的卡诺图。






图 9-25

$Y = A\bar{B} + \bar{A}B$　表 9-21

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1



$S_i = \bar{A}_i\bar{B}_iC_{i-1} + A_i\bar{B}_i\bar{C}_{i-1} + \bar{A}_iB_i\bar{C}_{i-1} + A_iB_iC_{i-1}$



$C_i = A_iB_iC_{i-1} + A_i\bar{B}_iC_{i-1} + \bar{A}_iB_iC_{i-1}$

按原理图选择与非门并按线进行测试，验证表 9 结果是否正确。

实测真值表：

$C_i = B_iC_{i-1} + A_iC_{i-1} + A_iB_i$

$F = \overline{ABCD}$

5. 译码器实验

5.1 译码器功能测试：将 74LSI39 译码器按图 9-29 接线，按表 10 输入电平分别置位，填输出状态表。

5.2 将双 2-4 线译码器转换为 3-8 线译码器：画出转换电路图，接线并验证设计是否正确，设计并填写该 3-8 线译码器功能表，画出输入、输出波形。





图 9-29

表 9-24

输入			输出			
使能	选择					
G	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
H	X	X				
L	L	L				
L	L	H				
L	H	L				
L	H	H				

3-8线电路图：



设计并填写3-8线译码器真值表或波形图：


A	B	C	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

【选做】5.3 利用与非门等基本逻辑门电路，设计并搭建2-4线译码器（即74LS139一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。

B	A	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

$\overline{Y_0} = \overline{\overline{A}\cdot\overline{B}} = \overline{(A+B)}$　　$\overline{Y_2} = \overline{\overline{A}\cdot B}$

$\overline{Y_1} = \overline{A\cdot\overline{B}}$　　$\overline{Y_3} = \overline{A\cdot B}$



6．数据选择器实验

6.1 数据选择器功能测试： 将双 4 选 1 数据选择器 74LSl53 参照图 9-30 接线，测试其功能并填写功能表 9-25。

6.2 数据选择器的选通功能：将实验箱脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器 4 个输入端，将选择端置位，使输出端可分别观察到 4 种不同频率脉冲信号。

【思考题】分析该频率信号的选通和实验步骤2利用与非门的控制有何不同和联系，两者可以用于数字系统中的什么场合。




图 9-30

表 9-25

选择端		数据输入端				输出控制	输出
B	A	C_0	C_1	C_2	C_3	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

不同选择端信号组合下，输出实测波形图：

【选做】6.3 利用与非门等基本逻辑门电路，设计并搭建4路数据选择器（即74LS153一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。

四、实验总结与思考