《电子技术实验》课程实验报告

学院：　物理学院　专业：　光电信息科学与工程　年级：2023

实验人姓名（学号）：　　徐殊行　（23343071）

2025 年 11 月 12 日　下午

实验六　触发器与时序逻辑电路

一、实验目的

1、熟悉并掌握 R-S、D、J-K 触发器的构成，工作原理和功能测试方法。
2、了解不同逻辑功能触发器相互转换的方法。
3、掌握常用时序电路分析、设计及测试方法。
4、熟悉计数器、寄存器的工作原理、逻辑功能和使用方法。


二、实验原理

1．触发器

触发器是组成时序逻辑电路中存储部分的基本单元。它具有两个稳定状态，分别称为 0 状态和 1 状态。在任一时刻，触发器只处于一种稳定状态。当接收到触发脉冲时，才由一种稳定状态翻转到另一稳定状态。因此，触发器能存储一位二进制代码 0 或 1。

触发器按照逻辑功能的不同，可分为 R-S 触发器，J-K 触发器，D 触发器，T 触发器等。下面以 R-S 触发器为例，概述触发器的基本功能。

基本 R-S 触发器有两个输出 Q 和 ，这两个输出端的状态总是互补的。当 Q 端为高电平时，称触发器处于 1 状态，当 Q 端为低电平时，称触发器处于 0 状态。该触发器有两个输入端 和 ，其中 称为复位端或置 0 端， 称为置位端或置 1 端。



逻辑电路图　　逻辑符号

图 10-1　基本 R-S 触发器

说明：R、S 上面加反号表示低电平有效。方框下面输入端处的小圆圈表示低电平有效。

基本 R-S 触发器的逻辑功能是：

①若 $\overline{R}$=1，$\overline{S}$=1，则 $Q^{n+1}=Q^n$，即触发器保持原来状态不变。

②若 $\overline{R}$=0，$\overline{S}$=1，则 $Q^{n+1}=0$，即触发器置为 0 状态。

③若 $\overline{R}$=1，$\overline{S}$=0，则 $Q^{n+1}=1$，即触发器置为 1 状态。

④不允许 $\overline{R}$=0，$\overline{S}$=0，即触发器处于不定状态。

基本 R-S 触发器的功能也可用功能表描述，如表 10-1 所示。

表 10-1　基本 R-S 触发器功能表

$\overline{R}$	$\overline{S}$	Q^{n+1}	功能说明
0	0	d	不定
0	1	0	置 0
1	0	1	置 1
1	1	Q^n	保持

基本 R-S 触发器的特性方程：$Q^{n+1}=S+\overline{R}Q^n$

约束条件为：$R+S=0$

实际实验中使用的是集成触发器芯片，包括双 J-K 型负边沿带置位-复位端触发器 74LS112，双 J-K 型负边沿带复位端触发器 74LS73，双 D 型正边沿维持-阻塞触发器 74LS74，四 D 型正边沿维持阻塞触发器 74LS175，电路芯片的管脚与其中的逻辑功能如图 10-5 所示，实验时根据需要选择其中的触发器连入电路。




图 10-5 常用触发器集成电路芯片引脚

2．时序逻辑电路

时序逻辑电路一般分为两大类：同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路的特点是：电路状态改变时，电路中要更新状态的触发器是同步翻转的。其状态的改变是受同一时钟脉冲控制的。各个触发器的 CP 信号都是输入时钟脉冲。异步时序逻辑电路的特点是：电路状态改变时，电路中要更新状态的触发器，有的先翻转，有的后翻转，是异步进行的。在这种时序电路中，有的触发器其 CP 信号就是输入时钟脉冲，有的触发器则是其它触发器的输出作为 CP 信号。

3．计数器

计数器是数字系统中使用最多的时序逻辑器件，它不仅能用于对时钟脉冲进行计数，还可用于分频、定时、产生节拍脉冲和序列脉冲，以及进行数字计算等。

计数器的类型很多，按计数器中触发器翻转是否同步分为同步计数器和异步计数器；按计数时是递增还是递减分为加法计数器、减法计数器和可逆计数器；按计数器中数字的编码方式分为二进制计数器、十进制计数器和任意（N）进制计数器。

现以 3 位二进制异步加法计数器为例，说明二进制异步加法计数器的构成方法和连接规律。




图 10-6　3 位二进制异步加法计数器示意框图

a) 结构示意图与状态图

根据二进制递增计数的规律，画出状态图。


b) 选择触发器，求时钟方程，输出方程和状态方程


（1）选择触发器

选用 3 个 CP 时钟脉冲下降沿触发的边沿 J-K 触发器。

（2）求时钟方程

①根据状态图画出时序图





②选择时钟信号　图 4　3 位二进制加法计数器的状态图与时序图

从上面所示的时序图可知，应选择 $CP_0 = CP$；$CP_1 = Q_0$；$CP_2 = Q_1$

（3）求输出方程

根据状态图，可以直接得到 $C = Q_2^n Q_1^n Q_0^n$

（4）求状态方程

观察时序图和时钟方程，发现三个时钟触发器均应为 T'型，据此可得到状态方程。

$Q_0^{n+1} = \overline{Q_0^n}$　　CP 下降沿时刻有效

$Q_1^{n+1} = \overline{Q_1^n}$　　Q_0 下降沿时刻有效

$Q_2^{n+1} = \overline{Q_2^n}$　　Q_1 下降沿时刻有效

c) 求驱动方程

由于选用的是时钟脉冲下降沿触发的边沿 J-K 触发器，其特性方程为

$$Q^{n+1} = J\overline{Q^n} + \bar{K}Q^n$$

转换成 T'触发器（即 J = K = 1），同时变换状态方程形式为 $Q^{n+1} = 1 \cdot \overline{Q^n} + \bar{1} \cdot Q^n$。比较状态方程与特性方程，即可得到驱动方程为：$J_0 = K_0 = 1$；$J_1 = K_1 = 1$；$J_2 = K_2 = 1$。

d) 画逻辑电路图

从电路结构看，二进制异步加法计数器使用的单元电路是 T'触发器；从连接规律看，高位触发器的时钟信号来自低位触发器的输出。




图 10-8　3 位二进制异步加法计数器逻辑电路图

4．寄存器

寄存器是数字系统中用来存放数据或运算结果的一种常用时序逻辑器件，它除了具有接收数据、保存数据和传递数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能，从而构成多功能寄存器。

4.1．移位寄存器

存储在寄存器中的数据或代码，在移动脉冲的操作下，可以依次逐位右移或左移，而数据或代码，即可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出。存储单元只能用主从触发器或边沿触发器。

74LS194 是由四个 RS 触发器和控制电路组成的集成移位寄存器。具有串行或并行输入、

串行或并行输出、右移、左移和异步清零等功能。




图 10-10　74LS194 逻辑功能示意图

$\overline{CR}$ 是清零端，M_0、M_1 是工作状态控制端，D_{SR} 和 D_{SL} 分别为右移和左移串行数码输入端，D_0~D_3 是并行数码输入端，Q_0~Q_3 是并行数码输出端，CP 是时钟脉冲（移位操作信号）。

其逻辑功能是：

①异步清零：当$\overline{CR}$=0时，寄存器清零。

②保持：当$\overline{CR}$=1时，CP = 0 或 $M_1 = M_0 = 0$，寄存器保持原状态不变。

③并行送数：当$\overline{CR}$=1，$M_1 = M_0 = 1$ 时，CP 上升沿可将加在并行输入端 D_0~D_3 的数码 d_0~d_3 送入寄存器中。

④右移串行送数：当$\overline{CR}$=1，$M_1 = 0$，$M_0 = 1$ 时，在 CP 上升沿的操作下，可依次把加在 D_{SR} 端的数码从时钟触发器 FF_0 串行送入寄存器中。

⑤左移串行送数：当$\overline{CR}$=1，$M_1 = 1$，$M_0 = 0$ 时，在 CP 上升沿的操作下，可依次把加在 D_{SL} 端的数码从时钟触发器 FF_3 串行送入寄存器中。

表 10-6　74LS194 逻辑功能表

输入										输出				注
$\overline{CR}$	M_1	M_2	D_{SR}	D_{SL}	CP	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	X	X	X	X	X	X	X	X	X	0	0	0	0	清零
1	X	X	X	X	0	X	X	X	X	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
1	1	1	X	X	↑	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	并行输入
1	0	1	1	X	↑	X	X	X	X	1	Q_0^n	Q_1^n	Q_2^n	右移输入 1
1	0	1	0	X	↑	X	X	X	X	0	Q_0^n	Q_1^n	Q_2^n	右移输入 0
1	1	0	X	1	↑	X	X	X	X	Q_1^n	Q_2^n	Q_3^n	1	左移输入 1
1	1	0	X	0	↑	X	X	X	X	Q_1^n	Q_2^n	Q_3^n	0	左移输入 0
1	0	0	X	X	X	X	X	X	X	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持

三、实验内容及数据处理

1．触发器基本功能测试。

1.1 维持——阻塞型 D 触发器功能测试

双 D 型正边沿维持——阻塞触发器 74LS74 的逻辑符号如图 10-12 所示。

图中 $\overline{S}_d$、$\overline{R}_d$ 端为异步置 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。

试按下面步骤做实验：

（1）分别在 $\overline{S}_d$、$\overline{R}_d$ 端加低电平，观察并记录 Q、$\overline{Q}$ 端的状态。

（2）令 $\overline{S}_d$、$\overline{R}_d$ 端为高电平，D 端分别接高，低电平，用单脉冲作为 CP，观察并记录当 CP 为 0、↑、1、↓时 Q 端状态的变化，填写表 10-8。




图 10-12　D FF 逻辑符


表 10-8　D 触发器真值表（测量）

$\overline{S}_d$	$\overline{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	0	0	0
				1	0
1	1	↑	1	0	1
				1	1
1	1	↓	0	0	0
				1	0
1	1	↓	1	0	1
				1	1

上述实验并没有发现和正常逻辑相违背的数据，我们对上述数据结果作出解释。对于$\overline{S_d}$和$\overline{R_d}$两个低电平有效异步端，只要$\overline{S_d}$=1，$\overline{R_d}$=0，那么电路置0；$\overline{S_d}$=0，$\overline{R_d}$=1，那么电路置1。“异步端”意味着它不受始终CP的控制，优先级高于同步端D。对于异步端的无效状态，同步端生效。本实验使用的维持-阻塞型D触发器为上升沿有效的边缘触发器，只有在时钟CP在上升沿的时候，逻辑电路才会生效，即满足$Q^{n+1}=D$的关系。值得注意的是，在最后四组下降沿的实验中，理论上Q^{n+1}应该不发生变化，但是实验中却观察到下降沿也能够使触发器触发。我们利用电压表和示波器测量试验箱上的脉冲发生器所产生的脉冲。我们发现在

下降沿脉冲结束后也会出现一小段上升脉冲，然后发生器的电位复位。所以即便在下降沿出现时触发器没有被出发，在复位时触发器也会被触发，我们认为这是实验上出现与理论预测不符的现象的主要原因。

仿真截图：



仿真结果：

$\overline{S}_d$	$\overline{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	0	0	0
				1	0
1	1	↑	1	0	1
				1	1
1	1	↓	0	0	0
				1	1
1	1	↓	1	0	0
				1	1

1.2 负边沿 J-K 触发器功能测试

双 J-K 负边沿触发器 74LSll2 芯片的逻辑符号如图 10-13 所示。自拟实验步骤，测试其功能，并将结果填入表 10-9 中。





图 10-13　J-K FF 逻辑符号

表 10-9　J-K 触发器真值表（测量）

$\overline{S}_d$	$\overline{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

在实际结果当中并没有出现和仿真结果相异常的数据。该实验的”负边沿“说明这里采用的J-K触发器是下降沿触发的。J-K触发器具有两个低电平有效的异步端$\overline{S_d}$和$\overline{R_d}$，二者无效时会无视之前的状态直接跳转。当异步端有效时，输出端才会受到CP端的调控。当Q^n取0时，$Q^{n+1}=J$；当Q^n取1时，$Q^{n+1}=\overline{K}$。

仿真截图：




1.3．触发器功能转换

分别将 D 触发器和 J-K 触发器转换成 T=1 的计数触发器，即只要时钟脉冲到来，触发器状态就发生反转。列出表达式，画出实验电路图。

使用 JK 触发器接成 T=1 触发器的表达式与电路图：

我们将 J-K 触发器的 J 端口和 K 端口连接在一起组成 T 端口，变成 T 触发器，电路图如下：




实测真值表：

$\overline{S}_d$	$\overline{R}_d$	CP	T	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	1	0	1
				1	0
1	1	↓	1	0	1
				1	0

使用 D 触发器接成 T=1 触发器的表达式与电路图：

我们将 T 通过与门和$\overline{Q}$端口连接，再将输出连接到 D 端口，即可用 D 触发器构成 T 触发器，电路图如下：



$$Q^{n+1} = D + DQ^n, D = \overline{Q^n}, Q^{n+1} = \overline{Q^n}$$

实测真值表：

$\overline{S}_d$	$\overline{R}_d$	CP	T	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	1	0	1
				1	0
1	1	↓	1	0	1
				1	0

2．计数器实验。

2.1．异步二进制计数器。

（1）按图 10-14 接线，JK 触发器可选择带置位复位端的 JK 触发器 74LS112，或仅带有复位端的 74LS74。TTL 电平的逻辑器件引脚在悬空时认为是高电平，但建议仍使用导联连接到电源来保证稳定的电平值。




图 10-17　异步二进制计数器


（2）由 CP 端输入单脉冲，测试并记录 Q_A~Q_D 端状态及波形。

Q_1~Q_4 端状态表：


CP 序号	Q_1	Q_2	Q_3	Q_4
0	**0**	**0**	**0**	**0**
1	**1**	**0**	**0**	**0**
2	**0**	**1**	**0**	**0**
3	**1**	**1**	**0**	**0**
4	**0**	**0**	**1**	**0**
5	**1**	**0**	**1**	**0**
6	**0**	**1**	**1**	**0**

7	**1**	**1**	**1**	**0**
8	**0**	**0**	**0**	**1**
9	**1**	**0**	**0**	**1**
10	**0**	**1**	**0**	**1**
11	**1**	**1**	**0**	**1**
12	**0**	**0**	**1**	**1**
13	**1**	**0**	**1**	**1**
14	**0**	**1**	**1**	**1**
15	**1**	**1**	**1**	**1**
16	**0**	**0**	**0**	**0**


波形图（时序图）：




Q1



Q2




Q3



Q4

实验电路实物图：



当我们采用下降沿不断触发这个电路的时候，我们注意到上方的 LED 灯会将触发的次数转化成二进制数显示出来，我们对这个现象进行分析。

首先，实验中采用的是下降沿触发的 J-K 触发器，其特征方程是：

$$Q^{n+1} = J\overline{Q^n} + \bar{K}Q^n$$

此时 J=K=1 悬空，所以特性方程转变为：


$$Q^{n+1} = \overline{Q^n}$$

整个计数器的逻辑是：

$$Q_1^{n+1} = \overline{Q_1^n} \cdot CP \downarrow$$
$$Q_2^{n+1} = \overline{Q_2^n} \cdot Q_1^n \downarrow$$
$$Q_3^{n+1} = \overline{Q_3^n} \cdot Q_2^n \downarrow$$
$$Q_4^{n+1} = \overline{Q_4^n} \cdot Q_3^n \downarrow$$


当一个时钟脉冲下降的时候，计数器就会进行翻转计数，后面一个触发器会依赖于前面一个触发器，这样一来便能够表示二进制数的计数并完成进位。


仿真波形图（时序图）：



自下而上分别是Q_1、Q_2、Q_3、Q_4

仿真电路截图（测量电路全景一张）：






（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

理论分析可得，只要将每一个触发器和上一级的连接从Q改为$\bar{Q}$即可，

绘制修改后的电路图：

我们用multisim画出减法计数器的电路图：



Q_1~Q_4端状态表：


CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1

4	**1**	**1**	**0**	**0**
5	**1**	**0**	**1**	**1**
6	**1**	**0**	**1**	**0**
7	**1**	**0**	**0**	**1**
8	**1**	**0**	**0**	**0**
9	**0**	**1**	**1**	**1**
10	**0**	**1**	**1**	**0**
11	**0**	**1**	**0**	**1**
12	**0**	**1**	**0**	**0**
13	**0**	**0**	**1**	**1**
14	**0**	**0**	**1**	**0**
15	**0**	**0**	**0**	**1**
16	**0**	**0**	**0**	**0**

理论分析：

由于Q2、Q3、Q4的翻转规则变化，导致第一个时钟脉冲的下降沿到来的时候，所有的输出端会同时翻转，0000的次态转化为1111，依次类推。

仿真波形图（时序图）：



2.2．异步二-十进制计数器。

（1）按图 10-15 接线。Q_A、Q_B、Q_C、Q_D4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。

（2）观察 CP、Q_A、Q_B、Q_C 及 Q_D 的波形。




图 10-15　异步二-十进制计数


【思考题】试分析图中新增的电路中4个与非门的功能。

简单分析可知，这四个新增的与非门构成了一个RS触发器，对原有的电路执行清零操作，左下的与非门跟四个JK触发器$\overline{R_d}$连接，当$Q_B Q_D = 1$的时候，输出等于（1010）即十进制的10，这个简单的RS触发器R端是0，S端是，Q输出0，最后实现回到000初态。

Q_A~Q_D 端状态表：


CP 序号	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1
10	0	0	0	0

实验电路实物图：




十进制计数器，右方逻辑电路的功能为计数器跳转到 1010 态的时候置 0，这是因为 $\overline{CR^n} = \overline{CP^n} + (\overline{Q_B^n \cdot Q_D^n} \cdot \overline{CR^{n-1}})$。$\overline{CR}$=1 是常态，只要$Q_B = Q_D$=1 的状态出现，电路的置 0 端就会满足：$\overline{CR^n} = \overline{CP^n} + (\overline{Q_B^n \cdot Q_D^n} \cdot \overline{CR^{n-1}}) = \overline{CP^n}$+0

仿真波形图（时序图）：



自下而上分别是Q_A、Q_B、Q_C、Q_D。

仿真电路截图（测量电路全景一张）：



2.3．同步环形计数器。

（1）按图 10-16 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态，并列出状态表。

通过置位和复位端将 A、B、C、D 端设置成不同组合（最多 16 种），观察并记录各状态之间的转换关系。观察计数器能否正常工作。分析原因。





图 10-16 环形计数器

Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0
0	1	1	0	0
1	0	1	1	0
2	0	0	1	1
3	1	0	0	1
循环回初态	1	1	0	0
0	1	1	1	0
1	0	1	1	1
2	1	0	1	1
3	1	1	0	1
循环回初态	1	1	0	0

绘制状态转移图：




D触发器的特性方程是：$Q^{n+1} = D$

这个电路满足：

$$Q_A^{n+1} = Q_D^{n+1} \cdot CP \uparrow$$
$$Q_B^{n+1} = Q_A^{n+1} \cdot CP \uparrow$$
$$Q_C^{n+1} = Q_B^{n+1} \cdot CP \uparrow$$
$$Q_D^{n+1} = Q_C^{n+1} \cdot CP \uparrow$$

电路具有这样的逻辑功能逻辑功能：当一个时钟脉冲的上升沿到来时，电路会将数码右移一位，并将最末一位数码送回到第一位，这边构成了最经典的循环位移器，但是这样的位移器无法自启动，无法自启动的位移器就无法进行计数.

仿真电路截图（含测量电路全景一张）：



（2）按图10-17接线，重复上述过程，设置A、B、C、D不同的初始状态来记录状态转移过程。对比实验结果，总结关于自启动的体会。





图 10-17 自启动型环形计数器


Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：



3．移位寄存器功能测试

3.1 4 位双向移位寄存器 74LSl94 芯片的逻辑符号如图 10-22 所示。

熟悉各引脚的功能，完成芯片的接线，测试 74LSl94 的功能，并将结果填入表 10-13 中。




图 10-22　74LS194 逻辑符

表 10-13

$\overline{C_r}$	M_BM_A		cp	$D_{SR}D_{SL}$		$D_1D_2D_3D_4$				$Q_0Q_1Q_2Q_3$
0	×	×	×	×	×	×	×	×	×	0000
1	×	×	0	×	×	×	×	×	×	1111
1	1	1	↑	×	×	1	0	1	0	1010
1	0	1	↑	1	×	×	×	×	×	1101
1	0	1	↑	0	×	×	×	×	×	0110
1	1	0	↑	×	1	×	×	×	×	1101
1	1	0	↑	×	0	×	×	×	×	1010
1	0	0	×	×	×	×	×	×	×	1010

分析上表可知各个端口的作用：

Cr是直接清零端口，Cr=0 时所有输出都是0

D0,1,2,3都是并行输入端，当MAMB=11 时，会把D0,1,2,3的数据直接送到输出端口。

Dsr，Dsl分别是右移左移串行输入端。

MAMB则是操作控制端，当MAMB=00 时，输出端保持原来状态不变；当MAMB=01时，则进行右移操作；当MAMB==10时则进行左移操作；当MAMB=11 时则并行送数，将D0,1,2,3 的数据直接送给输出。

【选做】3.2 用两片74LSl94芯片构成的8位移位寄存器电路，当M_BM_A取值分级别为00、01、10、11时逐一检测电路功能，结果以功能表的形式给出。

（选做部分未完成）

四、实验总结与思考

（1）整理实验数据并填入表中，画出实验内容要求的波形

这一部分已经在实验数据处理部分展示，这里不再赘述


（本次实验设计到RS触发器、D触发器、J-K触发器，并且还利用了J-K触发器组成了T'触发器进行测试。这几种触发器的规律可以总结如下：

①R-S触发器较为基础。其特征方程如下：

$$Q^{n+1} = S + \overline{R}Q^n$$

$$R \cdot S = 0$$

当$\overline{S_d}$和$\overline{R_d}$分别置0和1端，当其为低电平的时候有效，两者为高电平时保持，但是不允许两者同时时低电平，这将会处于不定态。其状态转移图如下：




②D触发器和D端的输入相同

特征方程：

$$Q^{n+1} = D$$

CP上升沿时有效，其状态转移图如下：




③J-K触发器和R-S触发器相比没有约束条件。其特征方程如下：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

J、K类似于置 1 和置 0 端，当其为高电平是有效，两者不同时，J为高电平，则

置 1，K为高电平，则置 0；两者都为0 时保持，都为 1 时翻转。CP下降沿的时候有效。



④T’触发器是J-K触发器中J=K=1的情况。

$$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n=\overline{Q^n}$$

CP下降沿到来时候就会发生翻转，可以当作计数器。



（2）总结各类时序电路的特点

①异步二进制计数器：对于逻辑电路，悬空端表示逻辑“1”。为了简化电路的连接，J-K 触发器的 J 端和 K 端可以悬空。CP 每一次下降沿的到来，Q1 都会翻转一次。而 Q1 作为下一级触发器的时间脉冲，又会在 Q1 的下降沿（从高电平到低电平）到来时，Q2 发生翻转。依次类推，以此达到二进制的作用。而减法计数器只需在加法计数器的基础上，将所有反向输出端接到下一级的 CP 即可。相对于计数脉冲 CP 而言，Q1、Q2、Q3、Q4 的输出分别为其二分频、四分频、八分频、十六分频。

②异步二-十进制计数器：当 QAQBQCQD 分别为（10）D 时，立即变回 0000.也就是自动复位。

③环形计数器：相关分析在具体实验后面已经附上，这里不再赘述。

时序逻辑电路和组合逻辑电路的共同点在于，即把输入信号按照一定逻辑运算后输出，不同点在于时序逻辑电路基本元件为触发器，触发器当前状态不仅与当前输入有关，还与先前的状态有关。

《电子技术实验》课程实验报告

学院：　物理学院　专业：　光电信息科学与工程　年级：2023

实验人姓名（学号）：　徐殊行　（23343071）

2025 年 11 月 12 日　下午

实验六　触发器与时序逻辑电路

一、实验目的

1、熟悉并掌握 R-S、D、J-K 触发器的构成，工作原理和功能测试方法。
2、了解不同逻辑功能触发器相互转换的方法。
3、掌握常用时序电路分析、设计及测试方法。
4、熟悉计数器、寄存器的工作原理、逻辑功能和使用方法。

三、实验内容及数据处理

1．触发器基本功能测试。

1.1 维持——阻塞型 D 触发器功能测试

双 D 型正边沿维持——阻塞触发器 74LS74 的逻辑符号如图 10-12 所示。

图中 $\overline{S}_d$、$\overline{R}_d$ 端为异步置 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。

试按下面步骤做实验：

（1）分别在 $\overline{S}_d$、$\overline{R}_d$ 端加低电平，观察并记录 Q、$\overline{Q}$ 端的状态。

（2）令 $\overline{S}_d$、$\overline{R}_d$ 端为高电平，D 端分别接高，低电平，用单脉冲作为 CP，观察并记录当 CP 为 0、↑、1、↓时 Q 端状态的变化，填写表 10-8。

$\overline{S}_d$　$\overline{R}_d$ 加低电平

Q：1

$\overline{Q}$：1




图 10-12　D FF 逻辑符

表 10-8　D 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	0	0	0
				1	0
1	1	↑	1	0	1
				1	1
1	1	↓	0	0	0
				1	0
1	1	↓	1	0	1
				1	1

1.2 负边沿 J-K 触发器功能测试

双 J-K 负边沿触发器 74LSll2 芯片的逻辑符号如图 10-13 所示。自拟实验步骤，测试其功能，并将结果填入表 10-9 中。




图 10-13　J-K FF 逻辑符号

表 10-9　J-K 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

1.3. 触发器功能转换

分别将 D 触发器和 J-K 触发器转换成 T=1 的计数触发器，即只要时钟脉冲到来，触发器状态就发生反转。列出表达式，画出实验电路图。

使用 JK 触发器接成 T=1 触发器的表达式与电路图：

J-K. J k 相连 做为 T

实测真值表：

$\overline{S_d}$	$\overline{R_d}$	CP	T	Q^n	Q^{n+1}
0	1	×	×	×	1
1	0	×	×	×	0
1	1	↓	0	0	0
1	1	↑	1	0	1
1	1	↓	0	1	1
1	1	↑	1	1	0

使用 D 触发器接成 T=1 触发器的表达式与电路图：

D 与 $\overline{Q^n}$ 相连 做为 T

实测真值表：

$\overline{S_d}$	$\overline{R_d}$	CP	T	Q^n	Q^{n+1}
0	1	×	×	×	1
1	0	×	×	×	0
1	1	↑	0	0	0
1	1	↑	1	0	1
1	1	↑	0	1	0
1	1	↑	1	1	1

2. 计数器实验。

2.1. 异步二进制计数器。

（1）按图 10-14 接线，JK 触发器可选择带置位复位端的 JK 触发器 74LS112，或仅带

有复位端的 74LS74。TTL 电平的逻辑器件引脚在悬空时认为是高电平，但建议仍使用导联连接到电源来保证稳定的电平值。




图 10-17　异步二进制计数器

（2）由 CP 端输入单脉冲，测试并记录 Q_A~Q_D 端状态及波形。

Q_1~Q_4 端状态表：

CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1
10	0	1	0	1
11	1	1	0	1
12	0	0	1	1
13	1	0	1	1
14	0	1	1	1
15	1	1	1	1
16	0	0	0	0

波形图（时序图）：

仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

绘制修改后的电路图：

Q_1~Q_4 端状态表：

CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	1	1	1
2	0	1	1	1
3	1	0	1	1
4	0	0	1	1
5	1	1	0	1
6	0	1	0	1
7	1	0	0	1
8	0	0	0	1
9	1	1	1	0

10	0	1	1	0
11	1	0	1	0
12	0	0	1	0
13	1	1	0	0
14	0	1	0	0
15	1	0	0	0
16	0	0	0	0

波形图（时序图）：

仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

2.2. 异步二-十进制计数器。

（1）按图 10-15 接线。Q_A、Q_B、Q_C、Q_D4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。

（2）观察 CP、Q_A、Q_B、Q_C 及 Q_D 的波形。





图 10-15　异步二-十进制计数

【思考题】试分析图中新增的电路中4个与非门的功能。

Q_A~Q_D 端状态表：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	1	1	1	0
7	0	0	0	1
8	1	0	0	1
9	0	1	0	1
10	0	0	0	0

波形图（时序图）：



仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

2.3. 同步环形计数器。

（1）按图 10-16 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态，并列出状态表。

通过置位和复位端将 A、B、C、D 端设置成不同组合（最多 16 种），观察并记录各状态之间的转换关系。观察计数器能否正常工作。分析原因。





图 10-16　环形计数器

Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1				
…				
循环回初态	1	0	0	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：

（2）按图10-17接线，重复上述过程，设置A、B、C、D不同的初始状态来记录状态转移过程。对比实验结果，总结关于自启动的体会。





图 10-17　自启动型环形计数器

Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1				
…				
循环回初态	1	0	0	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：

3. 移位寄存器功能测试

3.1 4 位双向移位寄存器 74LSl94 芯片的逻辑符号如图 10-22 所示。

熟悉各引脚的功能，完成芯片的接线，测试 74LSl94 的功能，并将结果填入表 10-13 中。




图 10-22　74LS194 逻辑符

表 10-13

$\overline{C_r}$	M_BM_A		cp	$D_{SR}D_{SL}$		$D_1D_2D_3D_4$				$Q_0Q_1Q_2Q_3$
0	×	×	×	×	×	×	×	×	×	0 0 0 0
1	×	×	0	×	×	×	×	×	×	1 1 1 1
1	1	1	↑	×	×	1	0	1	0	1 0 1 0
1	0	1	↑	1	×	×	×	×	×	0 1 0 0
1	0	1	↑	0	×	×	×	×	×	1 0 0 0
1	1	0	↑	×	1	×	×	×	×	0 0 0 0
1	1	0	↑	×	0	×	×	×	×	0 0 0 0
1	0	0	×	×	×	×	×	×	×	0 0 0 0

【选做】3.2　用两片74LSl94芯片构成的8位移位寄存器电路，当M_BM_A取值分级别为00、01、10、11时逐一检测电路功能，结果以功能表的形式给出。

四、实验总结与思考