《电子技术实验》课程实验报告

学院：　物理学院　专业：　光电信息科学与工程　年级：2023

实验人姓名（学号）：　徐殊行　（23343071）

2025 年 11 月 12 日　下午

实验六　触发器与时序逻辑电路

一、实验目的

1、熟悉并掌握 R-S、D、J-K 触发器的构成，工作原理和功能测试方法。
2、了解不同逻辑功能触发器相互转换的方法。
3、掌握常用时序电路分析、设计及测试方法。
4、熟悉计数器、寄存器的工作原理、逻辑功能和使用方法。

三、实验内容及数据处理

1．触发器基本功能测试。

1.1 维持——阻塞型 D 触发器功能测试

双 D 型正边沿维持——阻塞触发器 74LS74 的逻辑符号如图 10-12 所示。

图中 $\overline{S}_d$、$\overline{R}_d$ 端为异步置 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。

试按下面步骤做实验：

（1）分别在 $\overline{S}_d$、$\overline{R}_d$ 端加低电平，观察并记录 Q、$\overline{Q}$ 端的状态。

（2）令 $\overline{S}_d$、$\overline{R}_d$ 端为高电平，D 端分别接高，低电平，用单脉冲作为 CP，观察并记录当 CP 为 0、↑、1、↓时 Q 端状态的变化，填写表 10-8。

$\overline{S}_d$　$\overline{R}_d$ 加低电平

Q：1

$\overline{Q}$：1




图 10-12　D FF 逻辑符

表 10-8　D 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	0	0	0
				1	0
1	1	↑	1	0	1
				1	1
1	1	↓	0	0	0
				1	0
1	1	↓	1	0	1
				1	1

1.2 负边沿 J-K 触发器功能测试

双 J-K 负边沿触发器 74LSll2 芯片的逻辑符号如图 10-13 所示。自拟实验步骤，测试其功能，并将结果填入表 10-9 中。




图 10-13　J-K FF 逻辑符号

表 10-9　J-K 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

1.3. 触发器功能转换

分别将 D 触发器和 J-K 触发器转换成 T=1 的计数触发器，即只要时钟脉冲到来，触发器状态就发生反转。列出表达式，画出实验电路图。

使用 JK 触发器接成 T=1 触发器的表达式与电路图：

J-K. J k 相连 做为 T

实测真值表：

$\overline{S_d}$	$\overline{R_d}$	CP	T	Q^n	Q^{n+1}
0	1	×	×	×	1
1	0	×	×	×	0
1	1	↓	0	0	0
1	1	↑	1	0	1
1	1	↓	0	1	1
1	1	↑	1	1	0

使用 D 触发器接成 T=1 触发器的表达式与电路图：

D 与 $\overline{Q^n}$ 相连 做为 T

实测真值表：

$\overline{S_d}$	$\overline{R_d}$	CP	T	Q^n	Q^{n+1}
0	1	×	×	×	1
1	0	×	×	×	0
1	1	↑	0	0	0
1	1	↑	1	0	1
1	1	↑	0	1	0
1	1	↑	1	1	1

2. 计数器实验。

2.1. 异步二进制计数器。

（1）按图 10-14 接线，JK 触发器可选择带置位复位端的 JK 触发器 74LS112，或仅带

有复位端的 74LS74。TTL 电平的逻辑器件引脚在悬空时认为是高电平，但建议仍使用导联连接到电源来保证稳定的电平值。




图 10-17　异步二进制计数器

（2）由 CP 端输入单脉冲，测试并记录 Q_A~Q_D 端状态及波形。

Q_1~Q_4 端状态表：

CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1
10	0	1	0	1
11	1	1	0	1
12	0	0	1	1
13	1	0	1	1
14	0	1	1	1
15	1	1	1	1
16	0	0	0	0

波形图（时序图）：

仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

绘制修改后的电路图：

Q_1~Q_4 端状态表：

CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	1	1	1
2	0	1	1	1
3	1	0	1	1
4	0	0	1	1
5	1	1	0	1
6	0	1	0	1
7	1	0	0	1
8	0	0	0	1
9	1	1	1	0

10	0	1	1	0
11	1	0	1	0
12	0	0	1	0
13	1	1	0	0
14	0	1	0	0
15	1	0	0	0
16	0	0	0	0

波形图（时序图）：

仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

2.2. 异步二-十进制计数器。

（1）按图 10-15 接线。Q_A、Q_B、Q_C、Q_D4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。

（2）观察 CP、Q_A、Q_B、Q_C 及 Q_D 的波形。





图 10-15　异步二-十进制计数

【思考题】试分析图中新增的电路中4个与非门的功能。

Q_A~Q_D 端状态表：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	1	1	1	0
7	0	0	0	1
8	1	0	0	1
9	0	1	0	1
10	0	0	0	0

波形图（时序图）：



仿真波形图（时序图）：

仿真电路截图（测量电路全景一张）：

2.3. 同步环形计数器。

（1）按图 10-16 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态，并列出状态表。

通过置位和复位端将 A、B、C、D 端设置成不同组合（最多 16 种），观察并记录各状态之间的转换关系。观察计数器能否正常工作。分析原因。





图 10-16　环形计数器

Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1				
…				
循环回初态	1	0	0	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：

（2）按图10-17接线，重复上述过程，设置A、B、C、D不同的初始状态来记录状态转移过程。对比实验结果，总结关于自启动的体会。





图 10-17　自启动型环形计数器

Q_A~Q_D 端状态表（自拟若干）：

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1				
…				
循环回初态	1	0	0	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：

3. 移位寄存器功能测试

3.1 4 位双向移位寄存器 74LSl94 芯片的逻辑符号如图 10-22 所示。

熟悉各引脚的功能，完成芯片的接线，测试 74LSl94 的功能，并将结果填入表 10-13 中。




图 10-22　74LS194 逻辑符

表 10-13

$\overline{C_r}$	M_BM_A		cp	$D_{SR}D_{SL}$		$D_1D_2D_3D_4$				$Q_0Q_1Q_2Q_3$
0	×	×	×	×	×	×	×	×	×	0 0 0 0
1	×	×	0	×	×	×	×	×	×	1 1 1 1
1	1	1	↑	×	×	1	0	1	0	1 0 1 0
1	0	1	↑	1	×	×	×	×	×	0 1 0 0
1	0	1	↑	0	×	×	×	×	×	1 0 0 0
1	1	0	↑	×	1	×	×	×	×	0 0 0 0
1	1	0	↑	×	0	×	×	×	×	0 0 0 0
1	0	0	×	×	×	×	×	×	×	0 0 0 0

【选做】3.2　用两片74LSl94芯片构成的8位移位寄存器电路，当M_BM_A取值分级别为00、01、10、11时逐一检测电路功能，结果以功能表的形式给出。

四、实验总结与思考