


# Príloha: Výstupná správa

Meno: Oliver Gurka

Login: xgurka00

## Architektúra navrhnutého obvodu (RTL úroveň)

### Schéma obvodu



### Popis funkcie


Čítač **CLK\_CNT** počíta signál **CLK**. Komparátor **CMP** za **CLK\_CNT** detekuje uplynutú periódu zvolenú pomocou multiplexoru **MUX**. V momente, keď je zvolená perióda detekovaná, **DIN** sa vloží do **SHIFT\_REG** – posuvného registru o dátovej šírke 8, zvýši počet v čítači **BIT\_CNT**, pomocou ktorého prejde FSM do ďalšieho stavu a vynuluje čítač **CLK\_CNT** (dióda nepovolí nulovanie **BIT\_CNT** a **SHIFT\_REG**). **BIT\_CNT** počíta do 8, teda zapíšu sa všetky dáta do **SHIFT\_REG** (ak sa počet v **BIT\_CNT** rovná 8, tak sa na **CE BIT\_CNT** privedie log. 0 a zakáže sa posúvanie bitov v **SHIFT\_REG**). Následne FSM čaká na stop bit, teda čaká na **BIT\_CNT=9** a potom FSM nastaví **DOUT\_VLD** na 1 po dobu jednej periódy hodín.

## Návrh automatu (Finite State Machine)

### Schéma automatu

Legenda:

- Stavy automatu: IDLE, DATA\_EXPECT, DATA\_READ, END\_EXPECT, WAIT\_READ, VALID
- Vstupné signály: DIN, PER\_EL, BIT\_CNT
- Moorove výstupy: CLK\_CNT\_EN, CNT\_RST, PER\_SEL, DOUT\_VLD



### Popis funkcie

Počiatočný stav FSM je **IDLE**, v ktorom FSM čaká na *start\_bit*. V momente keď ho FSM detekuje, prejde do stavu **DATA\_EXPECT**, v ktorom sa povolí počítanie cyklov hodín pomocou *CLK\_CNT\_EN* a počká po dobu takú, aby sme sa dostali do stredu bitu, ktorý je na vstupe. Uplynutie tejto doby signalizuje vstup *BIT\_CNT=1*. Po tejto dobe prejde do stavu **DATA\_READ**, v ktorom sa načítavajú všetky dáta a nastaví sa signálom *PER\_SEL* iná perióda, ktorú sa má počkať pre zápis bitu. Načítanie všetkých dát signalizuje vstup *BIT\_CNT=8* a FSM prejde do ďalšieho stavu. V stave **END\_EXPECT** automat čaká na *stop\_bit* až kým nepríde signál *BIT\_CNT=9*. Po prejdení do stavu **VALID** sa nastaví *DOUT\_VLD=1*, počká sa jeden hodinový cyklus a potom v stave **WAIT\_READ** FSM resetuje čítače a shift register. Na ďalší hodinový signál automat prejde do stavu **IDLE**.

## Snímok obrazovky zo simulácie

