
Príloha: Výstupná správa

Meno: Oliver Gurka Login: xgurka00

Architektúra navrhnutého obvodu (RTL úroveň) Schéma obvodu




Popis funckie

Čítač *CLK_CNT* počíta signál CLK. Komparátor *CMP* za *CLK_CNT* detekuje uplynutú periódu zvolenú pomocou multiplexoru *MUX*. V momente, keď je zvolená perióda detekovaná, *DIN* sa vloží do *SHIFT_REG* – posuvného registru o dátovej šírke 8, zvýši počet v čítači *BIT_CNT*, pomocou ktorého prejde FSM do ďalšieho stavu a vynuluje čítač *CLK_CNT* (dióda nepovolí nulovanie *BIT_CNT* a *SHIFT_REG*). *BIT_CNT* počíta do 8, teda zapíšu sa všetky dáta do *SHIFT_REG* (ak sa počet v *BIT_CNT* rovná 8, tak sa na CE *BIT_CNT* privedie log. 0 a zakáže sa posúvanie bitov v *SHIFT_REG*). Následne FSM čaká na stop bit, teda čaká na *BIT_CNT=9* a potom FSM nastaví *DOUT_VLD* na 1 po dobu jednej periódy hodín.

Návrh automatu (Finite State Machine) Schéma automatu

Legenda:

- Stavy automatu: IDLE, DATA_EXPECT, DATA_READ, END_EXPECT, WAIT_READ, VALID
- Vstupné signály: DIN, PER EL, BIT CNT
- Moorove výstupy: CLK_CNT_EN, CNT_RST, PER_SEL, DOUT_VLD



Popis funkcie

Počiatočný stav FSM je IDLE, v ktorom FSM čaká na *start_bit*. V momente keď ho FSM detekuje, prejde do stavu DATA_EXPECT, v ktorom sa povolí počítanie cyklov hodín pomocou *CLK_CNT_EN* a počká po dobu takú, aby sme sa dostali do stredu bitu, ktorý je na vstupe. Uplynutie tejto doby signalizuje vstup *BIT_CNT=1*. Po tejto dobe prejde do stavu DATA_READ, v ktorom sa načítávajú všetky dáta a nastaví sa signálom *PER_SEL* iná perióda, ktorú sa má počkať pre zápis bitu. Načítanie všetkých dát signalizuje vstup *BIT_CNT=8* a FSM prejde do ďalšieho stavu. V stave END_EXPECT automat čaká na *stop_bit* až kým nepríde signál *BIT_CNT=9*. Po prejdení do stavu VALID sa nastaví *DOUT_VLD=1*, počká sa jeden hodinový cyklus a potom v stave WAIT_READ FSM resetuje čítače a shift register. Na ďalší hodinový signál automat prejde do stavu IDLE.

Snímok obrazovky zo simulácie

