

## RISC-V RV32 CPU with Memory-Mapped CNN Coprocessor Final Project

## 1. 整體操作流程

1. 先完成 Behavioral Simulation，確認 CPU instruction test 與 CNN testcase 可以正常跑出結果。
2. 確認 Synthesis 與 Implementation 可以成功完成。
3. 檢查 Implementation 後的 Timing Summary，確認 Setup / Hold / Pulse Width 沒有 violation。
4. 在 Tcl Console 設定 xsim log 限制，避免 Post-Implementation Timing Simulation 產生過大的 log 檔。
5. 執行 Run Post-Implementation Timing Simulation。
6. 在 waveform 中標出 st 拉回 0 的時間點，以及 all\_done 跳為 1 的時間點。
7. 計算兩個時間點的差值，作為 Processing Time，並將 all\_done 後的 seven\_seg 顯示值用紅框圈起來。
8. 把 Behavior / Post-Synthesis / Post-Implementation Simulation 結果、STA Summary、Utilization 等截圖放進 Report。




圖 1：Vivado Simulation 選單中應執行 Run Post-Implementation Timing Simulation

## 2. Post-Implementation Timing Simulation 前的 Tcl 設定

Post-Implementation Timing Simulation 可能產生非常大的 log 檔。若直接執行，Vivado / xsim 可能在模擬過程中持續輸出大量訊息，導致硬碟空間不足、模擬中斷，或 C 槽被 log 檔佔滿。因此，在執行 Post-Implementation Timing Simulation 前，請先在 Vivado 下方的 Tcl Console 輸入 log 限制指令。

### 2.1 建議使用的指令

若只想關閉 xsim log，可使用以下指令：

```
set_property -name {xsim.simulate.xsim.more_options} -value {-nolog} -objects [get_filesets sim_1]
```

若希望同時限制 log 大小，建議使用以下版本。這個版本會把 more\_options 設為 -nolog -maxlogsize 100：

```
set_property -name {xsim.simulate.xsim.more_options} -value {-nolog -maxlogsize 100} -objects [get_filesets sim_1]
```

## 2.2 確認設定是否成功

輸入下列指令後，Vivado Tcl Console 應該要回傳目前 sim\_1 fileset 的 xsim more\_options 設定值。

```
get_property xsim.simulate.xsim.more_options [get_filesets sim_1]
```

若設定成功，回傳結果應該可以看到類似以下內容：

```
-nolog -maxlogsize 100
```

若回傳空白或不是你剛剛設定的內容，代表設定可能沒有套用成功，請重新輸入 set\_property 指令後再確認一次。

## 2.3 操作注意事項

- 請在按下 **Run Post-Implementation Timing Simulation** 之前設定。
- 若你重新建立 project、reset simulation settings，或重新開啟新的 Vivado project，建議重新確認 get\_property 的結果。
- 若仍然看到其他 Vivado wrapper 或 launch 產生的紀錄檔，至少要確認 xsim more\_options 已經設定成功，避免 xsim 本身輸出無限制 log。

## 3. Waveform 截圖與 Processing Time 量測

Post-Implementation Timing Simulation 完成後，Report 中的截圖必須讓助教可以直接看出「測試何時開始計算」、「系統何時完成」、「完成後七段顯示器的結果是什麼」。因此 waveform 不應只截一張完整模擬的圖，而是要包含足夠清楚的時間標記與關鍵訊號。

### 3.1 Processing Time 的量測方式

Processing Time 量測方式如下：

```
Processing Time = all_done 上升為 1 的時間 - st 被拉回 0 的時間
```

也就是說，請在 waveform 上放兩個 marker：Behavior, Post-Implementation Timing Simulation 都要

- **Marker A**：st 從 1 拉回 0 的時間點。這代表 test circuit 已經收到足夠長的 start pulse，接下來系統正式進入測試流程。
- **Marker B**：all\_done 從 0 跳成 1 的時間點。這代表 test circuit 已完成結果檢查。

兩個 marker 的時間差就是這次模擬要回報的 Processing Time(以 Post-Implementation Timing Simulation 為準)，填表單時請自行轉換為 ns。

除了 Processing Time 之外，截圖還需要顯示 all\_done 之後七段顯示器的結果。因此 Report 中請用紅框圈出 all\_done = 1 之後的 seven\_seg / anode 顯示區段，並在文字中補充該顯示值代表的 Hex 結果。

- 不要只截 all\_done 跳起來的瞬間，應該保留 all\_done 後一小段穩定區間。
- 若截圖太小導致 seven\_seg 或 anode 看不清楚，請放大波形後再截圖。

### (1) Behavior Simulation




圖 2：標出 st 被拉回 0 的時間點作為 Processing Time 起點




圖 3：標出 all\_done 跳成 1 的時間點作為 Processing Time 終點

### (2) Post-Implementation Timing Simulation




圖 4：標出 st 被拉回 0 的時間點作為 Processing Time 起點




圖 5：標出 all\_done 跳成 1 的時間點作為 Processing Time 終點

#### 4. Testbench 的 st 訊號與 Debounce 注意事項

Test circuit 內部有 debounce 機制，因此 st 不是拉高一兩個 clock 就一定會被 test circuit 接收到。若 st 維持時間太短，test circuit 可能不會真正啟動，導致 all\_done 一直不會跳起來。

##### 100 MHz 預設 clock 下的建議設定

FPGA\_clk 預設為 100 MHz，而 st 至少需要維持 1,000,010 個 clock，下圖是若 Circuit 操作在 50(MHz)下的預設值(電路中有使用 Clock Wizard，利用 FPGA\_clk 去生成 50MHz 的 Clock)，請自行思考此數值該調整為多少。

```

77      // Hold st high long enough to pass debounce
78      ○  @(posedge FPGA_clk);
79      ○  st = 1'b1;
80
81      ○  repeat (2000020) @(posedge FPGA_clk);
82
83      ○  st = 1'b0;
84      ○  #10 mode = 1'b1;

```

圖 6：Testbench 讓 st 保持足夠長的 clock 數以通過 debounce

如果 all\_done 一直沒有跳起來，請優先確認 st 是否真的維持了足夠長的時間，而不是先懷疑 CNN 或 CPU 計算邏輯。

#### 5. Report 需要附上的截圖與文字說明

| Design Timing Summary                          |                                  |                                                   |  |
|------------------------------------------------|----------------------------------|---------------------------------------------------|--|
| Setup                                          | Hold                             | Pulse Width                                       |  |
| Worst Negative Slack (WNS): 8.099 ns           | Worst Hold Slack (WHS): 0.009 ns | Worst Pulse Width Slack (WPWS): 3.000 ns          |  |
| Total Negative Slack (TNS): 0.000 ns           | Total Hold Slack (THS): 0.000 ns | Total Pulse Width Negative Slack (TPWS): 0.000 ns |  |
| Number of Failing Endpoints: 0                 | Number of Failing Endpoints: 0   | Number of Failing Endpoints: 0                    |  |
| Total Number of Endpoints: 8760                | Total Number of Endpoints: 8760  | Total Number of Endpoints: 3015                   |  |
| All user specified timing constraints are met. |                                  |                                                   |  |

圖 7：Timing Summary：Setup、Hold、Pulse Width 都沒有 failing endpoints

| Name                                                                                                              | Slice LUTs<br>(20800) | Slice Registers<br>(41600) | F7 Muxes<br>(16300) | F8 Muxes<br>(8150) | Slice<br>(8150) | LUT as Logic<br>(20800) | Block RAM<br>Tile (50) | DSPs<br>(90) | Bonded IOB<br>(210) | BUFGCTRL<br>(32) | MMCME2_ADV<br>(5) |
|-------------------------------------------------------------------------------------------------------------------|-----------------------|----------------------------|---------------------|--------------------|-----------------|-------------------------|------------------------|--------------|---------------------|------------------|-------------------|
| ✓ <b>N</b> RISCv_CNN                                                                                              | 3207                  | 2970                       | 390                 | 18                 | 1271            | 3207                    | 14                     | 1            | 20                  | 3                | 1                 |
| >  clkdut1 (clk_wiz)             | 0                     | 0                          | 0                   | 0                  | 0               | 0                       | 0                      | 0            | 0                   | 2                | 1                 |
| >  u_cnn (CNN)                   | 1501                  | 1394                       | 128                 | 16                 | 621             | 1501                    | 0                      | 0            | 0                   | 0                | 0                 |
| >  u_cpu (Simple_CPU)            | 1135                  | 1278                       | 256                 | 0                  | 565             | 1135                    | 1                      | 0            | 0                   | 0                | 0                 |
| >  u_data_mem (Data_mem)         | 1                     | 0                          | 0                   | 0                  | 1               | 1                       | 1                      | 0            | 0                   | 0                | 0                 |
| >  u_test_circuit (test_circuit) | 570                   | 298                        | 6                   | 2                  | 199             | 570                     | 12                     | 1            | 0                   | 0                | 0                 |

圖 8：Hardware Utilization(截 Implementation 後的結果)

Final Project Report 不只是放一張模擬結果圖，而是要完整說明設計完成度、驗證結果、Timing、Utilization 與 Processing Time。上面有提到的圖片除了圖一跟六以外 Report 中皆需包含(這邊只提及幾點)。此外在 114\_DSD\_Final\_Project 的 Document 中有提到的東西也要寫在 Report 中。