实验 2: CPU 功能部件设计

张子康 PB22020660

2024年04月03日

1 实验目的与内容

1.1 寄存器堆设计

设计符合要求的 32 位寄存器堆,并进行仿真。

1.2 ALU 设计

设计符合要求的 32 位 ALU,并进行仿真。你需要自行编写合适的仿真文件,验证每一种运算模式下 ALU 计算的正确性。

1.3 在线计算器

使用任务 2 中的 ALU, 在 FPGAOL 上搭建一个简单的计算器。

1.4 初始化存储器

创建一个新的项目, 例化合适大小的存储器 IP 核 (分布式、块式均可), 将上一次实验生成的指令段 COE 文件导入到 IP 核中, 并向助教展示。

2 逻辑设计

2.1 寄存器堆设计

```
input [0 : 0] rf_we,
11
      // 数据写入寄存器的数据输入, 32位宽
12
      input [31 : 0] rf_wd,
      // 从寄存器读取的数据输出0,对应ra0指定的寄存器内容
14
      output [31 : 0] rf_rd0,
15
      // 从寄存器读取的数据输出1,对应ra1指定的寄存器内容
16
      output [31 : 0] rf_rd1);
17
18
      // 定义一个32x32位的寄存器文件
19
      // 总共可以存储32个32位的寄存器数据
      reg [31 : 0] reg_file [0 : 31];
21
22
      // 用于初始化寄存器
23
      integer i;
24
      initial begin
25
         for (i = 0; i < 32; i = i + 1)
26
             reg_file[i] = 0;
27
      end
28
29
      // 读取指定寄存器的数据
30
      assign rf_rd0 = reg_file[rf_ra0];
      assign rf_rd1 = reg_file[rf_ra1];
32
33
      // 向指定寄存器写入数据
34
      always @(posedge clk) begin
35
         // 指定的寄存器是否为可写入且不是0号寄存器则写入数
36
         if (rf_we && rf_wa != 5'd00000)
             reg_file[rf_wa] <= rf_wd;</pre>
38
         else
39
             reg_file[rf_wa] <= reg_file[rf_wa];</pre>
40
      end
41
42
```

```
endmodule
```

以上代码实现了一个寄存器堆,支持 RV32I 指令集,具有以下特点:

- 1. 0号寄存器始终为 0, 永远无法被更改;
- 2. 时钟上升沿到来时,如果写使能信号有效,则进行写入操作,否则不进行写入操作;
- 3. 寄存器堆的读操作是时钟异步的(实际上是组合逻辑),即只要地址给定,对应寄存器的数值就能读出,而无需等待时钟边沿的到来。

2.2 ALU 设计

```
// 定义相应的运算操作码
3 // 加法
4 define ADD
                           5'B00000
5 // 减法
6 | `define SUB
                           5'B00010
7 // 有符号小于
8 'define SLT
                            5'B00100
9 // 无符号小于
10 define SLTU
                            5'B00101
11 // 按位与
12 define AND
                            5'B01001
13 // 接位或
14 define OR
                            5'B01010
15 // 按位异或
16 define XOR
                            5'B01011
17 // 左移
18 define SLL
                            5'B01110
19 // 逻辑右移
20 define SRL
                           5'B01111
21 // 算术右移
```

```
`define SRA
                            5'B10000
  // 选择第一个操作数
23
  `define SRCO
                            5'B10001
  // 选择第二个操作数
25
  `define SRC1
                            5'B10010
26
27
  module ALU (input [31 : 0] alu_src0, // 第一个操作数
28
             input [31:0] alu_src1, // 第二个操作数
29
             input [4:0] alu_op, // 操作码
30
             output reg [31:0] alu_res); // 运算结果
31
32
  // 内部辅助寄存器,存储操作数的副本,用于计算
33
  reg signed[31:0] tem0;
  reg signed[31:0] tem1;
35
36
  // 时序逻辑块, 根据操作码执行相应的运算
37
  always @(*) begin
      tem0 = alu_src0; // 复制第一个操作数
39
      tem1 = alu_src1; // 复制第二个操作数
40
41
      // 根据操作码选择执行哪种运算
      case(alu_op)
43
          `ADD
               : alu_res = tem0 + tem1; // 加法
44
              : alu_res = tem0 - tem1; // 减法
          `SUB
45
               : alu_res = (tem0 < tem1) ? 32'h00000001 :
46
            32'h00000000; // 有符号小于
          `SLTU : alu_res = (alu_src0 < alu_src1) ? 32'
47
            h00000001: 32'h00000000; // 无符号小于
              : alu_res = tem0 & tem1; // 按位与
          `AND
48
               : alu_res = tem0 | tem1; // 按位或
          `OR
49
              : alu_res = tem0 ^ tem1; // 按位异或
          `XOR
50
               : alu_res = tem0 << tem1[4:0]; // 左移
          `SLL
51
               : alu_res = tem0 >> tem1[4:0]; // 逻辑右移
          `SRL
52
```

```
: alu res = tem0 >>> tem1[4:0]; // 算术右移
53
         `SRCO: alu_res = alu_srcO; // 直接选择第一个操作数
54
         `SRC1: alu_res = alu_src1; // 直接选择第二个操作数
55
56
         // 默认情况下, 若操作码不在上述列表中, 则将结果清零
57
         default : alu_res = 32'H0;
     endcase
59
  end
60
61
  endmodule
```

上述代码中定义了一个 ALU 模块, 其中输入为无符号数, tem0 与 tem1 为有符号副本, 回避了一些比较麻烦的手动处理。

2.3 在线计算器

```
module TOP (input [0:0] clk,// 时钟信号
     input [0:0] rst, // 复位信号
2
     input [0:0] enable, // 写使能信号
3
     input [4:0] in, // 輸入信号
4
     input [1:0] ctrl, // 控制信号
5
     output [3:0] seg_data, // 用于驱动七段显示器的数据线
     output [2:0] seg_an);// 用于驱动七段显示器的段选线
8
     // 定义ALU相关信号
9
     reg [31:0] src0;// 第一个操作数
10
     reg [31:0] src1;// 第二个操作数
11
     reg [4:0] op;// 要进行的操作
12
     wire [31:0] res;// 计算结果
13
     // 实例化ALU模块
14
     ALU alu(
15
         .alu_src0(src0),
16
         .alu_src1(src1),
17
         .alu_op(op),
18
```

```
.alu_res(res)
19
       );
20
       // 定义寄存器文件相关的信号
22
               [ 4 : 0]
                           ra0, ra1, wa;
       reg
23
       reg
               [ 0 : 0]
                           we;
24
               [31 : 0]
       reg
                            wd;
25
               [31 : 0]
                            rd0;
       wire
26
       wire
               [31 : 0]
                            rd1;
27
       // 实例化寄存器模块
       REG_FILE regfile (
29
           .clk
                   (clk),
30
           .rf_ra0
                       (ra0),
31
           .rf_ra1
                       (ra1),
32
                       (wa),
           .rf_wa
33
           .rf_we
                       (we),
34
           .rf_wd
                       (wd),
           .rf_rd0
                       (rd0),
36
           .rf_rd1
                       (rd1)
37
       );
38
       // 实例化Segment模块
40
       Segment segment (
41
           .clk(clk),
42
           .rst(rst),
43
           .output_data(res),
44
           .seg_data(seg_data),
45
           .seg_an(seg_an)
46
       );
47
48
       // flage用于确定当前是否进行计算
49
       reg flage;
50
       // t0和t1用于进行计数,确定当前进行的步骤
51
```

```
reg [2:0] t0;
52
       reg [2:0] t1;
53
54
       // 初始化
55
       initial begin
56
            src0=0;
57
            src1=0;
58
            op=0;
59
            ra0=0;
60
            ra1=0;
            wa=0;
62
            we=1'b1;
63
            wd=0;
64
            flage=0;
65
            t0=0;
66
            t1=0;
67
       end
69
       always @(posedge clk) begin
70
            // 处理复位信号,不对寄存器进行操作
71
            if(rst)begin
                 src0<=0;
73
                src1<=0;
74
                op<=0;
75
                ra0<=0;
76
                ra1<=0;
77
                wa<=0;
78
                we <= 1 ' b1;
                wd<=0;
80
                flage <= 0;
81
                t0<=0;
82
                t1<=0;
83
            end else begin
84
```

```
// 判断当前是否需要从寄存器读取数据进行操作
85
              if(flage) begin
86
                  // 先从寄存器读取op和第一个操作数
                  if(t0==3'h0) begin
88
                      op<=rd0[4:0];
89
                      src0<=rd1;</pre>
90
                      t1<=t0+1;
91
                      t0<=t1+1;
92
                  end else begin
93
                      // 将读取的寄存器地址指向第二个操作数所
                         在的寄存器
                      if(t0==3'h1) begin
95
                          ra1<=5'h3;
96
                          t0<=t1+1;
97
                         t1<=t0+1;
98
                      end else begin
99
                      // 读取第二个操作数并将flage, t0和t1值
100
                         复位
                          src1<=rd1;</pre>
101
                         t0<=0;
102
                          t1<=0;
103
                          flage <= 0;
104
                      end
105
                  end
106
              end else begin
107
                  // 判断当前是否按下按钮,如果按下就储存当前
108
                     数据
                  if(enable)
109
                      // 判断当前要进行的操作
110
                      case(ctrl)
111
                          // 输入OP, 进行无符号扩展
112
                          2'b00:
113
                          begin
114
```

```
wd <= {27 'h0, in};
115
                                      wa <= 5 'h1;
116
                                 end
                                 // 输入第一个操作数,并进行符号扩展
118
                                 2'b01:
119
                                 begin
120
                                      wd <= \{\{27\{in[4]\}\}, in\};
121
                                      wa <= 5 'h2;
122
                                 end
123
                                 // 输入第二个操作数,并进行符号扩展
124
                                 2'b10:
125
                                 begin
126
                                      wd <= \{\{27\{in[4]\}\}, in\};
127
                                      wa<=5'h3;
128
                                 end
129
                                 // 进行计算
130
                                 2'b11:
131
                                 begin
132
                                      ra0<=5'h1;
133
                                      ra1<=5'h2;
134
                                      flage <= 1;
135
                                      t0<=0;
136
                                      t1<=0;
137
                                 end
138
                            endcase
                       else begin
140
                            src0<=src0;</pre>
141
                            src1<=src1;</pre>
142
                            op<=op;
143
                            ra0<=ra0;
144
                            ra1<=ra1;
145
                            wa<=wa;
146
                            we <= 1 ' b1;
147
```

以上为计算器的 TOP 模块。

实际上本题并未要求使用寄存器堆,以上代码实现的过于麻烦了。可以直接利用 op,src0 与 src1 进行存储,以此可以极大的简化代码。

2.4 初始化存储器

例化合适大小的分布式存储器 IP 核,将上一次实验生成的指令段 COE 文件导入到 IP 核中。图片如下:




图 1: 导入的 coe 文件

3 仿真结果与分析

3.1 寄存器堆设计

仿真代码如下:

```
module RegFile_tb ();
       reg
                              clk;
2
       reg
                [4:0]
                              ra0, ra1, wa;
3
                [ 0 : 0]
       reg
                              we;
                [31 : 0]
                              wd;
       reg
5
       wire
                [31 : 0]
                              rd0;
6
                [31 : 0]
       wire
                              rd1;
7
       REG_FILE regfile (
9
                     (clk),
            .clk
10
            .rf_ra0
                        (ra0),
11
                        (ra1),
            .rf_ra1
12
            .rf_wa
                        (wa),
13
            .rf_we
                        (we),
14
            .rf_wd
                        (wd),
15
            .rf_rd0
                        (rd0),
16
            .rf_rd1
                        (rd1)
17
       );
18
       initial begin
20
            clk = 0;
21
            ra0 = 5'H0; ra1 = 5'H0; wa = 5'H0; we = 1'H0; wd =
22
               32'H0;
23
            #12
24
            ra0 = 5'H0; ra1 = 5'H0; wa = 5'H3; we = 1'H1; wd =
```

```
32'H12345678;
26
           #5
27
           ra0 = 5'H0; ra1 = 5'H0; wa = 5'H0; we = 1'H0; wd =
28
               32'H0;
29
           #5
30
           ra0 = 5'H3; ra1 = 5'H2; wa = 5'H2; we = 1'H1; wd =
31
               32'H87654321;
           #5
33
           ra0 = 5'H0; ra1 = 5'H0; wa = 5'H0; we = 1'H0; wd =
34
               32'H0;
35
           #5
36
           ra0 = 5'H3; ra1 = 5'H0; wa = 5'H0; we = 1'H1; wd =
37
               32'H87654321;
38
           #10
39
           $finish;
40
       end
       always #5 clk = ~clk;
42
  endmodule
```

仿真结果如图:



图 2: 寄存器堆仿真结果

3.2 ALU 模块

仿真代码如下:

```
`timescale 1ns / 1ps
  module alu_testbench();
2
       parameter clk_sep = 1;
3
       parameter time_sep = 10;
       reg [31:0] src0;
5
       reg [31:0] src1;
6
       reg [4:0] op;
       wire [31:0] res;
8
       reg clk;
9
       ALU alu(
10
           .alu_src0(src0),
           .alu_src1(src1),
12
           .alu_op(op),
13
           .alu_res(res)
14
       );
16
       initial begin
```

```
clk=0;
17
            forever begin
18
                 #time_sep
19
                 clk=~clk;
20
            end
21
       end
22
        initial begin
23
            src0=32'h81111111;
24
            src1=32'h11111111;
25
            op=5'B00000;
            #clk_sep
27
            op=5'B00010;
28
            #clk_sep
29
            op=5'B00100;
30
            #clk_sep
31
            op=5'B00101;
32
            #clk_sep
33
            op=5'B01001;
34
            #clk_sep
35
            op=5'B01010;
36
            #clk_sep
37
            op=5'B01011;
38
            #clk_sep
39
            op=5'B01110;
40
            #clk_sep
41
            op=5'B01111;
42
            #clk_sep
43
            op=5'B10000;
44
            #clk_sep
45
            op=5'B10001;
46
            #clk_sep
47
            op=5'B10010;
48
            #clk_sep
49
```

仿真结果如图:




图 3: ALU 模块仿真结果

4 电路设计与分析




图 4: 完整的电路图

5 测试结果与分析

5.1 在线计算器

将编译好的 bit 文件导入 FPAGOL, 并且输入 OP=5'b00010, SRC0=5'b00001, SRC1=5'b111111,计算结果如图所示:




图 5: FPAG 运行结果

6 总结

通过本次实验初步掌握了 verilog,并完成了寄存器堆、ALU 模块、在线计算器的设计与 ip 核初始化。