实验 4: 完整单周期 CPU

张子康 PB22020660

2024年04月22日

1 实验目的与内容

1.1 实验目的

在本次实验中,我们将进一步完善上一次实验设计的 CPU,为其增加分支指令和访存指令的相关功能。

1.2 实验内容

1.2.1 任务 1: 访存控制单元设计

设计访存控制单元 SL UNIT, 以正确处理访存指令。

1.2.2 任务 2: 搭建 CPU

正确实现 CPU 的各个功能模块,并根据数据通路将其正确连接。理论上,你只需要完成 CPU 模块及其子模块的设计,而无需修改其他模块的内容。最终,你需要在 FPGAOL上上板运行,并通过我们给出的测试程序。

1.2.3 任务 3: 斐波那契数列

将 Lab1 中编写的斐波那契数列程序(普通版本、大整数版本均可)导出为 COE 文件,在自己设计的 CPU 上运行。相关数据的输入、输出方式不限。

2 逻辑设计

2.1 任务 1: 访存控制单元设计

访存单元代码如下:

```
1 //定义访存类型
2 `define LW 4'b0000
3 `define LH 4'b0001
4 `define LB 4'b0010
5 `define LHU 4'b0011
```

```
`define LBU 4'b0100
  `define SW 4'b0101
  `define SH 4'b0110
  `define SB 4'b0111
  module SLU (input [31 : 0] addr,
              input [3 : 0] dmem_access,
11
              input [31 : 0] rd_in,
12
              input [31 : 0] wd_in,
13
              output reg [31 : 0] rd_out,
14
              output reg [31 : 0] wd_out);
  // addr_用于存储访存的地址
16
  wire [31:0] addr_;
17
18
  // 初始化
19
  initial begin
20
      rd_out=0;
21
      wd_out=0;
22
  end
23
24
  // 将计算出的访存地址存储在addr_中
25
  assign addr_=addr-32'h10010000;
27
  // 根据输入的访存类型(dmem_access)来对DATA_MEM进行访问
28
  always @(*) begin
29
      case(dmem_access)
30
          // 读字
31
          `LW:
32
          begin
              rd_out = rd_in;
34
              wd_out =0;
35
          end
36
          // 读半字,不考虑跨字读取,进行符号扩展
          `LH:begin
38
```

```
wd_out =0;
39
              // 根据输入的addr_判断要读取的半字的位置
40
              // 并进行符号扩展
              if(addr_[1:0] == 0)
42
                 rd_out = {{16{rd_in[15]}},rd_in[15:0]};
43
              else
                 rd_out = {{16{rd_in[31]}}, rd_in[31:16]};
45
          end
46
          // 读字节,进行符号扩展
47
          `LB:begin
48
              // 根据输入的addr 判断要读取的字节的位置
49
              // 并进行符号扩展
50
              case(addr_[1:0])
51
                 0:rd_out = {{24{rd_in[7]}},rd_in[7:0]};
52
                 1:rd_out = {{24{rd_in[15]}}},
53
                             rd_in[15:8]};
54
                 2:rd_out = {{24{rd_in[23]}}},
                             rd_in[23:16]};
56
                 3:rd_out = {{24{rd_in[31]}},rd_in[31:24]};
57
              endcase
58
              wd_out =0;
          end
60
          // 读半字, 不考虑跨字读取, 进行无符号扩展
61
          `LHU:begin
              // 根据输入的addr_判断要读取的半字的位置
63
              // 并进行无符号扩展
64
              if(addr_[1:0] == 0)
65
                 rd_out = {16'b0,rd_in[15:0]};
              else
67
                 rd_out = {16'b0,rd_in[31:16]};
68
              wd_out =0;
69
          end
70
          // 读字节, 进行无符号扩展
71
```

```
`LBU:begin
72
               // 根据输入的addr_判断要读取的字节的位置
73
               // 并进行无符号扩展
               case(addr_[1:0])
75
                   0:rd_out = {24'b0,rd_in[7:0]};
76
                   1:rd_out = {24'b0,rd_in[15:8]};
77
                   2:rd_out = {24'b0,rd_in[23:16]};
78
                   3:rd_out = \{24'b0, rd_in[31:24]\};
79
               endcase
80
               wd_out =0;
           end
82
           // 写字
83
           `SW:begin
84
               wd_out=wd_in;
85
               rd_out = 0;
86
           end
87
           // 写半字
           `SH:begin
89
               // 将要写入的部分与读取出的字的部分进行拼接
90
               if(addr_[1:0] == 0)
91
                   wd_out = {rd_in[31:16], wd_in[15:0]};
               else
93
                   wd_out = {wd_in[15:0],rd_in[15:0]};
94
               rd_out = 0;
95
96
           end
           // 写字节
97
           `SB:begin
98
               // 将要写入的部分与读取出的字的部分进行拼接
               case(addr_[1:0])
100
                   0:wd_out = {rd_in[31:8],wd_in[7:0]};
101
                   1:wd_out = {rd_in[31:16],wd_in[7:0],
102
                               rd_in[7:0]};
103
                   2:wd_out = {rd_in[31:24],wd_in[7:0],
104
```

```
rd_in[15:0]};
105
                      3:wd_out = {wd_in[7:0],rd_in[23:0]};
106
                  endcase
                  rd_out = 0;
108
             end
109
             // 其他情况
110
             default:
111
                  begin
112
                      rd_out = 0;
113
                      wd_out =0;
114
                  end
115
        endcase
116
   end
117
   endmodule
```

2.2 任务 2: 搭建 CPU

Branch 模块代码如下:

```
// 定义分支跳转指令的代码
  `define BEQ 4'b0000
  `define BNE 4'b0001
  `define BLT 4'b0010
  `define BGE 4'b0011
  `define BLTU 4'b0100
  `define BGEU 4'b0101
  `define JALR 4'b0110
  `define JAL 4'b0111
  `define ADD4 4'b1111
10
  module BRANCH(input [3 : 0] br_type,
11
                input [31 : 0] br_src0,
12
                input [31 : 0] br_src1,
13
                output reg [1 : 0] npc_sel);
14
wire signed [31:0] src0;
```

```
wire signed [31:0] src1;
  assign src0=br_src0;
^{17}
  assign src1=br_src1;
  // 根据输入的代码,选择next_pc
19
  always @(*) begin
20
       case (br_type)
21
           `BEQ:npc_sel=br_src0==br_src1;
22
           `BNE:npc_sel=br_src0!=br_src1;
23
           `BLT:npc_sel=src0<src1;
24
           `BGE:npc_sel=src0>=src1;
           `BLTU:npc_sel=br_src0<br_src1;
26
           `BGEU:npc_sel=br_src0>=br_src1;
27
           `JAL:npc_sel=2'b10;
28
           `JALR:npc_sel=2'b10;
29
           default:npc_sel=2'b00;
30
       endcase
31
  end
32
  endmodule
```

NPC 模块代码如下:

```
module NPC(input [31:0] pc_add4,
              input [31:0] pc_offset,
2
              input [31:0] pc_j,
3
              input [1:0] npc_sel,
4
              output reg [31:0] npc);
  // 根据输入的npc_sel选择next_pc
  always @(*) begin
7
       case (npc_sel)
8
           // pc+4
9
           2'b00:npc=pc_add4;
10
           // B-type
11
           2'b01:npc=pc_offset;
12
           // J-type
           2'b10:npc=pc_j;
14
```

```
default: npc=pc_add4;
endcase
rend
end
endmodule
```

修改后 Decoder 部分如下:

```
1 define ADD
                             5'B00000
2 define SUB
                             5'B00010
3 define SLT
                             5'B00100
4 define SLTU
                             5'B00101
5 | `define AND
                             5'B01001
6 | `define OR
                             5'B01010
7 define XOR
                             5'B01011
8 define SLL
                             5'B01110
9 define SRL
                             5'B01111
10 define SRA
                             5'B10000
11 | `define SRCO
                             5'B10001
12 define SRC1
                             5'B10010
  /*-----新增部分_begin-----*/
  `define LW 4'b0000
14
15 define LH 4'b0001
16 define LB 4'b0010
  `define LHU 4'b0011
  `define LBU 4'b0100
  `define SW 4'b0101
  `define SH 4'b0110
  `define SB 4'b0111
21
  `define BEQ 4'b0000
  `define BNE 4'b0001
  `define BLT 4'b0010
25 define BGE 4'b0011
26 define BLTU 4'b0100
27 define BGEU 4'b0101
28 define JALR 4'b0110
```

```
`define JAL 4'b0111
  `define OTHERS 32'hFFFFFFF
  `define ADD4 4'b1111
  `define PC_ADD4 2'b00
32
  `define ALU_RES 2'b01
33
  `define DMEM_RDATA 2'b10
  `define ZERO 2'b11
  /*-----新增部分_end-----*/
36
  module DECODER (input [31 : 0] inst,
37
                  output reg [4 : 0] alu_op,
                  output [3 : 0] dmem_access,
39
                  output reg [31 : 0] imm,
40
                  output [4 : 0] rf_ra0,
41
                  output [4 : 0] rf_ra1,
42
                  output [4 : 0] rf_wa,
43
                  output [0 : 0] rf_we,
44
                  output reg [1 : 0] rf_wd_sel,
                  output [0 : 0] alu_src0_sel,
46
                  output [0 : 0] alu_src1_sel,
47
                  output [3 : 0] br_type,
48
                  output dmem_we);
49
50
      reg [0:0] we;
51
      reg [4:0] ra0;
52
      reg [4:0] ra1;
53
      reg [4:0] wa;
54
      reg [0:0] src0_sel;
55
      reg [0:0] src1_sel;
   /*-----新增部分 begin-----*/
57
      reg [31:0] d_a;
58
      reg [31:0] b_t;
59
      reg [0:0] d_we;
       -----新增部分_end-----*/
```

```
initial begin
62
                    = 0;
          alu_op
63
          we
                  = 0;
                    = 0;
          ra0
65
          ra1
                   = 0;
66
                   = 0;
          wa
67
          src0_sel = 0;
68
          src1_sel = 0;
69
          imm = 0;
70
          d_a=`OTHERS;
71
          b_t= \Delta DD4;
72
          rf_wd_sel=`ALU_RES;
73
          d_we=0;
74
      end
75
76
      assign rf_ra0
                          = ra0;
77
      assign rf_ra1
                          = ra1;
      assign rf_wa
79
      assign rf_we
                          = we;
80
      assign alu_src0_sel = src0_sel;
81
      assign alu_src1_sel = src1_sel;
   /*-----新 增 部 分 _begin------*/
83
      assign dmem_access = d_a;
84
      assign br_type=b_t;
85
      assign dmem_we=d_we;
86
   /*-----新增部分_end-----*/
87
      always @(*) begin
88
          if (inst[6:0] == 7'b0110011) begin
                       = 1;
              we
90
                      = inst[19:15];
              ra0
91
                       = inst[24:20];
              ra1
92
                      = inst[11:7];
              wa
93
              src0_sel = 1'b0;
94
```

```
src1_sel = 1'b0;
95
                        = 32'd00000000;
96
                 d_a=`OTHERS;
                 b_t= \Delta DD4;
98
                 rf_wd_sel=`ALU_RES;
99
                 d_we=0;
100
                 case ({inst[31:25], inst[14:12]})
101
                     {7'b00000000, 3'b000}: alu_op = `ADD;
102
                     {7'b0100000, 3'b000}: alu_op = `SUB;
103
                     {7'b00000000, 3'b001}: alu_op = `SLL;
                     {7'b00000000, 3'b010}: alu_op = `SLT;
105
                     {7'b00000000, 3'b011}: alu_op = `SLTU;
106
                     {7'b00000000, 3'b100}: alu_op = `XOR;
107
                     {7'b00000000, 3'b101}: alu_op = `SRL;
108
                     {7'b0100000, 3'b101}: alu_op = `SRA;
109
                     {7'b00000000, 3'b110}: alu_op = `OR;
110
                     {7'b00000000, 3'b111}: alu_op = `AND;
                                              alu_op = 5'b11111;
                     default:
112
                 endcase
113
            end
114
            else if (inst[6:0] == 7'b0010011) begin
115
                           = 1;
116
                          = inst[19:15];
                 ra0
117
                          = 5'b00000;
                 ra1
118
                           = inst[11:7];
119
                 src0_sel = 1'b0;
120
                 src1_sel = 1'b1;
121
                         = {{20{inst[31]}},inst[31:20]};
122
                 d_a=`OTHERS;
123
                 b_t= \Delta DD4;
124
                 rf_wd_sel=`ALU_RES;
125
                 d_we=0;
126
                 case (inst[14:12])
127
```

```
3'b000: alu_op = `ADD;
128
                     3'b010: alu_op = `SLT;
129
                     3'b011: alu_op = `SLTU;
                     3'b100: alu_op = `XOR;
131
                     3'b110: alu_op = `OR;
132
                     3'b111: alu_op = `AND;
133
                     3'b001: begin
134
                         alu_op = `SLL;
135
                         imm = {{27{inst[24]}},inst[24:20]};
136
                     end
                     3'b101:
138
                     case (inst[31:25])
139
                         7'b0000000:begin
140
                              alu_op = `SRL;
141
                              imm = {{27{inst[24]}},inst[24:20]};
142
                         end
143
                         7'b0100000:begin
144
                              alu_op = `SRA;
145
                              imm = {{27{inst[24]}},inst[24:20]};
146
                         end
147
                         default: alu_op = 5'b11111;
149
                     default:alu_op = 5'b11111;
150
                endcase
151
            end
152
            else if (inst[6:0] == 7'b0110111) begin
153
                          = 1;
154
                         = 5'b00000;
                ra0
155
                         = 5'b00000;
                ra1
156
                          = inst[11:7];
157
                src0_sel = 1'b0;
158
                src1_sel = 1'b1;
159
                     = {inst[31:12],12'b0};
160
```

```
alu_op = `SRC1;
161
                d_a=`OTHERS;
162
                b_t=`ADD4;
163
                rf_wd_sel=`ALU_RES;
164
                d_we=0;
165
            \quad \text{end} \quad
166
            else if (inst[6:0] == 7'b0010111) begin
167
                          = 1;
168
                         = 5'b00000;
                ra0
169
                         = 5'b00000;
                ra1
                         = inst[11:7];
171
                src0_sel = 1'b1;
172
                src1_sel = 1'b1;
173
                     = \{inst[31:12], 12'b0\};
174
                alu_op = `ADD;
175
                d_a=`OTHERS;
176
                b_t = \Delta DD4;
                rf_wd_sel=`ALU_RES;
178
                d we=0;
179
            end
180
    /*-----新 增 部 分 _begin-----*/
181
            else if(inst[6:0] == 7'b0000011) begin
182
                        = 1;
183
                         = inst[19:15];
                ra0
                         = 5'b00000;
185
                ra1
                          = inst[11:7];
186
                src0_sel = 1'b0;
187
                src1_sel = 1'b1;
188
                        = {{20{inst[31]}},inst[31:20]};
189
                alu_op = `ADD;
190
                b_t=`ADD4;
191
                rf_wd_sel=`DMEM_RDATA;
192
                d_we=0;
193
```

```
case (inst[14:12])
194
                      3'b000:d_a=`LB;
195
                      3'b001:d_a=`LH;
                      3'b010:d_a=`LW;
197
                      3'b100:d_a=`LBU;
198
                      3'b101:d_a=`LHU;
199
                      default: d_a=`OTHERS;
200
                 endcase
201
             end else if(inst[6:0] == 7'b0100011)begin
202
                 we=0;
                 ra0=inst[19:15];
204
                 ra1=inst[24:20];
205
                 wa=0;
206
                 src0_sel=1'b0;
207
                 src1_sel=1'b1;
208
                 imm = \{\{20\{inst[31]\}\}, inst[31:25], inst[11:7]\};
209
                 alu_op=`ADD;
210
                 b_t=`ADD4;
211
                 rf_wd_sel=`ZERO;
212
                 d_we=1;
213
                 case (inst[14:12])
                      3'b000:d_a=`SB;
215
                      3'b001:d_a=`SH;
216
                      3'b010:d_a=`SW;
217
                      default:d_a=`OTHERS;
218
                 endcase
219
             end else if (inst[6:0] == 7 'b1101111) begin
220
                 we=1;
221
                 ra0=0;
222
                 ra1=0;
223
                 wa=inst[11:7];
224
                 src0_sel=1'b1;
                 src1_sel=1'b1;
226
```

```
imm={{11{inst[31]}},inst[31],inst[19:12],inst
227
                     [20], inst[30:21],1'b0};
                 alu_op=`ADD;
228
                 d_a=`OTHERS;
229
                 b_t=`JAL;
230
                 rf_wd_sel=`PC_ADD4;
231
                 d_we=0;
232
            end else if (inst[6:0] == 7 'b1100111) begin
233
                 we=1;
234
                 ra0=inst[19:15];
                 ra1=0;
236
                 wa=inst[11:7];
237
                 src0_sel=1'b0;
238
                 src1_sel=1'b1;
239
                 imm={{20{inst[31]}},inst[31:20]};
240
                 alu_op=`ADD;
241
                 d_a=`OTHERS;
242
                 b_t=`JALR;
243
                 rf_wd_sel=`PC_ADD4;
244
                 d_we=0;
245
            end else if (inst[6:0]==7'b1100011)begin
246
247
                 ra0=inst[19:15];
248
                 ra1=inst[24:20];
249
                 wa=0;
250
                 src0_sel=1'b1;
251
                 src1_sel=1'b1;
252
                 imm={{19{inst[31]}},inst[31],inst[7],inst
253
                     [30:25], inst[11:8],1'b0};
                 alu_op=`ADD;
254
                 d_a=`OTHERS;
255
                 rf_wd_sel=`ZERO;
256
                 d_we=0;
257
```

```
case (inst[14:12])
258
                    3'b000:b_t=`BEQ;
259
                    3'b001:b_t=`BNE;
                    3'b100:b_t=`BLT;
261
                    3'b101:b_t=`BGE;
262
                    3'b110:b_t=`BLTU;
263
                    3'b111:b_t=`BGEU;
264
                    default: b_t=`OTHERS;
265
                endcase
266
            end
          -----新增部分_end----*/
268
            else begin
269
                we
                         = 0;
270
                         = 5'b00000;
                ra0
271
                         = 5'b00000;
                ra1
272
                         = 5'b00000;
                wa
273
                src0_sel = 1'b0;
                src1_sel = 1'b0;
275
                      = 32'b0;
276
                alu_op
                       = 5'b11111;
277
                d_a=`OTHERS;
278
                b_t=`ADD4;
279
                rf_wd_sel=`ZERO;
280
                d_we=0;
281
282
            end
       end
283
   endmodule
```

在 Decoder 中新增了对 J-type, B-type 和 I-type(读写数据存储器部分)的支持,以上代码中标注出了主要的新增部分。CPU 模块核心代码如下:

```
wire [31:0] cur_npc; // 当前的next_pc
wire [31:0] cur_pc; // 当前的pc
wire [31:0] cur_inst; //当前的指令
```

```
wire [31:0] pc add4; //pc+4
4
      wire [31:0] pc_offset; //pc+offset
5
      wire [4:0] rf_ra0; // 寄存器读地址
      wire [4:0] rf_ra1; // 寄存器读地址
7
      wire [4:0] rf_wa; // 寄存器写地址
8
      wire [31:0] rf_wd; // 写入寄存器的值
9
      wire [4:0] alu_op; // alu的opcode
10
      wire alu_src0_sel; // 选择输入alu的数据
11
      wire alu_src1_sel; // 选择输入alu的数据
12
      wire [31:0] imm; // 立即数
      wire rf we; //寄存器写使能信号
14
      wire [31:0] rf_rd0; // 寄存器读取出的值
15
      wire [31:0] rf_rd1; // 寄存器读取出的值
16
      wire [31:0] alu_src0; // 输入alu的操作数
17
      wire [31:0] alu_src1; // 输入alu的操作数
18
      wire [31:0] alu_res; // alu的计算结果
19
      wire [31:0] pc_j; // pc跳转的地址(J-type)
20
      wire [1:0] npc_sel; // 选择next_pc
21
      wire [3:0] dmem_access; // 选择对DATA_MEM操作类型
22
      wire [1:0] rf_wd_sel; // 选择写回寄存器的数据
23
      wire [3:0] br_type; // 分支跳转类型
      wire [31:0] dmem_wd_in; // 写入DATA_MEM的数据
25
      wire [31:0] dmem_wd_out; // 写入DATA_MEM的数据
26
      wire [31:0] dmem_rd_in; // 从DATA_MEM读取的数据
27
      wire [31:0] dmem_rd_out; // 从DATA_MEM读取的数据
28
      wire dmem_we_; // DATA_MEM的写使能信号
29
30
      assign global_en = !(cur_inst == 32'H00000013);
      assign imem_raddr = {{cur_pc-32'h00400000}/'d4};
32
      assign cur_inst
                     = imem_rdata;
33
      assign pc_offset = alu_res;
34
                       = alu_res&~1;
      assign pc_j
35
      assign dmem_wd_in = rf_rd1;
36
```

```
assign dmem_we = dmem_we_;
37
       assign dmem_addr = {(alu_res-32'h10010000)/'d4};
38
       assign dmem_wdata = dmem_wd_out;
39
       assign dmem_rd_in = dmem_rdata;
40
       PC_PLUS4 pc_plus(
41
       .pc(cur_pc),
42
       .pc_plus4(pc_add4)
43
       );
44
45
       NPC npc(
46
       .pc_offset(pc_offset),
47
       .pc_add4(pc_add4),
48
       .pc_j(pc_j),
49
       .npc_sel(npc_sel),
50
       .npc(cur_npc)
51
       );
52
       PC pc(
54
                (clk),
       .clk
55
       .rst
                (rst),
56
       // 当 global_en 为高电平时, PC 才会更新,
57
       // CPU 才会执行指令。
58
                (global_en),
       .en
59
                (cur_npc),
       .npc
60
                (cur_pc)
61
       .pc
       );
62
63
       DECODER decoder(
       .inst(cur_inst),
65
       .alu_op(alu_op),
66
       .imm(imm),
67
       .rf_ra0(rf_ra0),
68
       .rf_ra1(rf_ra1),
69
```

```
.rf_wa(rf_wa),
70
        .rf_we(rf_we),
71
        .alu_src0_sel(alu_src0_sel),
        .alu_src1_sel(alu_src1_sel),
73
        .dmem_access(dmem_access),
74
        .rf_wd_sel(rf_wd_sel),
75
        .br_type(br_type),
76
        .dmem_we(dmem_we_)
77
        );
78
        REG_FILE reg_file(
80
        .clk(clk),
81
        .rf_ra0(rf_ra0),
82
        .rf_ra1(rf_ra1),
83
        .rf_wa(rf_wa),
84
        .rf_we(rf_we),
85
        .rf_wd(rf_wd),
        .rf_rd0(rf_rd0),
87
        .rf_rd1(rf_rd1),
88
        .debug_reg_rd(debug_reg_rd),
89
        .debug_reg_ra(debug_reg_ra)
        );
91
92
        MUX1 mux1(
94
        .src0(rf_rd0),
95
        .src1(cur_pc),
96
        .sel(alu_src0_sel),
        .res(alu_src0)
98
        );
99
        MUX1 mux2(
100
        .src0(rf_rd1),
101
        .src1(imm),
102
```

```
.sel(alu_src1_sel),
103
        .res(alu_src1)
104
        );
106
        ALU alu(
107
        .alu_src0(alu_src0),
108
        .alu_src1(alu_src1),
109
        .alu_op(alu_op),
110
        .alu_res(alu_res)
111
        );
113
        SLU slu(
114
        .addr(alu_res),
115
        .dmem_access(dmem_access),
116
        .rd_in(dmem_rd_in),
117
        .wd_in(dmem_wd_in),
118
        .rd_out(dmem_rd_out),
        .wd_out(dmem_wd_out)
120
        );
121
122
        MUX2 RF_MUX(
123
        .src0(pc_add4),
124
        .src1(alu_res),
125
        .src2(dmem_rd_out),
126
        .src3(0),
127
        .sel(rf_wd_sel),
128
        .res(rf_wd)
129
        );
130
131
        BRANCH branch (
132
        .br_type(br_type),
133
        .br_src0(rf_rd0),
134
        .br_src1(rf_rd1),
135
```

```
.npc_sel(npc_sel)
.npc_sel(npc_sel)
.npc_sel(npc_sel)
```

在 CPU 模块中加入了 BRANCH 模块, NPC 模块, SLU 模块以及 MUX2 模块 (用于控制) 写回寄存器的数据。

3 仿真结果与分析

3.1 test1 (普通测试)



图 1: test1 (普通测试) 仿真结果

ra	zero	0	0x00000000
sp 2 0xdcf5263 gp 3 0x163b962 tp 4 0x0000000 t0 5 0x7a3ec64 t1 6 0x0000000 t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000000 a0 10 0x0000000 a1 11 0x0000000 a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 a7 17 0xeb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d55 s5 21 0x0000000 s6 22 0x4776d55 s7 23 0x0000000 s8 24 0xeb3a00 s9 25 0x000000			
gp 3 0x163b962 tp 4 0x0000000 t0 5 0x7a3ec64 t1 6 0x0000000 t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000000 a0 10 0x0000000 a1 11 0x0000000 a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x000000 a6 16 0x0000000 s3 19 0x0000000 s4 20 0x4776d55 s5 21 0x0000007 s6 22 0x4776d55 s7 23 0x0000000 s8 24 0xeb3a00 s9 25 0x0000000 s10 26 0x000000 s11 27 0xc857361 t3 28 0xfffffbe <td></td> <td></td> <td></td>			
tp 4 0x0000000 t0 5 0x7a3ec64 t1 6 0x0000000 t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000000 a0 10 0x000005b a1 11 0x000005b a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 a7 17 0xeb3a00 s2 18 0x0000000 s4 20 0x47f6d5 s5 21 0x000000 s6 22 0x47f6d5 s7 23 0x000000 s8 24 0xeb3a00 s9 25 0x000000 s10 26 0x000000 s11 27 0xc857361 t3 t4 29 <			
t0 5 0x7a3ec64 t1 6 0x0000000 t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000005 a0 10 0x000005 a1 11 0x000005 a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 a7 17 0xeb3a00 s2 18 0x0000000 s4 20 0x47f6d5 s5 21 0x0000000 s6 22 0x47f6d5 s7 23 0x000000 s8 24 0xeb3a00 s9 25 0x000000 s10 26 0x000005 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000			
t1 6 0x0000000 t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000005 a0 10 0x000005 a1 11 0x000005 a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000000 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000005 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000			
t2 7 0x7a3ec64 s0 8 0x0000000 s1 9 0x0000005 a0 10 0x000055 a1 11 0x000005 a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000000			
\$0 8 0x0000000 \$1 9 0x0000000 \$2 11 0x00005b \$3 13 0x1d5ea00 \$4 14 0xdcf5263 \$5 15 0x0000000 \$6 16 0x0000000 \$7 17 0xebb3a00 \$2 18 0x0000000 \$3 19 0x0000000 \$4 20 0x4776d65 \$5 21 0x0000007 \$6 22 0x4776d65 \$7 23 0x0000000 \$8 24 0xeb3a00 \$9 25 0x0000000 \$10 26 0x0000006 \$11 27 0xc857361 \$13 28 0xfffffbe \$14 29 0x0000000 \$15 30 0x0000000			
s1 9 0x0000000 a0 10 0x000005b a1 11 0x000005b a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 a7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000000 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000000			
a0 10 0x000005b a1 11 0x000005b a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s7 17 0xeb3a00 s2 18 0x0000000 s4 20 0x4776d65 s5 21 0x0000000 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xeb3a00 s9 25 0x0000000 s10 26 0x00000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a1 11 0x000005b a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000000 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a2 12 0xfffffad a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000005 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a3 13 0x1d5ea00 a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 s7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xeb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a4 14 0xdcf5263 a5 15 0x0000000 a6 16 0x0000000 a7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000000			
a5 15 0x0000000 a6 16 0x0000000 a7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a6 16 0x0000000 a7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004			
a7 17 0xebb3a00 s2 18 0x0000000 s3 19 0x0000000 s4 20 0x4776d65 s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			
52 18 0x0000000 53 19 0x0000000 54 20 0x4776d65 55 21 0x0000007 56 22 0x4776d65 57 23 0x0000000 58 24 0xebb3a00 59 25 0x0000000 510 26 0x0000056 511 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			
53 19 0x0000000 54 20 0x4776d65 55 21 0x0000007 56 22 0x4776d65 57 23 0x0000000 58 24 0xebb3a00 59 25 0x0000000 510 26 0x0000056 511 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			
\$4 20 \$0x4776d65 \$5 21 \$0x0000007 \$6 22 \$0x4776d65 \$7 23 \$0x0000000 \$8 24 \$0xebb3a00 \$9 25 \$0x0000000 \$10 26 \$0x000056 \$11 27 \$0xc857361 \$13 28 \$0xfffffbe \$14 29 \$0x0000000 \$15 30 \$0x0000000 \$16 31 \$0x0000004a			0x00000000
s5 21 0x0000007 s6 22 0x4776d65 s7 23 0x0000000 s8 24 0xebb3a00 s9 25 0x0000000 s10 26 0x0000056 s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			0x4776d650
56 22 0x4776d65 57 23 0x0000000 58 24 0xebb3a00 59 25 0x0000006 510 26 0x000056 511 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			0x0000007c
57 23 0x0000000 58 24 0xebb3a00 59 25 0x0000005 510 26 0x0000056 511 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			0x4776d650
58 24 0xebb3a00 59 25 0x0000000 510 26 0x0000056 511 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x0000004a			0x00000001
\$9 25 0x0000000 \$10 26 0x0000056 \$11 27 0xc857361 \$13 28 0xfffffbe \$14 29 0x0000000 \$15 30 0x0000000 \$16 31 0x0000004a			0xebb3a000
s11 27 0xc857361 t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x000004a	s9	25	0x00000000
t3 28 0xfffffbe t4 29 0x0000000 t5 30 0x0000000 t6 31 0x000004a	s10	26	0x0000056d
t4 29 0x0000000 t5 30 0x0000000 t6 31 0x000004a	s11	27	0xc8573610
t5 30 0x00000000 t6 31 0x000004a			0xfffffbef
t5 30 0x00000000 t6 31 0x000004a	t4	29	0x00000000
t6 31 0x000004a	t5	30	0x00000001
		31	0x000004a2
	рс		0x00400680

图 2: 真实结果

仿真结果与真实结果相对应。

3.2 test2 (分支与访存测试)




图 3: test2 (分支与访存测试)

zero	0	0x00000000
ra	1	0x100193bf
sp	2	0x00000000
gp	3	0x10029317
tp	4	0x00000000
t0	5	0x00000000
t1	6	0x10029ec8
t2	7	0x00000000
s0	8	0x1001f720
s1	9	0x1003e27a
a0	10	0x1001f860
al al	11	0x00000000
a2	12	0x10019699
a3	13	0x00000000
a4	14	0x00000000
a5	15	0x00000000
a6	16	0x00000000
a7	17	0x00000000
s2	18	0x10029afa
s3	19	0x00000000
s4	20	0x1001969a
s5	21	0x00000000
s6	22	0x10015f7a
s7	23	0x00000000
s8	24	0x00000000
s9	25	0x1003947e
s10	26	0x00000000
s11	27	0x00000000
t3	28	0x00000000
t4	29	0x1002a163
t5	30	0x1001959c
t6	31	0x00000000
рс		0x00400724

图 4: 真实结果

仿真结果与真实结果相对应。

25

3.3 斐波那契数列



图 5: 大整数版本的斐波那契数列,输入 N=80,x3 和 x4 寄存器分别存储 结果的高位与低位

仿真的出的结果为 533163_ef0321e5('H23416728348467685),与正确结果相一致。

4 电路设计与分析




图 6: CPU




图 7: DECODER




图 8: SLU

5 测试结果与分析




图 9: test1 (普通测试) 仿真结果




图 10: test2 (分支与访存测试)




图 11: 大整数版本的斐波那契数列,输入 N=80,x3 和 x4 寄存器分别存储结果的高位与低位

6 思考与总结

6.1 掩码访问

SLU 代码如下:

```
`define LBU 4'b0100
   `define SW 4'b0101
   `define SH 4'b0110
   `define SB 4'b0111
   module SL_UNIT (input [31 : 0] addr,
                input [3 : 0] dmem_access,
10
                input [31 : 0] rd_in,
11
                input [31 : 0] wd_in,
12
                output reg [31 : 0] rd_out,
13
                output reg [31 : 0] wd_out,
14
                output reg [0:3] mask);
15
   wire [31:0] addr_;
16
   initial begin
17
       rd_out=0;
18
       wd_out=0;
19
       mask=0;
20
   end
21
   assign addr_=addr-32'h10010000;
22
   always @(*) begin
23
       case(dmem_access)
^{24}
            `LW:
           begin
26
                mask=4'b1111;
27
                rd_out = rd_in;
28
                wd_out =0;
29
           end
30
            `LH:begin
31
                mask=4'b1111;
32
                wd_out =0;
33
                if(addr_{4} == 0)
34
                    rd_out = {{16{rd_in[15]}},rd_in[15:0]};
35
                else
36
                    rd_out = {{16{rd_in[31]}},rd_in[31:16]};
37
```

```
end
38
            `LB:begin
39
                mask=4'b1111;
                case(addr_%4)
41
                     0:rd_out = {{24{rd_in[7]}},rd_in[7:0]};
42
                     1:rd_out = {{24{rd_in[15]}},rd_in[15:8]};
                     2:rd_out = {{24{rd_in[23]}},rd_in[23:16]};
44
                     3:rd_out = {{24{rd_in[31]}},rd_in[31:24]};
45
                endcase
46
                wd_out =0;
^{47}
            end
48
49
            `LHU:begin
50
                mask=4'b1111;
51
                if (addr_%4 == 0)
52
                     rd_out = {16'b0,rd_in[15:0]};
53
                else
                     rd_out = {16'b0,rd_in[31:16]};
55
                wd out =0;
56
           end
57
            `LBU:begin
59
                mask=4'b1111;
60
                case(addr_%4)
                     0:rd_out = {24'b0,rd_in[7:0]};
62
                     1:rd_out = {24'b0,rd_in[15:8]};
63
                     2:rd_out = {24'b0,rd_in[23:16]};
64
                     3:rd_out = {24'b0,rd_in[31:24]};
65
                endcase
66
                wd_out =0;
67
           end
            `SW:begin
69
                mask=4'b1111;
70
```

```
wd_out=wd_in;
71
                  rd_out = 0;
72
             end
73
             `SH:begin
74
                  if(addr_%4 == 0)
75
                      mask=4'b0011;
76
                  else
77
                      mask=4'b1100;
78
                  wd_out=wd_in;
79
                  rd_out = 0;
             end
81
82
             `SB:begin
83
                  case(addr_%4)
84
                       0:mask=4'b0001;
85
                       1:mask=4'b0010;
86
                       2:mask=4'b0100;
                       3:mask=4'b1000;
88
                  endcase
89
                  wd_out=wd_in;
90
                  rd_out = 0;
             end
92
             default:
93
                  begin
                      mask=4'b0000;
95
                       rd_out = 0;
96
                       wd_out =0;
97
                  end
98
        endcase
99
   end
100
   endmodule
101
```

在读取阶段,掩码 mask 统一为 4'b1111,这是因为即使利用掩码只读取所需的部分,实际返回值仍然是一个 32bit 的数字,需要从中提取出有效

部分,因此在我看来,在此阶段无需做额外的处理。

但是在写入阶段,通过掩码可以直接将一整个 wd_in 写入,而无需担心影响其他位,可以使代码更加简化。

6.2 可能的关键路径




图 12: 可能的关键路径

以下是对各部分放大(从左往右):




图 13: mem_bridge




图 14: INST_MEM 和 DATA_MEM




图 15: PDU




图 16: CPU