# 实验 3: 简单单周期 CPU

张子康 PB22020660

2024年04月15日

## 1 实验目的与内容

#### 1.1 实验目的

实现一个最为基础的单周期 CPU。

#### 1.2 实验内容

#### 1.2.1 译码器设计

根据自己选择的指令集,设计译码器 Decoder 模块,以正确生成控制信号。

#### 1.2.2 搭建 CPU

正确实现 CPU 的各个功能模块,并根据数据通路将其正确连接。理论上,只需要完成 CPU 模块及其子模块的设计,而无需修改其他模块的内容。最终,你需要在 FPGAOL 上上板运行,并通过我们给出的测试程序,为此你需要实现 Lab1 列出的指令中,从 add.w (add) 到 pcaddu12i (auipc) 之间的全部指令。

### 2 逻辑设计

#### 2.1 译码器设计

```
1 define ADD
                              5'B00000
2 define SUB
                              5'B00010
3 define SLT
                              5'B00100
4 define SLTU
                              5'B00101
5 define AND
                              5'B01001
6 | define OR
                              5'B01010
7 define XOR
                              5'B01011
8 define SLL
                              5'B01110
9 define SRL
                              5'B01111
```

```
`define SRA
                                  5'B10000
   `define SRCO
                                  5'B10001
11
   `define SRC1
                                  5'B10010
   module DECODE (input [31 : 0] inst,
13
                   output [4 : 0] alu_op,
14
                   output [31 : 0] imm,
15
                   output [4 : 0] rf_ra0,
16
                   output [4 : 0] rf_ra1,
17
                   output [4 : 0] rf_wa,
18
                   output [0 : 0] rf_we,
19
                   output [0 : 0] alu_src0_sel,
20
                   output [0 : 0] alu_src1_sel);
^{21}
  reg [4:0] op;
22
  reg [0:0] we;
  reg [4:0] ra0;
  reg [4:0] ra1;
25
  reg [4:0] wa;
  reg [0:0] src0_sel;
27
  reg [0:0] src1_sel;
28
  reg [31:0] imm_;
   //初始化寄存器
31
   initial begin
32
                 = 0;
       op
33
                 = 0;
       we
34
       ra0
35
       ra1
                 = 0;
36
                 = 0;
37
       wa
       src0_sel = 0;
38
       src1_sel = 0;
39
                 = 0;
       imm_{-}
40
   end
41
42
```

```
assign alu_op
                        = op;
  assign imm
                        = imm_;
44
   assign rf_ra0
                        = ra0;
   assign rf_ra1
                        = ra1;
46
   assign rf_wa
                        = wa;
47
   assign rf_we
                        = we;
   assign alu_src0_sel = src0_sel;
49
   assign alu_src1_sel = src1_sel;
50
51
   always @(*) begin
       //R-type相关指令
53
       if (inst[6:0] == 7'b0110011) begin
54
           we
                     = 1;
55
                     = inst[19:15];
           ra0
56
                    = inst[24:20];
           ra1
57
                    = inst[11:7];
           wa
58
           src0_sel = 1'b0;
           src1_sel = 1'b0;
60
                     = 32'h00000000;
           imm
61
           case ({inst[31:25], inst[14:12]})
62
                {7'b00000000, 3'b000}: op = `ADD;
63
                {7'b0100000, 3'b000}: op = `SUB;
64
                {7'b00000000, 3'b001}: op = `SLL;
65
                {7'b00000000, 3'b010}: op = `SLT;
                {7'b00000000, 3'b011}: op = `SLTU;
67
                {7'b00000000, 3'b100}: op = `XOR;
68
                {7'b00000000, 3'b101}: op = `SRL;
69
                {7'b0100000, 3'b101}: op = `SRA;
                {7'b00000000, 3'b110}: op = `OR;
71
                {7'b00000000, 3'b111}: op = `AND;
72
                                        op = 5'b11111;
                default:
73
           endcase
74
       end
75
```

```
//I-type相关指令
76
        else if (inst[6:0] == 7'b0010011) begin
77
                      = 1;
            we
                     = inst[19:15];
            ra0
79
                     = 5'b00000;
            ra1
80
                     = inst[11:7];
            wa
            src0_sel = 1'b0;
82
            src1_sel = 1'b1;
83
                    = {{20{inst[31]}},inst[31:25]};
            imm_{\_}
84
            case (inst[14:12])
                3'b000: op = `ADD;
86
                3'b010: op = `SLT;
87
                3'b011: op = `SLTU;
                3'b100: op = `XOR;
89
                3'b110: op = OR;
90
                3'b111: op = `AND;
91
                3'b001: begin
                     op = `SLL;
93
                     imm = \{\{27\{inst[24]\}\}, inst[24:20]\};
94
                end
95
                3'b101:
                case (inst[31:25])
97
                     7'b0000000:begin
98
                         op = `SRL;
                         imm_ = {{27{inst[24]}},inst[24:20]};
100
                     end
101
                     7'b0100000:begin
102
                             = `SRA;
103
                         op
                         imm = \{\{27\{inst[24]\}\}, inst[24:20]\};
104
105
                     default: op = 5'b11111;
106
                endcase
107
                default:op = 5'b11111;
108
```

```
endcase
109
        end
110
        //U-type相关指令(lui)
        else if (inst[6:0] == 7'b0110111) begin
112
            we
                      = 1;
113
            ra0
                     = 5'b00000;
114
                     = 5'b00000;
115
            ra1
                     = inst[11:7];
            wa
116
            src0_sel = 1'b0;
117
            src1_sel = 1'b1;
                     = {inst[31:12],12'b0};
119
            imm
                      = `SRC1;
            op
120
        end
121
        //U-type相关指令(auipc)
122
        else if (inst[6:0] == 7'b0010111) begin
123
                           = 1;
                 we
124
                           = 5'b00000;
                 ra0
125
                          = 5'b00000;
                 ra1
126
                           = inst[11:7];
                 wa
127
                 src0_sel = 1'b1;
128
                 src1_sel = 1'b1;
                           = {inst[31:12],12'b0};
                 imm_{\_}
130
                           = `ADD;
                 op
131
        end else begin
132
                           = 0;
133
                 we
                           = 5'b00000;
                 ra0
134
                          = 5'b00000;
                 ra1
135
                           = 5'b00000;
136
                 wa
                 src0_sel = 1'b0;
137
                 src1_sel = 1'b0;
138
                           = 32'b0;
                 imm_{-}
139
                           = 5'b11111;
                 op
140
        end
141
```

```
end endmodule endmodule
```

根据指令 (inst),分别生成对应的 alu\_op,imm,rf\_ra0, rf\_ra1,rf\_wa, rf\_we, alu\_src0\_sel, alu\_src1\_sel。

#### 2.2 搭建 CPU

```
`include "./include/config.v"
2
  module CPU (
3
                          [ 0 : 0]
     input
                                            clk,
4
     input
                          [0:0]
                                            rst,
5
6
                          [0:0]
     input
                                            global_en,
7
8
      ----- Memory (inst)
                          [31 : 0]
                                            imem_raddr,
     output
10
     input
                          [31 : 0]
                                            imem_rdata,
11
12
  /* ----- Memory (data)
13
     input
                          [31 : 0]
                                            dmem_rdata,
14
         // Unused
     output
                          [0:0]
                                            dmem_we,
15
          // Unused
     output
                          [31 : 0]
                                            dmem_addr,
16
         // Unused
     output
                          [31 : 0]
                                            dmem_wdata,
17
         // Unused
18
    ----- Debug
19
     ----- */
```

```
[0:0]
       output
                                                        commit,
20
                                  [31 : 0]
                                                        commit_pc,
       output
^{21}
                                  [31 : 0]
                                                        commit_inst
       output
22
                                  [0:0]
                                                        commit_halt
       output
23
       output
                                  [0:0]
24
          commit_reg_we,
                                  [ 4 : 0]
       output
^{25}
          commit_reg_wa,
                                  [31 : 0]
26
       output
          commit_reg_wd,
       output
                                  [ 0 : 0 ]
27
          commit_dmem_we,
                                  [31 : 0]
       output
28
          commit_dmem_wa,
       output
                                  [31 : 0]
29
          commit_dmem_wd,
30
                                  [ 4 : 0]
       input
31
          debug_reg_ra,
                                  [31 : 0]
       output
32
          debug_reg_rd
  );
33
34
35
  // TODO
36
  wire [31:0] cur_npc;
   wire [31:0] cur_pc;
38
  wire [31:0] cur_inst;
39
40
  //仿真时用于控制global_en信号, 在上板时删除
41
  assign global_en=!(cur_inst==32'H00100073);
```

```
43
  // 例化PC_PLUS4模块
44
  PC_PLUS4 pc_plus(
  .pc(cur_pc),
46
  .pc_plus4(cur_npc)
47
  );
48
49
  // 例化PC模块
50
  PC pc(
51
          (clk),
  .clk
          (rst),
  .rst
53
          (global_en),
  .en
54
          (cur_npc),
  .npc
          (cur_pc)
  .pc
56
  );
57
58
  //例化指令寄存器,从中读取指令
  //可以不在cpu里例化,但实际没有影响
60
  INST MEM inst mem(
61
  //计算指令的位置
62
  .a({\{cur\_pc-32'h00400000\}/'d4\}}), // input wire [8 : 0] a
  .d(32'b0),
               // input wire [31 : 0] d
64
  .clk(clk), // input wire clk
65
  .spo(cur_inst) // output wire [31 : 0] spo
67
  );
68
69
  //定义decoder需要的变量
  wire [4:0] rf_ra0;
71
 wire [4:0] rf_ra1;
72
  wire [4:0] rf_wa;
 wire [31:0] rf_wd;
  wire [4:0] alu_op;
```

```
wire alu_src0_sel;
   wire alu_src1_sel;
77
   wire [31:0] imm;
   wire rf_we;
79
   wire [31:0] rf_rd0;
80
   wire [31:0] rf_rd1;
82
   // 例 化 decoder
83
   DECODE decoder(
84
   .inst(cur_inst),
   .alu_op(alu_op),
86
   .imm(imm),
87
   .rf_ra0(rf_ra0),
   .rf_ra1(rf_ra1),
89
   .rf_wa(rf_wa),
90
   .rf_we(rf_we),
91
   .alu_src0_sel(alu_src0_sel),
   .alu_src1_sel(alu_src1_sel)
93
   );
94
95
   //例化寄存器文件
   REG_FILE reg_file(
97
   .clk(clk),
98
   .rf_ra0(rf_ra0),
   .rf_ra1(rf_ra1),
100
   .rf_wa(rf_wa),
101
   .rf_we(rf_we),
102
   .rf_wd(rf_wd),
   .rf_rd0(rf_rd0),
104
   .rf_rd1(rf_rd1),
105
   .debug_reg_rd(debug_reg_rd),
106
   .debug_reg_ra(debug_reg_ra)
   );
108
```

```
109
   //定义alu相关变量
110
   wire [31:0] alu_src0;
   wire [31:0] alu_src1;
112
113
   //例化二选一数据选择器
114
   MUX1 mux1(
115
        .src0(rf_rd0),
116
        .src1(cur_pc),
117
        .sel(alu_src0_sel),
        .res(alu_src0)
119
   );
120
   MUX1 mux2(
121
        .src0(rf_rd1),
122
        .src1(imm),
123
        .sel(alu_src1_sel),
124
        .res(alu_src1)
125
   );
126
127
   // 例 化alu
128
   ALU alu(
129
        .alu_src0(alu_src0),
130
        .alu_src1(alu_src1),
131
        .alu_op(alu_op),
132
        .alu_res(rf_wd)
133
   );
134
135
   endmodule
```

在 cpu 中将所需的模块 (算数逻辑单元 (ALU)、寄存器堆 (RF)、程序计数器 (PC)、译码器 (DECODER)、多路选择器 (MUX)等。) 例化并连接到对应线路上。

## 3 仿真结果与分析

仿真时,向指令寄存器内导入制定的 coe 文件,仿真所用的代码如下。

```
`timescale 1ns / 1ps
   module tb_();
       reg clk;
3
       reg rst;
4
       wire [31:0] imem_raddr;
       wire dmem we;
6
       wire [31 : 0]
                                   dmem_addr;
       wire [31 : 0]
                                   dmem_wdata;
       wire [ 0 : 0]
                                   commit;
       wire [31 : 0]
                                   commit_pc;
10
       wire [31 : 0]
                                   commit_inst;
11
       wire [ 0 : 0]
                                   commit_halt;
       wire [ 0 : 0]
                                   commit_reg_we;
13
       wire [ 4 : 0]
                                   commit_reg_wa;
14
       wire [31 : 0]
                                   commit_reg_wd;
15
       wire [ 0 : 0]
                                   commit_dmem_we;
       wire [31 : 0]
                                   commit_dmem_wa;
17
       wire [31 : 0]
                                   commit_dmem_wd;
18
       wire [31 : 0]
                                   debug_reg_rd;
19
       // 例化cpu模块并连接
20
       CPU cpu(
21
            .rst (rst),
22
            .clk (clk),
            .global en(1'b1),
24
            .imem_rdata(0),
25
            .dmem_rdata(0),
26
            .debug_reg_ra(0),
27
            .imem_raddr(imem_raddr),
28
            .dmem_we(dmem_we),
29
            .dmem_addr(dmem_addr),
```

```
.dmem_wdata(dmem_wdata),
31
            .commit(commit),
32
            .commit_pc(commit_pc),
            .commit_inst(commit_inst),
34
            .commit_halt(commit_halt),
35
            .commit_reg_we(commit_reg_we),
36
            .commit_reg_wa(commit_reg_wa),
37
            .commit_reg_wd(commit_reg_wd),
38
            .commit_dmem_we(commit_dmem_we),
39
            .commit_dmem_wa(commit_dmem_wa),
            .commit_dmem_wd(commit_dmem_wd),
41
            .debug_reg_rd(debug_reg_rd)
42
       );
43
44
       localparam CLK_PERIOD = 10;
45
       always #(CLK_PERIOD/2) clk=~clk;
46
       initial begin
48
           clk=0;
49
           rst=0;
50
           #10000
            $finish;
52
       end
53
   endmodule
```

仿真结果如下:




图 1: 仿真结果

汇编程序运行结果如下:

Name	Number	Value
zero	0	0x00000000
ra	1	0x004c8688
sp	2	0x00369694
gp	3	0xfff8c000
tp	4	0x0039e664
t0	5	0x0045467c
t1	6	0x000f2000
t2	7	0x00000000
s0	8	0xfff69000
s1	9	0xfff9c000
a0	10	0x00000000
al	11	0xfff73000
a2	12	0x00000000
a3	13	0xfff6d000
a4	14	0xfff9e000
a5	15	0x00000000
a6	16	0x00047000
a7	17	0x000c8000
s2	18	0x0002d000
s3	19	0x0038c6ac
s4	20	0xfff2c000
s5	21	0x00000000
s6	22	0x00000000
s7	23	0x00000000
s8	24	0xfff54000
s9	25	0x00037000
s10	26	0xfff9c000
s11	27	0x00000000
t3	28	0x00000000
t4	29	0x00000000
t5	30	0x00000000
t6	31	0x000c2000
рс		0x004006bc

图 2: 运行结果

证明了仿真结果的正确性。

## 4 电路设计与分析

cpu 模块如图所示。




图 3: cpu 模块

## 5 测试结果与分析

上板结果如下:

6 思考与总结 17




图 4: 测试结果

结果与实际运行结果相吻合。

## 6 思考与总结

### 6.1 本次实验的 CPU 中, 哪些模块用到了时钟信号?

PC 模块,寄存器模块,指令存储器模块。

6 思考与总结 18

## 6.2 请分别给出一条指令,以符合下面的描述:

6.2.1 alu\_src0 选择 pc

auipc x17, 0xf2

6.2.2 alu\_src0 选择 rf\_rd0

addi x1,x1,1

6.2.3 alu\_src1 选择 rf\_rd1

add x1,x1,x2

6.2.4 alu\_src1 选择 imm

addi x1,x1,1

6 思考与总结 19

6.3 请指出本次实验的 CPU 中可能的关键路径;如果这条路径的延迟大于一个时钟周期,可能会带来什么影响?




图 5: 可能的关键路径

若这条路径的延迟大于一个时钟周期,可能导致某些中间结果未能及 时更新,进而使得后续操作基于错误或过时的数据进行,最终产生计算错 误或指令执行失败。