# 实验 7:高速缓存 Cache

张子康 PB22020660 2024 年 5 月 27 日

# 1 实验目的与内容

## 1.1 实验目的

在本次实验中,我们将学习高速缓存 Cache 的组织结构和工作机理。

## 1.2 实验内容

#### 1.2.1 任务 1: 二路组相连 Cache

根据给出的直接映射 Cache 的代码, 实现二路组相连 Cache, 支持 LRU 替换策略, 通过助教提供的读写测试。

### 1.2.2 任务 2: 多样化的替换策略

让你的 Cache 支持伪随机替换策略, FIFO 替换策略等除了 LRU 之外至少两种替换策略,通过助教提供的读写测试。

#### 1.2.3 任务 3: N 路组相连 Cache

实现参数化的 N 路组相连 Cache, 支持 LRU 替换策略, 通过助教提供的读写测试。

# 2 逻辑设计

本次实验中实现的高速缓存 Cache 均为 N 路组相连,故任务 1 与任务 3 实现代码相同。

# 2.1 N 路组相连 Cache(LRU)

```
parameter SPACE_OFFSET = 2, // 一个地址空间占1
        个字节,因此一个字需要4个地址空间,由于假设为整字读
        取,处理地址的时候可以默认后两位为0
     parameter WAY_NUM
                              = 2, // Cache N路组相联(
5
        N=1的时候是直接映射),
     parameter N = 1
                                      // log_2(WAY_NUM),
6
        即2的N次方
  ) (
7
     input
                             clk,
8
      input
                             rstn,
9
      /* CPU接口 */
10
      input [31:0]
                                   // CPU地址
                             addr,
11
      input
                             r_req, // CPU读请求
12
                             w_req, // CPU写请求
      input
13
                             w_data, // CPU写数据
      input [31:0]
14
      output [31:0]
                             r_data, // CPU读数据
15
                                   // 缓存未命中
      output reg
                             miss,
16
      /* 内存接口 */
17
      output reg
                                 mem_r, // 内存读请求
18
                                 mem_w, // 内存写请求
      output reg
19
      output reg [31:0]
                                 mem_addr, // 内存地址
      output reg [127:0] mem_w_data, // 内存写数据 一次写一
21
        行
               [127:0] mem_r_data, // 内存读数据 一次读一
      input
22
        行
                                 mem_ready // 内存就绪信
      input
23
        무
  );
25
      // Cache参数
26
     localparam
27
         // Cache行宽度
28
         LINE_WIDTH = 32 << LINE_OFFSET_WIDTH,
29
```

```
// 标记位宽度
30
         TAG_WIDTH = 32 - INDEX_WIDTH - LINE_OFFSET_WIDTH -
31
            SPACE_OFFSET,
         // Cache 行数
32
         SET NUM
                = 1 << INDEX_WIDTH;</pre>
33
34
      // Cache 相 关 寄 存 器
35
     reg [31:0]
                                   // 请求地址缓存-用于
                        addr_buf;
36
        保留CPU请求地址
      reg [31:0]
                        w_data_buf; // 写数据缓存
37
      reg op_buf; // 读写操作缓存,用于在MISS状态下判断是读
38
        还是写,如果是写则需要将数据写回内存 0:读 1:写
      reg [LINE_WIDTH-1:0] ret_buf; // 返回数据缓存-用于
39
        保留内存返回数据
40
      // Cache 异线
41
      wire [INDEX_WIDTH-1:0] r_index; // 索引读地址
42
      wire [INDEX_WIDTH-1:0] w_index; // 索引写地址
43
      wire [LINE_WIDTH-1:0] r_line; // Data Bram读数据
44
      wire [LINE_WIDTH-1:0] w_line; // Data Bram写数据
45
      wire [LINE_WIDTH-1:0] w_line_mask; // Data Bram写数据
        掩码
      wire [LINE_WIDTH-1:0] w_data_line; // 输入写数据移位
47
        后的数据
      wire [TAG_WIDTH-1:0]
                                   // CPU请求地址中分离的
48
                          tag;
        标记 用于比较 也可用于写入
      wire [TAG_WIDTH-1:0]
                                  // Tag Bram读数据 用于
                          r_tag;
49
        比较
      wire [LINE_OFFSET_WIDTH-1:0] word_offset; // 字偏移
50
                          cache_data; // Cache数据
      reg [31:0]
51
                                    // 内存数据
         [31:0]
                          mem_data;
     reg
52
                          dirty_mem_addr; // 通过读出的tag
      wire [31:0]
53
        和对应的index,偏移等得到脏块对应的内存地址并写回到
```

```
正确的位置
     wire valid; // Cache有效位
54
     wire dirty; // Cache脏位.
55
     reg w_valid; // Cache写有效位
56
     reg w_dirty; // Cache写脏位
57
     wire hit; // Cache命中
59
     // Cache相关控制信号
60
     reg addr_buf_we; // 请求地址缓存写使能
61
     reg ret_buf_we; // 返回数据缓存写使能
     reg [WAY_NUM-1:0]data_we; // Cache写使能
63
                            // Cache标记写使能
     reg [WAY_NUM-1:0] tag_we;
64
     reg data_from_mem; // 从内存读取数据
65
                 // 标记需要重新填充, 在MISS状态下接受
     reg refill;
66
        到内存数据后置1,在IDLE状态下进行填充后置0
67
     // 状态机信号
     localparam
69
         IDLE
                  = 3'd0, // 空闲状态
70
         READ
                  = 3'd1, // 读状态
71
                 = 3'd2, // 缺失时等待主存读出新块
         MISS
                  = 3'd3, // 写状态
         WRITE
73
         W_DIRTY
                 = 3'd4; // 写缺失时等待主存写入脏块
74
     reg [2:0] CS; // 状态机当前状态
75
     reg [2:0] NS; // 状态机下一状态
76
77
     // 状态机
78
     always @(posedge clk or negedge rstn) begin
         if (!rstn) begin
80
            CS <= IDLE;
81
         end else begin
            CS <= NS;
83
         end
84
```

```
end
85
86
        // 中间寄存器保留初始的请求地址和写数据, 可以理解为
88
           addr_buf中的地址为当前Cache正在处理的请求地址,而
           addr中的地址为新的请求地址
        always @(posedge clk or negedge rstn) begin
89
            if (!rstn) begin
90
                addr_buf <= 0;
91
                ret_buf <= 0;</pre>
                w_data_buf <= 0;</pre>
93
                op_buf <= 0;
94
                refill <= 0;</pre>
95
            end else begin
96
                if (addr_buf_we) begin
97
                     addr_buf <= addr;
98
                     w_data_buf <= w_data;</pre>
                     op_buf <= w_req;</pre>
100
                end
101
                if (ret_buf_we) begin
102
                     ret_buf <= mem_r_data;</pre>
103
                end
104
                if (CS == MISS && mem_ready) begin
105
                     refill <= 1;</pre>
106
                end
107
                if (CS == IDLE) begin
108
                     refill <= 0;</pre>
109
110
                end
            end
111
        end
112
113
        // 对输入地址进行解码
114
        assign r_index = addr[INDEX_WIDTH+LINE_OFFSET_WIDTH+
115
```

```
SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
        assign w_index = addr_buf[INDEX_WIDTH+LINE_OFFSET_WIDTH
116
           +SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
        assign tag = addr_buf[31:INDEX_WIDTH+LINE_OFFSET_WIDTH+
117
           SPACE_OFFSET];
        assign word_offset = addr_buf[LINE_OFFSET_WIDTH+
118
           SPACE_OFFSET -1: SPACE_OFFSET];
119
       // 脏块地址计算
120
        assign dirty_mem_addr = {r_tag, w_index}<<(</pre>
           LINE_OFFSET_WIDTH+SPACE_OFFSET);
122
        // 写回地址、数据寄存器
123
       reg [31:0] dirty_mem_addr_buf;
124
       reg [127:0] dirty_mem_data_buf;
125
        always @(posedge clk or negedge rstn) begin
126
            if (!rstn) begin
127
                dirty_mem_addr_buf <= 0;</pre>
128
                dirty_mem_data_buf <= 0;</pre>
129
            end else begin
130
                if (CS == READ || CS == WRITE) begin
131
                     dirty_mem_addr_buf <= dirty_mem_addr;</pre>
132
                     dirty_mem_data_buf <= r_line;</pre>
133
                end
134
135
            end
        end
136
137
        // 伪LRU
138
       reg [N-1:0] p;
139
        wire [N-1:0] r_p;
140
       reg p_we;
141
142
        wire valid_[WAY_NUM-1:0]; // Cache有效位
143
```

```
wire dirty_[WAY_NUM-1:0]; // Cache脏位.
144
             w_valid_[WAY_NUM-1:0]; // Cache写有效位
145
            w_dirty_[WAY_NUM-1:0]; // Cache写脏位
       reg
       wire hit_[WAY_NUM-1:0];
                                 // Cache命中
147
       wire [TAG_WIDTH-1:0] r_tag_[WAY_NUM-1:0];
148
       wire [LINE_WIDTH-1:0] w_line_[WAY_NUM-1:0];
149
       wire [LINE_WIDTH-1:0] r_line_[WAY_NUM-1:0];
150
151
152
       // 生成相关块
       // 伪LRU
154
       reg [(WAY_NUM-2>0?WAY_NUM-2:0):0] age;
155
       wire [(WAY_NUM-2>0?WAY_NUM-2:0):0] r_age;
156
       reg age_we;
157
       bram #(
158
                .ADDR_WIDTH(INDEX_WIDTH),
159
                .DATA_WIDTH((WAY_NUM-2>0?WAY_NUM-2:0)+1)
       ) bram_age(
161
                .clk(clk),
162
                .raddr(r_index),
163
                .waddr(w_index),
164
                .din(age),
165
                .we(age_we),
166
                .dout(r_age)
167
       );
168
169
       generate
170
            genvar i;
171
            for (i = 0; i<WAY_NUM; i=i+1) begin:Bram</pre>
172
                // Tag Bram
173
                bram #(
174
                    .ADDR_WIDTH(INDEX_WIDTH),
175
                     .DATA_WIDTH(TAG_WIDTH + 2) // 最高位为有效
176
```

```
位,次高位为脏位,低位为标记位
                 ) tag_bram(
177
                     .clk(clk),
                     .raddr(r_index),
179
                     .waddr(w_index),
180
                     .din({w_valid,w_dirty, tag}),
181
                     .we(tag_we[i]),
182
                     .dout({valid_[i],dirty_[i], r_tag_[i]})
183
                 );
184
                 // Data Bram
                 bram #(
186
                     .ADDR_WIDTH(INDEX_WIDTH),
187
                     .DATA_WIDTH(LINE_WIDTH)
188
                 ) data_bram(
189
                     .clk(clk),
190
                     .raddr(r_index),
191
                     .waddr(w_index),
                     .din(w_line),
193
                     .we(data_we[i]),
194
                     .dout(r_line_[i])
195
                 );
196
            end
197
        endgenerate
198
199
200
        // 判定Cache是否命中
201
        reg [N-1:0] j,tem_j,tem_j2,tem_j3,i_,tem_i;
202
        reg flag,tem;
203
        integer i1;
204
        initial begin
205
            flag=0;
206
            tem=0;
            j=0;
208
```

```
tem_j=0;
209
            i_=0;
210
            tem_i=0;
        end
212
        always @(*) begin
213
            if(CS==READ || CS==WRITE)begin
214
                 flag=0;
215
                 tem=0;
216
                 j=0;
217
                 tem_j=0;
                 i_=0;
219
                 tem_i=0;
220
                 // 若命中j中为命中的块的序号
221
                 for (i1 = 0;i1<WAY_NUM ; i1=i1+1) begin</pre>
222
                     tem=flag;
223
                     flag=tem || (r_tag_[i1] == tag && valid_[i1
224
                     if(r_tag_[i1] == tag && valid_[i1])begin
225
                          j=i1;
226
                      end
227
                 end
228
                 // 若未命中,则计算需要替换的块的序号,存在j中
229
                 if(!flag)begin
230
                     for(i1=0;i1<N;i1=i1+1)begin</pre>
231
                          tem_j=j;
232
                          j=(tem_j <<1)+r_age[i_];</pre>
233
                          tem_i=i_;
234
                          i_=((tem_i+1)<<1)-r_age[tem_i];</pre>
235
                      end
236
                 end
237
            end
238
        end
239
        assign r_tag=r_tag_[j];
240
```

```
assign dirty=dirty_[j];
241
       assign r_line=r_line_[j];
242
       assign hit = flag;
244
       // 写入Cache 这里要判断是命中后写入还是未命中后写入
245
       assign w_line_mask = 32'hFFFFFFFF << (word_offset*32);</pre>
246
           // 写入数据掩码
       assign w_data_line = w_data_buf << (word_offset*32);</pre>
247
             // 写入数据移位
       assign w_line = (CS == IDLE && op_buf) ? ret_buf & ~
248
         w_line_mask | w_data_line : // 写入未命中, 需要将内
         存数据与写入数据合并
                      (CS == IDLE) ? ret_buf : // 读取未命中
249
                      r_line & ~w_line_mask | w_data_line; //
250
                          写入命中,需要对读取的数据与写入的数
                         据进行合并
251
       // 选择输出数据 从Cache或者从内存 这里的选择与行大小有
252
          关, 因此如果你调整了行偏移位宽, 这里也需要调整
       always @(*) begin
253
          case (word_offset)
254
              0: begin
255
                  cache_data = r_line[31:0];
256
                  mem_data = ret_buf[31:0];
257
258
              end
              1: begin
259
                  cache_data = r_line[63:32];
260
                  mem_data = ret_buf[63:32];
261
              end
262
              2: begin
263
                  cache_data = r_line[95:64];
264
                  mem_data = ret_buf[95:64];
265
              end
266
```

```
3: begin
267
                      cache_data = r_line[127:96];
268
                      mem_data = ret_buf[127:96];
                 end
270
                 default: begin
271
                      cache_data = 0;
272
                      mem_data = 0;
273
                 end
274
            endcase
275
        end
277
        assign r_data = data_from_mem ? mem_data : hit ?
278
           cache_data : 0;
279
        // 状态机更新逻辑
280
        always @(*) begin
281
            case(CS)
                 IDLE: begin
283
                      if (r_req) begin
284
                          NS = READ;
285
                      end else if (w_req) begin
286
                          NS = WRITE;
287
                      end else begin
288
                          NS = IDLE;
289
                      end
290
                 end
291
                 READ: begin
292
                      if (miss&& !dirty) begin
293
                          NS = MISS;
294
                      end else if (miss && dirty) begin
295
                          NS = W_DIRTY;
296
                      end else if (r_req) begin
297
                          NS = READ;
298
```

```
end else if (w_req) begin
299
                        NS = WRITE;
300
                    end else begin
                        NS = IDLE;
302
                    end
303
                end
304
                MISS: begin
305
                    if (mem_ready) begin // 这里回到IDLE的原因
306
                       是为了延迟一周期,等待主存读出的新块写入
                       Cache中的对应位置
                        NS = IDLE;
307
                    end else begin
308
                        NS = MISS;
309
                    end
310
                end
311
                WRITE: begin
312
                    if (miss && !dirty) begin
313
                        NS = MISS;
314
                    end else if (miss && dirty) begin
315
                        NS = W_DIRTY;
316
                    end else if (r_req) begin
317
                        NS = READ;
318
                    end else if (w_req) begin
319
                        NS = WRITE;
320
                    end else begin
321
                        NS = IDLE;
322
                    end
323
                end
324
                W_DIRTY: begin
325
                    if (mem_ready) begin // 写完脏块后回到MISS
326
                       状态等待主存读出新块
                        NS = MISS;
327
                    end else begin
328
```


```
NS = W_DIRTY;
329
                      end
330
                 end
                 default: begin
332
                     NS = IDLE;
333
                 end
334
            endcase
335
        end
336
        initial begin
337
            p=0;
        end
339
        // 状态机控制信号
340
        always @(*) begin
341
            addr_buf_we
                           = 1'b0;
342
            ret_buf_we
                            = 1'b0;
343
            data_we
                            = 0;
344
                            = 0;
            tag_we
345
            w_valid
                            = 1'b0;
346
            w_dirty
                            = 1'b0;
347
            data_from_mem = 1'b0;
348
            miss
                            = 1'b0;
349
                            = 1'b0;
            mem_r
350
            mem_w
                            = 1'b0;
351
                            = 32'b0;
            mem_addr
352
            mem_w_data
                            = 0;
353
            tem_j2=0;
354
            tem_j3=0;
355
            age_we=0;
            case(CS)
357
                 IDLE: begin
358
                      addr_buf_we = 1'b1; // 请求地址缓存写使能
359
                     miss = 1'b0;
360
                     ret_buf_we = 1'b0;
361
```

```
if(refill) begin
362
                          data_from_mem = 1'b1;
363
                          w_valid = 1'b1;
                          w_{dirty} = 1'b0;
365
                          data_we = 1'b1<<j;
366
                          tag_we = 1'b1<<j;
367
                          if (op_buf) begin // 写
368
                               w_{dirty} = 1'b1;
369
                          end
370
                          // 更新age
                          age_we=1;
372
                          age=r_age;
373
                          for (i1 = 0;i1< N;i1=i1+1) begin</pre>
374
                               age[tem_j3]=~j[i1];
375
                               tem_j3=tem_j2;
376
                               tem_j2=((tem_j3+1)<<1)-j[i1];
377
                          end
                      end
379
                 end
380
                 READ: begin
381
                     data_from_mem = 1'b0;
382
                      if (hit) begin // 命中
383
                          miss = 1'b0;
384
                          addr_buf_we = 1'b1; // 请求地址缓存写使
385
                              能
                          // 更新age
386
                          age_we=1;
387
                          age=r_age;
                          for (i1 = 0;i1< N;i1=i1+1) begin</pre>
389
                               age[tem_j3]=~j[i1];
390
                               tem_j3=tem_j2;
391
                               tem_j2=((tem_j3+1)<<1)-j[i1];
392
                          end
393
```

```
end else begin // 未命中
394
                        miss = 1'b1;
395
                        addr_buf_we = 1'b0;
                        if (dirty) begin // 脏数据需要写回
397
                             mem_w = 1'b1;
398
                             mem_addr = dirty_mem_addr;
399
                             mem_w_data = r_line; // 写回数据
400
                        end
401
                    end
402
                end
                MISS: begin
404
                    miss = 1'b1;
405
                    mem_r = 1'b1;
406
                    mem_addr = addr_buf;
407
                    if (mem_ready) begin
408
                        mem_r = 1'b0;
409
                        ret_buf_we = 1'b1;
410
                    end
411
                end
412
                WRITE: begin
413
                    data_from_mem = 1'b0;
                    if (hit) begin // 命中
415
                        miss = 1'b0;
416
                        addr_buf_we = 1'b1; // 请求地址缓存写使
417
                            能
                        w_valid = 1'b1;
418
                        w_{dirty} = 1'b1;
419
                        // 通过控制写使能信号控制写入块的序号
420
                        data_we = 1'b1 << j;
421
                        tag_we = 1'b1<<j;
422
                        // 更新age
423
                        age_we=1;
424
                        age=r_age;
425
```

```
for (i1 = 0;i1< N;i1=i1+1) begin</pre>
426
                              age[tem_j3]=~j[i1];
427
                              tem_j3=tem_j2;
                              tem_j2=((tem_j3+1)<<1)-j[i1];
429
                          end
430
                     end else begin // 未命中
431
                          miss = 1'b1;
432
                          addr_buf_we = 1'b0;
433
                          if (dirty) begin // 脏数据需要写回
434
                              mem_w = 1'b1;
                              mem_addr = dirty_mem_addr;
436
                              mem_w_data = r_line; // 写回数据
437
                          end
438
                     end
439
                 end
440
                 W_DIRTY: begin
441
                     miss = 1'b1;
442
                     mem_w = 1'b1;
443
                     mem_addr = dirty_mem_addr_buf;
444
                     mem_w_data = dirty_mem_data_buf;
445
                     if (mem_ready) begin
                          mem_w = 1'b0;
447
                     end
448
                 end
449
                 default:;
450
            endcase
451
        end
452
   endmodule
```

采用伪 LRU 实现,具体原理如下:



## 2.2 多样化的替换策略

主要通过更改j的计算方法实现。

#### 2.2.1 FIFO

```
直接映射Cache
 - Cache行数: 8行
 - 块大小: 4字 (16字节 128位)
 - 采用写回写分配策略
 */
6
 module cache_fifo #(
7
    parameter INDEX_WIDTH
                     = 3, // Cache索引位宽
       2~3=8行
    parameter LINE_OFFSET_WIDTH = 2, // 行偏移位宽,决定
9
       了一行的宽度 2~2=4字
    parameter SPACE_OFFSET = 2, // 一个地址空间占1
10
       个字节,因此一个字需要4个地址空间,由于假设为整字读
```

```
取, 处理地址的时候可以默认后两位为0
      parameter WAY_NUM
                                = 2, // Cache N路组相联(
11
         N=1的时候是直接映射),
      parameter N = 1
                                        // log_2(WAY_NUM),
12
         即2的N次方
  ) (
13
      input
                               clk,
14
      input
                               rstn,
15
      /* CPU接口 */
16
      input [31:0]
                               addr,
                                      // CPU地址
                                     // CPU读请求
      input
                               r req,
18
                               w_req, // CPU写请求
      input
19
      input [31:0]
                               w_data, // CPU写数据
20
                               r_data, // CPU读数据
      output [31:0]
21
                                     // 缓存未命中
      output reg
                               miss,
22
      /* 内存接口 */
23
      output reg
                                   mem_r, // 内存读请求
24
                                   mem_w, // 内存写请求
      output reg
25
      output reg [31:0]
                                   mem_addr, // 内存地址
26
      output reg [127:0] mem_w_data, // 内存写数据 一次写一
27
         行
                 [127:0] mem_r_data, // 内存读数据 一次读一
      input
28
         行
                                   mem_ready // 内存就绪信
      input
29
         무
  );
30
31
      // Cache参数
32
      localparam
33
          // Cache 行 宽 度
34
          LINE_WIDTH = 32 << LINE_OFFSET_WIDTH,
35
          // 标记位宽度
36
          TAG_WIDTH = 32 - INDEX_WIDTH - LINE_OFFSET_WIDTH -
37
```

```
SPACE OFFSET,
         // Cache行数
38
         SET NUM = 1 << INDEX WIDTH;</pre>
40
     // Cache 相 关 寄 存 器
41
     reg [31:0]
                        addr_buf; // 请求地址缓存-用于
42
        保留CPU请求地址
     reg [31:0]
                        w_data_buf; // 写数据缓存
43
     reg op_buf; // 读写操作缓存,用于在MISS状态下判断是读
44
        还是写,如果是写则需要将数据写回内存 0:读 1:写
     reg [LINE WIDTH-1:0] ret buf; // 返回数据缓存-用于
45
        保留内存返回数据
46
     // Cache 导线
47
     wire [INDEX_WIDTH-1:0] r_index; // 索引读地址
48
     wire [INDEX_WIDTH-1:0] w_index; // 索引写地址
49
     wire [LINE_WIDTH-1:0] r_line; // Data Bram读数据
     wire [LINE_WIDTH-1:0] w_line; // Data Bram写数据
51
     wire [LINE_WIDTH-1:0] w_line_mask; // Data Bram写数据
52
        掩码
     wire [LINE_WIDTH-1:0] w_data_line; // 输入写数据移位
        后的数据
     wire [TAG WIDTH-1:0]
                                  // CPU请求地址中分离的
                         tag;
54
        标记 用于比较 也可用于写入
     wire [TAG_WIDTH-1:0]
                                 // Tag Bram读数据 用于
                         r_tag;
55
        比较
     wire [LINE_OFFSET_WIDTH-1:0] word_offset; // 字偏移
56
     reg [31:0]
                         cache_data; // Cache数据
                                    // 内存数据
     reg [31:0]
                         mem data;
58
     wire [31:0]
                         dirty_mem_addr; // 通过读出的tag
59
        和对应的index,偏移等得到脏块对应的内存地址并写回到
        正确的位置
     wire valid; // Cache有效位
60
```

```
wire dirty; // Cache脏位.
61
     reg w_valid; // Cache写有效位
62
     reg w_dirty; // Cache写脏位
63
     wire hit; // Cache命中
64
65
     // Cache相关控制信号
66
     reg addr_buf_we; // 请求地址缓存写使能
67
     reg ret_buf_we; // 返回数据缓存写使能
68
     reg [WAY_NUM-1:0]data_we; // Cache写使能
69
     reg [WAY_NUM-1:0] tag_we; // Cache标记写使能
     reg data_from_mem; // 从内存读取数据
71
                 // 标记需要重新填充, 在MISS状态下接受
     reg refill;
72
        到内存数据后置1,在IDLE状态下进行填充后置0
73
     // 状态机信号
74
     localparam
75
                  = 3'd0, // 空闲状态
         IDLE
                  = 3'd1, // 读状态
         READ
77
                  = 3'd2, // 缺失时等待主存读出新块
         MISS
78
                  = 3'd3, // 写状态
         WRITE
79
                 = 3'd4; // 写缺失时等待主存写入脏块
         W DIRTY
80
     reg [2:0] CS; // 状态机当前状态
81
     reg [2:0] NS; // 状态机下一状态
82
     // 状态机
84
     always @(posedge clk or negedge rstn) begin
85
         if (!rstn) begin
86
            CS <= IDLE;
         end else begin
88
            CS <= NS;
89
         end
90
     end
91
92
```

```
// 中间寄存器保留初始的请求地址和写数据, 可以理解为
93
           addr_buf中的地址为当前Cache正在处理的请求地址,而
           addr中的地址为新的请求地址
       always @(posedge clk or negedge rstn) begin
94
           if (!rstn) begin
95
                addr_buf <= 0;
                ret_buf <= 0;</pre>
97
                w_data_buf <= 0;</pre>
98
                op_buf <= 0;
99
                refill <= 0;</pre>
           end else begin
101
                if (addr_buf_we) begin
102
                    addr_buf <= addr;
103
                    w_data_buf <= w_data;</pre>
104
                    op_buf <= w_req;
105
                end
106
                if (ret_buf_we) begin
107
                    ret_buf <= mem_r_data;</pre>
108
                end
109
                if (CS == MISS && mem_ready) begin
110
                    refill <= 1;
111
                end
112
                if (CS == IDLE) begin
113
                    refill <= 0;</pre>
114
                end
115
            end
116
       end
117
118
       // 对输入地址进行解码
119
       assign r_index = addr[INDEX_WIDTH+LINE_OFFSET_WIDTH+
120
           SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
       assign w_index = addr_buf[INDEX_WIDTH+LINE_OFFSET_WIDTH
121
           +SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
```

```
assign tag = addr buf[31:INDEX WIDTH+LINE OFFSET WIDTH+
122
           SPACE_OFFSET];
        assign word_offset = addr_buf[LINE_OFFSET_WIDTH+
123
           SPACE_OFFSET-1:SPACE_OFFSET];
124
        // 脏块地址计算
125
        assign dirty_mem_addr = {r_tag, w_index}<<(</pre>
126
           LINE_OFFSET_WIDTH+SPACE_OFFSET);
127
        // 写回地址、数据寄存器
        reg [31:0] dirty_mem_addr_buf;
129
        reg [127:0] dirty_mem_data_buf;
130
        always @(posedge clk or negedge rstn) begin
131
            if (!rstn) begin
132
                dirty_mem_addr_buf <= 0;</pre>
133
                dirty_mem_data_buf <= 0;</pre>
134
            end else begin
                if (CS == READ || CS == WRITE) begin
136
                     dirty_mem_addr_buf <= dirty_mem_addr;</pre>
137
                     dirty_mem_data_buf <= r_line;</pre>
138
                end
139
            end
140
        end
141
142
        // FIFO
143
       reg [N-1:0] p;
144
        wire [N-1:0] r_p;
145
       reg p_we;
146
147
        wire valid_[WAY_NUM-1:0]; // Cache有效位
148
        wire dirty_[WAY_NUM-1:0]; // Cache脏位.
149
            w_valid_[WAY_NUM-1:0]; // Cache写有效位
150
            w_dirty_[WAY_NUM-1:0]; // Cache写脏位
        reg
151
```

```
wire hit_[WAY_NUM-1:0]; // Cache命中
152
       wire [TAG_WIDTH-1:0] r_tag_[WAY_NUM-1:0];
153
       wire [LINE_WIDTH-1:0] w_line_[WAY_NUM-1:0];
154
       wire [LINE_WIDTH-1:0] r_line_[WAY_NUM-1:0];
155
156
       // 该块用于存储要写入的块序号
157
       bram #(
158
                .ADDR_WIDTH(INDEX_WIDTH),
159
                .DATA_WIDTH(N)
160
       ) bram_p(
161
                .clk(clk),
162
                .raddr(r_index),
163
                .waddr(w_index),
164
                .din(p),
165
                .we(p_we),
166
                .dout(r_p)
167
       );
169
       generate
170
            genvar i;
171
            for (i = 0; i<WAY_NUM; i=i+1) begin:Bram</pre>
172
                // Tag Bram
173
                bram #(
174
                     .ADDR_WIDTH(INDEX_WIDTH),
175
                    .DATA_WIDTH(TAG_WIDTH + 2) // 最高位为有效
176
                        位,次高位为脏位,低位为标记位
                ) tag_bram(
177
                    .clk(clk),
178
                    .raddr(r_index),
179
                    .waddr(w_index),
180
                    .din({w_valid,w_dirty, tag}),
181
                    .we(tag_we[i]),
182
                     .dout({valid_[i],dirty_[i], r_tag_[i]})
183
```

```
);
184
                  // Data Bram
185
                  bram #(
186
                       .ADDR_WIDTH(INDEX_WIDTH),
187
                       .DATA_WIDTH(LINE_WIDTH)
188
                  ) data_bram(
189
                      .clk(clk),
190
                      .raddr(r_index),
191
                      .waddr(w_index),
192
                      .din(w_line),
                      .we(data_we[i]),
194
                      .dout(r_line_[i])
195
                  );
196
197
             end
        endgenerate
198
199
200
201
        // 判定Cache是否命中
202
        reg [N-1:0] j,tem_j;
203
        reg flag,tem;
204
        integer i1;
205
        initial begin
206
             flag=0;
207
             tem=0;
208
             j=6'b000000;
209
             tem_j=6'b000000;
210
        end
211
        always @(*) begin
212
             if(CS==READ || CS==WRITE)begin
213
                  flag=0;
^{214}
                  tem=0;
                  j=6'b000000;
216
```

```
tem j=6'b000000;
217
               // 若命中则j为命中的块的序号
218
               for (i1 = 0;i1<WAY_NUM ; i1=i1+1) begin</pre>
                   tem=flag;
220
                   flag=tem || (r_tag_[i1] == tag && valid_[i1
221
                      ]);
                   if(r_tag_[i1] == tag && valid_[i1])begin
222
                       j=i1;
223
                   end
224
               end
               // 若未命中则i为需要写入的块的序号
226
               if(!flag)begin
227
                   j=r_p;
228
               end
229
           end
230
231
       end
232
       assign r_tag=r_tag_[j];
233
       assign dirty=dirty_[j];
234
       assign r_line=r_line_[j];
235
       assign hit = flag;
236
237
       // 写入Cache 这里要判断是命中后写入还是未命中后写入
238
       assign w_line_mask = 32'hFFFFFFFF << (word_offset*32);</pre>
239
            // 写入数据掩码
       assign w_data_line = w_data_buf << (word_offset*32);</pre>
240
              // 写入数据移位
       assign w_line = (CS == IDLE && op_buf) ? ret_buf & ~
241
          w_line_mask | w_data_line : // 写入未命中, 需要将内
          存数据与写入数据合并
                       (CS == IDLE) ? ret_buf : // 读取未命中
242
                       r_line & ~w_line_mask | w_data_line; //
243
                           写入命中,需要对读取的数据与写入的数
```

```
据进行合并
244
       // 选择输出数据 从Cache或者从内存 这里的选择与行大小有
245
           关, 因此如果你调整了行偏移位宽, 这里也需要调整
       always @(*) begin
246
           case (word_offset)
247
               0: begin
248
                    cache_data = r_line[31:0];
249
                   mem_data = ret_buf[31:0];
250
               end
               1: begin
252
                    cache_data = r_line[63:32];
253
                    mem_data = ret_buf[63:32];
254
               end
255
               2: begin
256
                    cache_data = r_line[95:64];
257
                    mem_data = ret_buf[95:64];
               end
259
               3: begin
260
                    cache_data = r_line[127:96];
261
                    mem_data = ret_buf[127:96];
262
               end
263
               default: begin
264
                    cache_data = 0;
265
                   mem_data = 0;
266
               end
267
           endcase
268
269
       end
270
       assign r_data = data_from_mem ? mem_data : hit ?
271
          cache_data : 0;
       // 状态机更新逻辑
273
```

```
always @(*) begin
274
            case(CS)
275
                IDLE: begin
                     if (r_req) begin
277
                         NS = READ;
278
                     end else if (w_req) begin
279
                         NS = WRITE;
280
                     end else begin
281
                         NS = IDLE;
282
                     end
                end
284
                READ: begin
285
                     if (miss&& !dirty) begin
286
                         NS = MISS;
287
                     end else if (miss && dirty) begin
288
                         NS = W_DIRTY;
289
                     end else if (r_req) begin
290
                         NS = READ;
291
                     end else if (w_req) begin
292
                         NS = WRITE;
293
                     end else begin
294
                         NS = IDLE;
295
                     end
296
                end
297
                MISS: begin
298
                     if (mem_ready) begin // 这里回到IDLE的原因
299
                        是为了延迟一周期, 等待主存读出的新块写入
                        Cache中的对应位置
                         NS = IDLE;
300
                     end else begin
301
                         NS = MISS;
302
                     end
303
                end
304
```

```
WRITE: begin
305
                     if (miss && !dirty) begin
306
                         NS = MISS;
                     end else if (miss && dirty) begin
308
                         NS = W_DIRTY;
309
                     end else if (r_req) begin
310
                         NS = READ;
311
                     end else if (w_req) begin
312
                         NS = WRITE;
313
                     end else begin
                         NS = IDLE;
315
                     end
316
                \verb"end"
317
                W_DIRTY: begin
318
                     if (mem_ready) begin // 写完脏块后回到MISS
319
                        状态等待主存读出新块
                         NS = MISS;
320
                     end else begin
321
                         NS = W_DIRTY;
322
                     end
323
                end
324
                default: begin
325
                     NS = IDLE;
326
                end
327
            endcase
328
        end
329
        initial begin
330
            p=0;
331
        end
332
        // 状态机控制信号
333
        always @(*) begin
334
            addr_buf_we = 1'b0;
            ret_buf_we = 1'b0;
336
```

```
data_we
                            = 0;
337
                            = 0;
            tag_we
338
            w_valid
                            = 1'b0;
            w_dirty
                            = 1'b0;
340
            data_from_mem = 1'b0;
341
            miss
                            = 1'b0;
342
            mem_r
                            = 1'b0;
343
                            = 1'b0;
            mem_w
344
                            = 32'b0;
            mem_addr
345
            mem_w_data
                            = 0;
            p=r_p;
347
            p_we=0;
348
            case(CS)
349
                 IDLE: begin
350
                     addr_buf_we = 1'b1; // 请求地址缓存写使能
351
                     miss = 1'b0;
352
                     ret_buf_we = 1'b0;
                      if(refill) begin
354
                          data_from_mem = 1'b1;
355
                          w_valid = 1'b1;
356
                          w_{dirty} = 1'b0;
357
                          data_we = 1'b1 << j;
358
                          tag_we = 1'b1<<j;
359
                          // 块序号指针向后移动一位
360
                          p=r_p+1;
361
                          p_we=1;
362
                          if (op_buf) begin // 写
363
                               w_{dirty} = 1'b1;
364
                          end
365
                      end
366
                 end
367
                 READ: begin
368
                     data_from_mem = 1'b0;
369
```

```
if (hit) begin // 命中
370
                         miss = 1'b0;
371
                         addr_buf_we = 1'b1; // 请求地址缓存写使
                    end else begin // 未命中
373
                         miss = 1'b1;
374
                         addr_buf_we = 1'b0;
375
                         if (dirty) begin // 脏数据需要写回
376
                             mem_w = 1'b1;
377
                             mem_addr = dirty_mem_addr;
                             mem_w_data = r_line; // 写回数据
379
                         end
380
                     end
381
                end
382
                MISS: begin
383
                    miss = 1'b1;
384
                    mem_r = 1'b1;
                    mem_addr = addr_buf;
386
                    if (mem_ready) begin
387
                         mem_r = 1'b0;
388
                         ret_buf_we = 1'b1;
389
                     end
390
                end
391
                WRITE: begin
392
                    data_from_mem = 1'b0;
393
                    if (hit) begin // 命中
394
                         miss = 1'b0;
395
                         addr_buf_we = 1'b1; // 请求地址缓存写使
396
                            能
                         w_valid = 1'b1;
397
                         w_{dirty} = 1'b1;
398
                         data_we = 1'b1 << j;
399
                         tag_we = 1'b1 << j;
400
```

```
end else begin // 未命中
401
                         miss = 1'b1;
402
                         addr_buf_we = 1'b0;
                         if (dirty) begin // 脏数据需要写回
404
                              mem_w = 1'b1;
405
                              mem_addr = dirty_mem_addr;
406
                              mem_w_data = r_line; // 写回数据
407
                         end
408
                     end
409
                end
                W_DIRTY: begin
411
                     miss = 1'b1;
412
                     mem_w = 1'b1;
413
                     mem_addr = dirty_mem_addr_buf;
414
                     mem_w_data = dirty_mem_data_buf;
415
                     if (mem_ready) begin
416
                         mem_w = 1'b0;
                     end
418
                end
419
                default:;
420
            endcase
        end
422
423
   endmodule
424
```

#### 2.2.2 RANDOM

采用伪随机数实现。

```
1 /*
2 直接映射Cache
3 - Cache行数: 8行
4 - 块大小: 4字 (16字节 128位)
5 - 采用写回写分配策略
```

```
6 */
 module cache_random #(
7
     parameter INDEX_WIDTH
                         = 3, // Cache索引位宽
8
        2~3=8行
     parameter LINE_OFFSET_WIDTH = 2, // 行偏移位宽,决定
9
        了一行的宽度 2~2=4字
     parameter SPACE_OFFSET
                          = 2, // 一个地址空间占1
10
        个字节,因此一个字需要4个地址空间,由于假设为整字读
        取,处理地址的时候可以默认后两位为0
     parameter WAY_NUM
                             = 2, // Cache N路组相联(
11
        N=1的时候是直接映射),
     parameter N = 0
12
  )(
13
     input
                            clk,
14
     input
                            rstn,
15
     /* CPU接口 */
16
     input [31:0]
                            addr,
                                   // CPU地址
17
                            r_req, // CPU读请求
     input
18
                            w req, // CPU写请求
     input
19
     input [31:0]
                            w_data, // CPU写数据
20
     output [31:0]
                            r_data, // CPU读数据
21
     output reg
                            miss,
                                  // 缓存未命中
22
     /* 内存接口 */
23
                                mem_r, // 内存读请求
     output reg
24
                                mem_w, // 内存写请求
     output reg
25
                                mem_addr, // 内存地址
     output reg [31:0]
26
     output reg [127:0] mem_w_data, // 内存写数据 一次写一
27
        行
               [127:0] mem_r_data, // 内存读数据 一次读一
     input
        行
                                 mem_ready // 内存就绪信
     input
29
        号
30 );
```

```
31
      // Cache参数
32
     localparam
         // Cache行宽度
34
         LINE_WIDTH = 32 << LINE_OFFSET_WIDTH,
35
         // 标记位宽度
36
         TAG_WIDTH = 32 - INDEX_WIDTH - LINE_OFFSET_WIDTH -
37
            SPACE_OFFSET,
         // Cache行数
38
         SET_NUM = 1 << INDEX_WIDTH;</pre>
40
      // Cache相关寄存器
41
                        addr_buf; // 请求地址缓存-用于
     reg [31:0]
42
        保留CPU请求地址
     reg [31:0]
                        w_data_buf; // 写数据缓存
43
     reg op_buf; // 读写操作缓存, 用于在MISS状态下判断是读
44
        还是写,如果是写则需要将数据写回内存 0:读 1:写
      reg [LINE_WIDTH-1:0] ret_buf; // 返回数据缓存-用于
45
        保留内存返回数据
46
      // Cache 异线
47
      wire [INDEX_WIDTH-1:0] r_index; // 索引读地址
48
      wire [INDEX_WIDTH-1:0] w_index; // 索引写地址
49
      wire [LINE_WIDTH-1:0] r_line; // Data Bram读数据
50
                                  // Data Bram写数据
      wire [LINE_WIDTH-1:0] w_line;
51
      wire [LINE_WIDTH-1:0] w_line_mask; // Data Bram写数据
52
        掩码
      wire [LINE_WIDTH-1:0] w_data_line; // 输入写数据移位
        后的数据
      wire [TAG_WIDTH-1:0]
                                   // CPU请求地址中分离的
                          tag;
54
        标记 用于比较 也可用于写入
      wire [TAG_WIDTH-1:0]
                                   // Tag Bram读数据 用于
                        r_tag;
55
        比较
```

```
wire [LINE OFFSET WIDTH-1:0] word offset; // 字偏移
56
     reg [31:0]
                         cache_data; // Cache数据
57
     reg [31:0]
                         mem data; // 内存数据
58
                         dirty_mem_addr; // 通过读出的tag
     wire [31:0]
59
        和对应的index,偏移等得到脏块对应的内存地址并写回到
        正确的位置
     wire valid; // Cache有效位
60
     wire dirty; // Cache脏位.
61
     reg w_valid; // Cache写有效位
62
     reg w_dirty; // Cache写脏位
     wire hit; // Cache命中
64
65
     // Cache相关控制信号
66
     reg addr_buf_we; // 请求地址缓存写使能
67
     reg ret_buf_we; // 返回数据缓存写使能
68
     reg [WAY_NUM-1:0]data_we; // Cache写使能
69
     reg [WAY_NUM-1:0] tag_we; // Cache标记写使能
     reg data_from_mem; // 从内存读取数据
71
     reg refill; // 标记需要重新填充,在MISS状态下接受
72
        到内存数据后置1,在IDLE状态下进行填充后置0
73
     // 状态机信号
74
     localparam
75
                 = 3'd0, // 空闲状态
         IDLE
76
                 = 3'd1, // 读状态
         READ
77
                 = 3'd2, // 缺失时等待主存读出新块
         MISS
78
                 = 3'd3, // 写状态
         WRITE
79
                 = 3'd4; // 写缺失时等待主存写入脏块
         W_DIRTY
     reg [2:0] CS; // 状态机当前状态
81
     reg [2:0] NS; // 状态机下一状态
82
83
     // 状态机
84
     always @(posedge clk or negedge rstn) begin
85
```

```
if (!rstn) begin
86
                CS <= IDLE;
87
            end else begin
88
                CS <= NS;
89
            end
90
       end
91
92
       // 伪随机数
93
       reg [N-1:0] random;
94
       initial begin
            random=0;
96
       end
97
       always @(posedge clk) begin
98
            random <= random +1;
99
       end
100
101
       // 中间寄存器保留初始的请求地址和写数据, 可以理解为
102
           addr_buf中的地址为当前Cache正在处理的请求地址,而
           addr中的地址为新的请求地址
       always @(posedge clk or negedge rstn) begin
103
            if (!rstn) begin
104
                addr_buf <= 0;
105
                ret_buf <= 0;</pre>
106
                w_data_buf <= 0;</pre>
107
                op_buf <= 0;
108
                refill <= 0;
109
            end else begin
110
                if (addr_buf_we) begin
111
                    addr_buf <= addr;
112
                    w_data_buf <= w_data;</pre>
113
                    op_buf <= w_req;
114
                end
115
                if (ret_buf_we) begin
116
```

```
ret_buf <= mem_r_data;</pre>
117
                end
118
                if (CS == MISS && mem_ready) begin
                     refill <= 1;
120
                end
121
                if (CS == IDLE) begin
122
                     refill <= 0;
123
                end
124
            end
125
        end
127
        // 对输入地址进行解码
128
        assign r_index = addr[INDEX_WIDTH+LINE_OFFSET_WIDTH+
129
           SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
        assign w_index = addr_buf[INDEX_WIDTH+LINE_OFFSET_WIDTH
130
           +SPACE_OFFSET - 1: LINE_OFFSET_WIDTH+SPACE_OFFSET];
        assign tag = addr_buf[31:INDEX_WIDTH+LINE_OFFSET_WIDTH+
131
           SPACE_OFFSET];
        assign word_offset = addr_buf[LINE_OFFSET_WIDTH+
132
           SPACE_OFFSET-1:SPACE_OFFSET];
133
        // 脏块地址计算
134
        assign dirty_mem_addr = {r_tag, w_index}<<(</pre>
135
           LINE_OFFSET_WIDTH+SPACE_OFFSET);
136
        // 写回地址、数据寄存器
137
       reg [31:0] dirty_mem_addr_buf;
138
        reg [127:0] dirty_mem_data_buf;
139
        always @(posedge clk or negedge rstn) begin
140
            if (!rstn) begin
141
                dirty_mem_addr_buf <= 0;</pre>
142
                dirty_mem_data_buf <= 0;</pre>
143
            end else begin
144
```

```
if (CS == READ || CS == WRITE) begin
145
                    dirty_mem_addr_buf <= dirty_mem_addr;</pre>
146
                    dirty_mem_data_buf <= r_line;</pre>
                end
148
            end
149
       end
150
151
152
       wire valid_[WAY_NUM-1:0]; // Cache有效位
153
       wire dirty_[WAY_NUM-1:0]; // Cache脏位.
154
            w_valid_[WAY_NUM-1:0]; // Cache写有效位
155
            w_dirty_[WAY_NUM-1:0]; // Cache写脏位
156
                                 // Cache命中
       wire hit_[WAY_NUM-1:0];
157
       wire [TAG_WIDTH-1:0] r_tag_[WAY_NUM-1:0];
158
       wire [LINE_WIDTH-1:0] w_line_[WAY_NUM-1:0];
159
       wire [LINE_WIDTH-1:0] r_line_[WAY_NUM-1:0];
160
       generate
162
            genvar i;
163
            for (i = 0; i<WAY_NUM; i=i+1) begin:Bram</pre>
164
                // Tag Bram
165
                bram #(
166
                    .ADDR_WIDTH(INDEX_WIDTH),
167
                    .DATA_WIDTH(TAG_WIDTH + 2) // 最高位为有效
                        位,次高位为脏位,低位为标记位
                ) tag_bram(
169
                    .clk(clk),
170
                    .raddr(r_index),
171
                    .waddr(w index),
172
                    .din({w_valid,w_dirty, tag}),
173
                    .we(tag_we[i]),
174
                    .dout({valid_[i],dirty_[i], r_tag_[i]})
175
                );
176
```

```
// Data Bram
177
                 bram #(
178
                      .ADDR_WIDTH(INDEX_WIDTH),
                      .DATA_WIDTH(LINE_WIDTH)
180
                 ) data_bram(
181
                      .clk(clk),
182
                      .raddr(r_index),
183
                      .waddr(w_index),
184
                      .din(w_line),
185
                      .we(data_we[i]),
186
                      .dout(r_line_[i])
187
                 );
188
             end
189
        endgenerate
190
191
192
193
        // 判定Cache是否命中
194
        reg [N-1:0] j,tem_j;
195
        reg flag,tem;
196
        integer i1;
197
        initial begin
198
             flag=0;
199
             tem=0;
200
             j=6'b000000;
201
             tem_j=6'b000000;
202
        end
203
        always @(*) begin
             if(CS==READ || CS==WRITE)begin
205
                 flag=0;
206
                 tem=0;
207
                 j=6'b000000;
208
                 tem_j=6'b000000;
209
```

```
for (i1 = 0;i1<WAY_NUM ; i1=i1+1) begin</pre>
210
                   tem=flag;
211
                   flag=tem || (r_tag_[i1] == tag && valid_[i1
                   if(r_tag_[i1] == tag && valid_[i1])begin
213
                      j=i1;
214
215
                   end
               end
216
               if(!flag)begin
217
                   j=random;
               end
219
           end
220
221
       end
222
       assign r_tag=r_tag_[j];
223
       assign dirty=dirty_[j];
224
       assign r_line=r_line_[j];
225
       assign hit = flag;
226
227
       // 写入Cache 这里要判断是命中后写入还是未命中后写入
228
       assign w_line_mask = 32'hFFFFFFFF << (word_offset*32);</pre>
229
            // 写入数据掩码
       assign w_data_line = w_data_buf << (word_offset*32);</pre>
230
             // 写入数据移位
       assign w_line = (CS == IDLE && op_buf) ? ret_buf & ~
231
          w_line_mask | w_data_line : // 写入未命中, 需要将内
          存数据与写入数据合并
                       (CS == IDLE) ? ret_buf : // 读取未命中
232
                      r_line & ~w_line_mask | w_data_line; //
233
                           写入命中,需要对读取的数据与写入的数
                          据进行合并
234
       // 选择输出数据 从Cache或者从内存 这里的选择与行大小有
235
```

```
关, 因此如果你调整了行偏移位宽, 这里也需要调整
        always @(*) begin
^{236}
            case (word_offset)
                0: begin
238
                     cache_data = r_line[31:0];
239
                     mem_data = ret_buf[31:0];
240
241
                end
                1: begin
242
                     cache_data = r_line[63:32];
243
                     mem_data = ret_buf[63:32];
                end
245
                2: begin
246
                     cache_data = r_line[95:64];
^{247}
                     mem_data = ret_buf[95:64];
248
                end
249
                3: begin
250
                     cache_data = r_line[127:96];
                     mem_data = ret_buf[127:96];
252
                end
253
                default: begin
254
                     cache_data = 0;
                     mem_data = 0;
256
                end
257
            endcase
258
        end
259
260
        assign r_data = data_from_mem ? mem_data : hit ?
261
           cache_data : 0;
262
       // 状态机更新逻辑
263
       always @(*) begin
264
            case(CS)
265
                IDLE: begin
266
```

```
if (r_req) begin
267
                        NS = READ;
268
                    end else if (w_req) begin
                         NS = WRITE;
270
                    end else begin
271
                        NS = IDLE;
272
                    end
273
                end
274
                READ: begin
275
                    if (miss&& !dirty) begin
                         NS = MISS;
277
                    end else if (miss && dirty) begin
278
                        NS = W_DIRTY;
279
                    end else if (r_req) begin
280
                        NS = READ;
281
                    end else if (w_req) begin
282
                        NS = WRITE;
283
                    end else begin
284
                        NS = IDLE;
285
                    end
286
                end
                MISS: begin
288
                    if (mem_ready) begin // 这里回到IDLE的原因
289
                        是为了延迟一周期,等待主存读出的新块写入
                       Cache中的对应位置
                        NS = IDLE;
290
                    end else begin
291
                         NS = MISS;
292
                    end
293
                end
294
                WRITE: begin
295
                    if (miss && !dirty) begin
296
                         NS = MISS;
297
```

```
end else if (miss && dirty) begin
298
                         NS = W_DIRTY;
299
                     end else if (r_req) begin
                         NS = READ;
301
                     end else if (w_req) begin
302
                         NS = WRITE;
303
                     end else begin
304
                         NS = IDLE;
305
                     end
306
                end
                W_DIRTY: begin
308
                     if (mem_ready) begin // 写完脏块后回到MISS
309
                        状态等待主存读出新块
                         NS = MISS;
310
                     end else begin
311
                         NS = W_DIRTY;
312
                     end
313
                end
314
                default: begin
315
                    NS = IDLE;
316
                end
            endcase
318
       end
319
        initial begin
320
            p=0;
321
        end
322
       // 状态机控制信号
323
       always @(*) begin
324
            addr_buf_we = 1'b0;
325
                          = 1'b0;
            ret_buf_we
326
            data_we
                           = 0;
327
            tag_we
                          = 0;
            w_valid
                           = 1'b0;
329
```

```
w_dirty
                           = 1'b0;
330
            data_from_mem = 1'b0;
331
            miss
                           = 1'b0;
                           = 1'b0;
            mem_r
333
                           = 1'b0;
            mem_w
334
                           = 32'b0;
            mem_addr
335
            mem_w_data
                           = 0;
336
            case(CS)
337
                IDLE: begin
338
                     addr_buf_we = 1'b1; // 请求地址缓存写使能
                     miss = 1'b0;
340
                     ret_buf_we = 1'b0;
341
                     if(refill) begin
342
                         data_from_mem = 1'b1;
343
                         w_valid = 1'b1;
344
                         w_{dirty} = 1'b0;
345
                         data_we = 1'b1 << j;
346
                         tag_we = 1'b1 << j;
347
                         if (op_buf) begin // 写
348
                              w_dirty = 1'b1;
^{349}
                         end
                     end
351
                end
352
                READ: begin
353
                     data_from_mem = 1'b0;
354
                     if (hit) begin // 命中
355
                         miss = 1'b0;
356
                         addr_buf_we = 1'b1; // 请求地址缓存写使
357
                             能
                     end else begin // 未命中
358
                         miss = 1'b1;
359
                         addr_buf_we = 1'b0;
360
                         if (dirty) begin // 脏数据需要写回
361
```

```
mem_w = 1'b1;
362
                              mem_addr = dirty_mem_addr;
363
                              mem_w_data = r_line; // 写回数据
364
                         end
365
                     end
366
                end
367
                MISS: begin
368
                     miss = 1'b1;
369
                     mem_r = 1'b1;
370
                     mem_addr = addr_buf;
                     if (mem_ready) begin
372
                         mem_r = 1'b0;
373
                         ret_buf_we = 1'b1;
374
                     end
375
                end
376
                WRITE: begin
377
                     data_from_mem = 1'b0;
                     if (hit) begin // 命中
379
                         miss = 1'b0;
380
                         addr_buf_we = 1'b1; // 请求地址缓存写使
381
                             能
                         w_valid = 1'b1;
382
                         w_{dirty} = 1'b1;
383
                         data_we = 1'b1 << j;
384
                         tag_we = 1'b1 << j;
385
                     end else begin // 未命中
386
                         miss = 1'b1;
387
                         addr_buf_we = 1'b0;
388
                         if (dirty) begin // 脏数据需要写回
389
                              mem_w = 1'b1;
390
                              mem_addr = dirty_mem_addr;
391
                              mem_w_data = r_line; // 写回数据
392
                         end
393
```

```
end
394
                    \quad \text{end} \quad
395
                    W_DIRTY: begin
396
                          miss = 1'b1;
397
                          mem_w = 1'b1;
398
                          mem_addr = dirty_mem_addr_buf;
399
                          mem_w_data = dirty_mem_data_buf;
400
                          if (mem_ready) begin
401
                               mem_w = 1'b0;
402
                          \quad \text{end} \quad
                     end
404
                    default:;
405
               endcase
406
          end
407
408
    \verb"endmodule"
409
```

## 3 仿真结果与分析

## 3.1 N 路组相连 Cache(LRU)



图 1: 2 路组相连,采用伪 LRU 替换策略




图 2: 4 路组相连,采用伪 LRU 替换策略




图 3: 8 路组相连,采用伪 LRU 替换策略




图 4: 16 路组相连,采用伪 LRU 替换策略

## 3.2 其他替换策略 (FIFO, 伪随机)

#### 3.2.1 FIFO



图 5: 2 路组相连,采用 FIFO 替换策略

#### 3.2.2 伪随机



图 6: 2 路组相连,采用伪随机替换策略

## 4 测试结果与分析

从仿真中可以看到测试结果均正确 (diff 信号始终为 0)

# 5 总结

本次实验实现了高速缓存 Cache,采用的替换测略包括伪 LRU(N 路组相联),FIFO(2 路组相连)和伪随机 (2 路组相连)。