本组同学教学班点名册序号：**37，10，11**

第几种情况：三

浙江大学

Multisim 实验报告

课程名称：	电子系统设计与综合实验
姓　　名：	沈学文、金大钧、郑智瑄
学　　院：	信息与电子工程学院
专　　业：	微电子科学与工程、电子科学与技术
学　　号：	3230104693，3230103274，3230103913
指导教师：	张昱，李惠忠，孙斌，周金芳

2026 年　　4 月　　23 日

浙江大学实验报告

日期： April 23, 2026

地点： 玉泉高分子楼-301

课程名称： 电子系统设计与综合实验 指导老师： 张昱，李惠忠，孙斌，周金芳 成 绩：

实验名称： 实验 1 出租车里程表及数字传输系统的仿真设计 实验类型： 设计型实验

本组各位同学在本实验中的分工及参与比例： 沈学文、金大钧、郑智瑄，各承担 1/3（详细在最后）

装 订 线

一、 实验目的和要求

1. 实验目的

(1) 熟练掌握 Multisim 仿真软件的使用方法，能够独立完成电路原理图的绘制与仿真调试。

(2) 掌握虚拟示波器等虚拟仪器及测量探针（Measurement Probe）的连接方法与操作技巧。

2. 实验要求

(1) 设计一个出租车里程表及数字传输系统，并在 Multisim 中选用数字器件实现该系统。

(2) 假设车轮周长为 2 m，利用霍尔元件产生轮脉冲信号，并将里程数在数码管上显示。

(3) 将里程数末两位对应的 8 位二进制数据通过一根 1 位数据线传输到接收端。

(4) 在接收端同样使用两个数码管显示所接收的数据（允许因传输延迟而略滞后于发送端）。




图 6-2 系统方框图

Figure 1: 系统方框图

二、 实验内容和原理

1. 系统总体方案与总电路图

本实验系统由**里程输入与计数**、**串并转换数字传输**、**并行锁存与显示**以及**控制与判定**四个功能模块组成。各模块在统一时钟驱动下协同工作，按键触发用于模拟里程变化与控制操作。系统总体参考电路如图 2 所示。




Figure 2: 实验参考电路图

2. 实验内容

(1) 设计并实现一个出租车里程表及数字传输系统。

(2) 采用霍尔元件配合磁场源产生反映车轮转动的脉冲信号。

(3) 对轮脉冲进行计数，按每圈 2 m 换算里程（单位：m），并在发送端用至少两个数码管显示。

(4) 利用移位寄存器 74LS165（并串转换）和 74LS164（串并转换）实现串行数据传输。

(5) 将发送端 8 位二进制里程数据经 1 位数据线传输至接收端，在接收端用两个数码管同步显示。

3. 实验原理

(1) 霍尔传感器工作原理

(1) 霍尔开关电路由稳压器、霍尔片、差分放大器、施密特触发器和输出级构成。

(2) 当外部磁感应强度 B 超过导通阈值 B_{OP} 时输出低电平；当 B 降至释放阈值 B_{RP} 以下时输出高电平。二者之差 $B_H = B_{\mathrm{OP}} - B_{\mathrm{RP}}$ 为回差，用于抑制噪声干扰。

(3) 霍尔开关器件的输出级本质上是一个三极管（3 脚对应集电极 C，2 脚对应发射极 E）。

(4) 当三极管截止时，R_{CE} 很大（可达数百 MΩ），若 3 脚悬空则电压为零；在 3 脚加上拉电阻接至 +5 V 电源后，由于 R_{CE} 远大于上拉电阻，分压后 3 脚电压接近 +5 V，对应 TTL 逻辑高电平。

(5) 当三极管导通时，R_{CE} 降至几 MΩ，输出约 $V_{\mathrm{CE}} \approx 17\,\mathrm{mV}$，对应 TTL 低电平。

(6) 如图 3 所示，霍尔传感器 6848 的 3 脚经 2.2 kΩ 上拉电阻接电源后，输出轮脉冲 H 送入后续计数电路。




Figure 3: 霍尔传感器与上拉电阻连接示意图

(2) 里程计算原理

(1) 设车轮周长为 2 m，霍尔传感器每检测到一个脉冲即表示车轮旋转一圈。

(2) 系统采用两片 74191N 可逆计数器（U6 高位、U10 低位）以 BCD 码记录脉冲圈数。

(3) 里程值等于圈数乘以 2，电路中采用两片 74283N 四位二进制加法器（U12 高位、U13 低位）将计数器输出与自身相加（$A + A = 2A$）来实现乘 2 运算。

(4) U13 负责低 4 位 BCD 码的自加，其进位输出 C_4 送入 U12 的进位输入端；U12 完成高 4 位 BCD 码的自加。

(5) 最终两片加法器的输出即为以 BCD 码表示的里程值（单位：m），由发送端的数码管显示。

(3) 串并转换与数字传输原理

(1) 发送端使用 74LS165 将 8 位并行里程数据转换为串行数据，经 1 位数据线发送。

(2) 接收端使用 74LS164 将串行数据恢复为 8 位并行数据并驱动数码管显示。

(3) 收发两端共用同一时钟信号以保证同步，接收端显示允许存在轻微的延迟。

装 订 线

三、 主要仪器设备

Table 1: 本实验使用的主要仪器与器件

类别	设备 / 元器件	说明
软件环境	Multisim 仿真软件	电路搭建、仿真与波形观测
虚拟仪器	虚拟示波器（XSC） 测量探针（Probe）	观测时钟与数据时序 读取节点电压/电流
传感与信号源	霍尔元件（6848） 磁场源（OHS3019U） 时钟源	检测磁场产生轮脉冲 提供驱动霍尔元件的磁通量 提供系统同步时钟
数字集成芯片	74191N（×2） 74283N（×2） 74LS165 74LS164 74LS161D	可逆 BCD 计数器，记录圈数 4 位加法器，实现乘 2 运算 并串转换移位寄存器 串并转换移位寄存器 逢 8 进一控制计数器
逻辑与锁存	AND2（×2）、7404N 74LS273N	控制逻辑与时序使能 8 位 D 触发器，并行数据锁存
显示与交互	HEX DISPLAY（×3） 按键开关	十六进制数码管显示里程 方向控制与功能切换
基础元件	+5 V 电源、GND、电阻	供电、参考地及上拉

四、 操作方法和实验步骤

本实验按” 搭建电路 → 设置参数 → 串行传输 → 显示验证” 的流程实施，具体步骤如下：

(1) **搭建电路**。按参考电路图（图 2）完成器件放置与连线，检查电源、地线及时钟线。

(2) **设置参数**。配置时钟源频率与占空比，初始化计数器及移位寄存器状态。

(3) **里程输入与显示验证**。通过按键模拟脉冲输入，观察发送端数码管里程显示是否正确递增。

(4) **串行传输与波形观测**。触发 74LS165 并行装载，启动串行移位。用示波器观测时钟、控制信号及串行数据波形，确认时序正确。

(5) **接收端数据比对**。观察接收端数码管是否正确还原发送端数据，验证传输链路的正确性。

装 订 线

五、 实验数据记录和处理

在参考电路图（图 2）的基础上，本实验对电路进行了三处改进，最终得到如图 4 所示的完整仿真电路。




Figure 4: 改进后的完整仿真电路连接图

1. 改进一：移位实现乘 2 运算

参考电路中采用两片 74283N 四位加法器将计数器输出与自身相加（$A + A = 2A$）来实现乘 2。本设计将其替换为移位方式：直接将 74191N 计数器的输出向高位移动一位接入数码管及后续电路，低位补零，即可等效实现乘 2 运算。该改进省去了两片 74283N 及其相关连线，简化了组合逻辑并降低了门延迟。

2. 改进二：逢 8 进一控制电路

参考电路中串并转换的时钟控制较为简单，缺少精确的 8 位周期控制。本设计引入了由 74LS161D 四位同步二进制计数器（U16）、与门 U17（AND2）、与门 U19（AND2）及非门 U18A（7404N）构成的” 逢 8 进一” 控制电路，工作原理如下：

(1) 74LS161D（U16）在系统时钟 CLK 驱动下从零开始同步计数。

(2) 当计数到 9 时，$Q_A = 1$、$Q_D = 1$，与门 U17 的两个输入均为高电平，输出变为高电平。

(3) U17 的高电平输出反馈至与门 U19，使 U19 输出变为低电平，从而将 74LS161D 的使能端 ENP/ENT 置低，计数器保持当前状态不再继续计数。

(4) 计数器保持在 9 状态期间，U17 持续输出高电平，直接作为 74LS273N 的锁存使能信号，将接收端 74LS164 已恢复的 8 位并行数据锁存并送至数码管显示。

(5) 当外部 CLR 信号到来时，计数器清零，重新开始下一轮 8 个时钟周期的串行移位过程。

该控制电路确保每完成一次完整的 8 位串行传输后，系统自动执行锁存操作，实现发送端与接收端的周期性同步刷新。

3. 改进三：反相器降低传输延迟

在原始设计中，由于计数时钟与 74165N 的装载/移位控制信号之间的时序关系，串行传输存在约一位半的延迟。如图 5 所示，74LS164 在 8 个移位时钟结束后尚未接收到完整的 8 位数据，锁存时刻采集到的数据不完整，导致接收端数码管显示值与发送端不一致。本设计在计数时钟路径上引入一个反相器（U11A，7404N），使移位时钟相位翻转，将延迟从一位半缩短为半位。如图 6 所示，经此改进后，在锁存时刻 74LS164 已完整接收全部 8 位有效数据，74LS273N 可正确锁存并驱动数码管，发送端与接收端显示数值一致。




Figure 5: 改进前时序示意图




Figure 6: 改进后时序示意图

4. 仿真验证

示波器观测到的典型时序波形如图 7 所示：




Figure 7: 关键节点时序波形

由图 7 可见，移位时钟 CLK（黄线）周期稳定；逢 8 进一控制电路的输出信号（红线）在 CLK 完成 8 个移位脉冲后上升并保持高电平，直至霍尔脉冲（蓝线）下降沿到来后才清零回低。该波形与图 5、图 6 中的预期时序一致，验证了控制电路与串行传输链路的正确性。

六、 实验结果与分析

仿真验证表明，系统成功实现了里程计数与单线串行通讯。其中，数据通讯的一致性完全依赖于 74LS165 与 74LS164 在 8 个移位时钟下的精准协同，必须且仅能依靠 8 个时钟脉冲后锁存，原理解析如下：

(1) **异步装载：**当霍尔电平拉高后，165 与 164 开始工作。根据数据手册，在首个移位时钟沿到来前，装载操作已将 8 位里程数据暂存，此时数据 h 已经提前到达了 164 的输入端。

(2) **串行按位移位（逐时钟分析）：**

- **第 1 个上升沿：**164 捕获当前的 Q_H（即数据 h），并将其存入自己的 Q_A。同时 165 内部发生移位，原来的位 Q_G（数据 g）移动到 Q_H 位置。
- **第 2 个上升沿：**164 捕获全新的 Q_H（数据 g）存入 Q_A，而之前的 h 被顺延推移到 Q_B；与此同时，165 内部接着移位并输出数据 f。
- $\cdots$ **以此类推，至第 7 个上升沿：**数据 b 进入 164 的 Q_A，而最早的数据 h 此时已顺延到达 164 的 Q_G 位置。
- **第 8 个上升沿：**最后一位数据 a 被压入 164 的 Q_A，至此，最初发出的数据 h 终于被推到了 164 的最后一个输出位 Q_H。

(3) **数据锁存：**恰在第 8 个时钟之后，”逢 8 进一”控制电路切断移位使能，8 位有效负载（从 a 至 h）已完整呈现于接收端的 8 个并行输出，并立即触发 74LS273N 将其一次性锁存至数码管，避免了未传完时就提前显示导致的乱码闪烁。

整体系统功能的优化效果如下：

(1) **里程计数优化：**发送端巧妙依靠连线向高位移位代替了全加器乘 2 运算，不仅显示分毫不差，且排除了 74283N 芯片组，极大降低了电路门延迟。

(2) **时序容限提升：**串行链路中引入的反相器，利用时钟翻转为 164 强行争取了半个时钟的数据建立时间。锁存时接收端完全稳定，彻底消除了”一位半”延迟带来的读数误差，收发显示实现无缝同步。

(3) **控制精准反馈：**”逢 8 进一”控制脉冲与预期时序图（图 5、图 6）及波形观测（图 7）严丝合缝，装载先于移位，移位紧随装载，锁存完美落入空窗期。

七、 讨论、心得

本实验的核心难点在于**时序一致性**。装载控制与移位时钟相位不当极易导致数据错位，本设计通过”逢 8 进一”精确管理周期，并利用”反相器”缩短延迟，成功解决此问题。

通过本次仿真实践，总结以下心得：

(1) **电路简化：**移位实现乘法的改进表明，利用连线拓扑关系完成基本逻辑运算，可有效减少器件并降低门电路延迟。

(2) **调试查错：**数字电路调试应遵循”先时钟、再控制、后数据”之顺序。合理借助示波器比对节点波形，是定位时序故障的关键。

(3) **工具应用：**进一步熟练了 Multisim 数字器件与虚拟测量仪器的使用，为日后系统级设计积累了宝贵经验。

组员分工及参与比例

姓名	分工内容	参与比例
沈学文	1. 基础电路搭建 2. 优化逢 8 进一控制电路 3. 构思降低传输延迟 4. 报告审校与优化	1/3
金大钧	1. 基础电路搭建 2. 优化逢 8 进一控制电路 3. 报告审校与优化	1/3
郑智瑄	1. 基础电路搭建 2. 构思降低传输延迟 3. 报告编写	1/3