浙江大學
ZHEJIANG UNIVERSITY



电子系统设计与综合实验
实验报告

实验名称 _____

实验地点 _____

姓　　名 _____

学　　号 _____

实验日期 _____

指导教师 _____

目 录

一、 25 综测 **1**

1.1 题目要求与总体思路 1

1.2 键控输入与 4–2 编码 1

1.3 简易 DAC 与控制电压产生 2

1.4 压控振荡器设计 2

1.5 占空比连续调节与 TTL 输出 3

1.6 Multisim 仿真与波形分析 3

1.7 PCB 设计与实物调试 5

1.8 实验结果与分析 6

二、 13D **7**

2.1 系统链路设计 7

2.2 13D 滤波器选择 7

三、 15D **8**

3.1 系统链路设计 8

3.2 滤波器设计 8

3.3 共同调试问题与解决 11

3.3.1 THS3491 输出负向直流偏置 11

3.3.2 THS3491 高频增益下降与增益不足 11

四、 25G **12**

4.1 基本要求（1）：已知模型电路实现 12

4.2 幅频测试结果 14

一、 25 综测

1.1 题目要求与总体思路

2025 年全国大学生电子设计竞赛综合测评题要求设计并制作一个**键控调频连续脉冲发生器**。系统由一个四档按键作为输入，按键分别接至 A、B、C、D 四个位置时，电路应先将键控状态转换为对应控制电压，再由控制电压调节连续脉冲信号的输出频率。题目限定主要有以下几点：

(1). 使用综合测评板上自带的一片 LM324ADR 四运算放大器芯片；同时使用一片 SN74LS00DR 四与非门芯片，不额外增加其他 IC 芯片。

(2). 按键输入为四档，电路需完成 4–2 编码，并通过简易 DAC 产生控制电压。A、B、C、D 四档对应控制电压绝对值分别为 0.8 V、1.6 V、2.4 V、3.2 V。

(3). 输出为连续脉冲信号，最低频率不小于 1 kHz，相邻档位的频率调节间隔不小于 500 Hz。

(4). 输出脉冲占空比可在 20% 至 80% 范围内连续调节。

(5). 输出脉冲需满足 TTL 电平要求，低电平 $V_{OL} \leq 0.3\,\mathrm{V}$，高电平 $V_{OH} \geq 3.6\,\mathrm{V}$。

根据题目参考框图，系统可分为键控输入与编码、简易 DAC、压控振荡器、占空比调节和 TTL 电平整形五个模块。本设计的完整原理图如图 1 所示。




Figure 1: 25 综测键控调频连续脉冲发生器原理图

1.2 键控输入与 4–2 编码

键控输入部分由 H3、R1–R4 以及 SN74LS00DR 的部分与非门构成。R1–R4 均为 10 kΩ 上拉电阻，在按键未接通时将 A、B、C、D 四路输入保持为高电平；当控制键接到某一档位时，对应输入被拉至低电平，形成“一位有效”的键控信号。由于 SN74LS00DR

内部包含四个二输入与非门，除可实现基本与非逻辑外，还可通过输入短接作为反相器使用，因此可用有限门数完成四档输入到二位控制码的转换。

编码模块的作用并不是直接输出脉冲，而是为后级 DAC 提供二进制权值控制。设两位编码量分别为 b_1、b_0，则 A、B、C、D 四档可按从低频到高频依次对应为

$$00,\quad 01,\quad 10,\quad 11.$$

这样，后级只需要提供一个固定偏置量和两个二进制权值量，便可得到四个等间隔控制电压。

1.3 简易 DAC 与控制电压产生

简易 DAC 由加权电阻网络和 LM324ADR 中的 U2A 组成。图 1 中，R5、R7 取 62.5 kΩ，R6 取 31.25 kΩ，反馈电阻 R8 取 10 kΩ。U2A 工作在反相加法器状态，R9 接地用于给同相端提供基准电位。由于反相加法器的输出满足电流求和关系，控制电压可表示为

$$U_i = -R_8\left(\frac{5}{62.5\,\mathrm{k\Omega}} + \frac{5b_0}{62.5\,\mathrm{k\Omega}} + \frac{5b_1}{31.25\,\mathrm{k\Omega}}\right).$$

代入 $R_8 = 10\,\mathrm{k\Omega}$ 后，可得

$$|U_i| = 0.8 + 0.8b_0 + 1.6b_1.$$

因此四个键控档位对应的控制电压绝对值正好为 0.8 V、1.6 V、2.4 V 和 3.2 V。实物电路中 R5、R6、R7 旁设置了可调电位器，用于补偿 74LS00 输出高电平并非严格等于 5 V 以及电阻误差带来的偏差，使各档控制电压能够校准到题目要求。

Table 1: 键控档位与控制电压设计值

档位	编码 b_1b_0	控制电压表达式	$\lvert U_i\rvert$
A	00	$-(0.8)$	0.8 V
B	01	$-(0.8+0.8)$	1.6 V
C	10	$-(0.8+1.6)$	2.4 V
D	11	$-(0.8+0.8+1.6)$	3.2 V

1.4 压控振荡器设计

压控振荡器由 LM324ADR 的积分电路和施密特触发器构成。U2B 与 R10、C1 组成积分环节，U2C 与 R12、R13 构成迟滞比较环节，二极管 D1 及 R14 构成快速复位/限幅通路。其工作过程如下：

(1). DAC 输出的控制电压 U_i 经 R10 输入积分器，积分器输出产生近似线性变化的锯齿波电压。

(2). 当锯齿波到达施密特触发器的翻转阈值时，U2C 输出状态翻转，并通过反馈支路改变积分方向或快速复位，使电路自动进入下一周期。

(3). 控制电压绝对值越大，积分电流越大，锯齿波斜率越大，达到阈值所需时间越短，因此输出脉冲频率随键控档位升高而增加。

在近似分析中，若锯齿波的有效摆幅为 ΔV，积分电阻为 R10，积分电容为 C1，则振荡频率与控制电压满足

$$f \approx \frac{|U_i|}{R_{10}C_1\Delta V}.$$

由此可见，本设计采用等间隔 DAC 电压后，A、B、C、D 四档频率也近似等间隔变化。由于题目只要求最低频率不小于 1 kHz 且档间间隔不小于 500 Hz，实际调试时可通过施密特阈值、积分电容和反馈电阻共同校准频率范围。

1.5 占空比连续调节与 TTL 输出

占空比调节模块利用 R15 电位器在 $+5\,\mathrm{V}$ 与 $-5\,\mathrm{V}$ 之间产生可调参考电压，并送入 LM324ADR 的另一运放比较器。比较器将锯齿波与可调参考电压比较，得到占空比可变的矩形波。当参考电压在锯齿波上下限之间移动时，锯齿波高于参考值的时间比例连续变化，因而输出脉冲占空比可以在较宽范围内连续调节。实际调试中，占空比调节范围可覆盖约 0% 至 100%，超过题目要求的 20% 至 80% 连续可调范围。

LM324ADR 的输出摆幅和 TTL 输入输出标准并不完全一致，因此最后一级使用 SN74LS00DR 作电平整形。与非门既可作为逻辑反相器，也可把比较器输出转换为标准 TTL 脉冲。这样可以保证最终 OUT 端输出低电平接近 0 V，高电平高于 TTL 判定阈值，满足题目对输出电平的要求。

1.6 Multisim 仿真与波形分析

按照上述原理搭建的 Multisim 仿真电路如图 2 所示。仿真图中左侧 S1 对应四档按键输入，U1A、U1B 完成编码逻辑，U2A 完成 DAC 电压求和，U2B/U2C 构成压控振荡器，R15 与 U2D 完成占空比调节，最后由 U1C 输出 TTL 脉冲。




Figure 2: 25 综测电路 Multisim 仿真图

典型仿真波形如图 3 所示。紫色曲线为 DAC 输出的控制电压，保持为稳定直流电平；绿色曲线为积分器产生的锯齿波，其斜率由控制电压决定；黄色曲线为压控振荡器比较级输出，体现出充放电翻转过程；红色曲线为经比较和 TTL 整形后的连续脉冲输出。可以看到，输出脉冲周期稳定，锯齿波每完成一次积分和复位，TTL 输出便完成一次高低电平转换，说明压控振荡器闭环工作正常。




Figure 3: 25 综测电路典型仿真波形

在不同档位下，改变键控输入会改变 DAC 输出控制电压，进而改变锯齿波斜率和输出脉冲频率；调节 R15 则改变比较阈值，使红色 TTL 脉冲的高电平持续时间连续变化。两种调节互不冲突，分别对应题目中的调频要求和占空比调节要求。

1.7 PCB 设计与实物调试

根据原理图绘制的 PCB 如图 4 所示。版图左侧放置键控输入、上拉电阻和 SN74LS00DR，便于输入信号先完成编码；中部布置加权电阻和可调电位器，使 DAC 输出便于校准；右侧集中布置 LM324ADR、积分电容、二极管和反馈电阻，使模拟振荡部分的连线尽量短。电源端子 VCC、GND、VEE 分别引出，OUT 测试点靠近 SN74LS00DR 输出端，便于示波器直接测量最终 TTL 脉冲。




Figure 4: 25 综测电路 PCB 版图

焊接完成后的实物如图 5 所示。实物板上 R5、R6、R7、R15 均采用可调电位器，其中 R5–R7 用于校准四档 DAC 电压，R15 用于调节占空比。调试时先不接入后级振荡模块，逐档测量 U2A 输出，确认 A、B、C、D 四档控制电压绝对值依次接近 0.8 V、1.6 V、2.4 V、3.2 V；随后接入振荡与整形级，观察 OUT 端频率、占空比和 TTL 电平是否满足指标。




Figure 5: 25 综测电路焊接实物图

1.8 实验结果与分析

综合仿真和实物调试可知，本设计能够完成题目要求的各项功能。编码器部分利用一片 SN74LS00DR 实现四档键控识别；DAC 部分通过固定偏置加二进制权值的方式得到四个等间隔控制电压；压控振荡器利用积分器和施密特触发器形成稳定自激振荡，使输出频率随控制电压增大而升高；占空比调节电路通过改变锯齿波比较阈值实现约 0% 至 100% 的连续调节，覆盖并超过题目要求；最终输出满足 TTL 电平要求。

二、 13D

2.1 系统链路设计

13D 的射频接收与放大链路采用“前端低噪声放大 + 两级可变增益 + 宽带功率放大 + 低通滤波”的结构，如图 6 所示。信号首先进入 LNA 以降低系统等效噪声系数，随后经过两级 AD8367 可变增益放大器完成主增益调节，再由 THS3491 提供宽带输出驱动能力，最后通过低通椭圆滤波器抑制带外噪声和高频杂散。



Figure 6: 13D 接收与放大链路框图

该结构将 LNA 放在链路最前端，主要考虑到 13D 对弱信号接收能力更敏感。前级噪声一旦被后续增益放大，后级再补偿已经较难，因此先用 LNA 建立较好的信噪比，再交给 AD8367 进行增益控制。THS3491 位于滤波器之前，负责提供足够的输出摆幅和驱动能力；低通滤波器位于末端，能够直接清理最终输出频谱，使测试端看到的信号更加干净。

2.2 13D 滤波器选择

13D 使用低通椭圆滤波器作为输出端选频网络。椭圆滤波器在通带和阻带均允许等波纹特性，优点是在相同阶数下过渡带最陡，适合在有限 PCB 尺寸和有限 LC 器件数量下实现较强的带外抑制。初版 13D 滤波器设计为 4 阶低通，通带频率为 120 MHz，阻带频率为 240 MHz，设计通带波纹为 0.03 dB，阻带衰减为 30 dB。

三、 15D

3.1 系统链路设计

15D 的链路顺序与 13D 不同，采用“可变增益放大 + 可变增益放大 + 低通滤波 + 宽带功率放大”的结构，如图 7 所示。输入信号先经过两级 AD8367 完成幅度调节，再进入低通椭圆滤波器进行带宽限制和带外抑制，最后由 THS3491 完成宽带功率驱动。




Figure 7: 15D 接收与放大链路框图

15D 将滤波器放在 THS3491 之前，主要是为了避免带外分量被末级功率放大器继续放大。两级 AD8367 后的信号幅度已经较高，若直接进入 THS3491，宽带噪声和谐波也会被一并放大；先滤波再进入 THS3491，可以减轻末级放大器的带外负担，同时改善输出频谱。

3.2 滤波器设计

本次 13D 与 15D 共设计了 6 个 LC 椭圆滤波器，包括低通与高通两类。各滤波器均由 FilterSolutions 完成设计，关键参数汇总如表 2 所示。

Table 2: 六个椭圆滤波器设计参数汇总

名称	类型	阶数	设计通带波纹/dB	阻带衰减 dB	通带频率 MHz	阻带频率 MHz
初版设计						
13D	低通	4	0.03	30	120	240
15D_LPF	低通	5	0.50	40	210	270
15D_HPF	高通	5	0.50	40	35	20
优化版设计						
13D_v2	低通	7	0.02	60	120	200
15D_LPF_v2	低通	11	0.02	70	240	270
15D_HPF_v2	高通	12	0.02	70	30	28

以 15D_HPF_v2 为例，FilterSolutions 仿真结果如图 8 所示。该滤波器为 12 阶高通椭圆滤波器，通带频率为 30 MHz，阻带频率为 28 MHz，设计通带波纹为 0.02 dB，阻

带衰减为 70 dB。从仿真曲线可见，黄色传输曲线在 30 MHz 以上进入通带，在 28 MHz 附近快速衰减，满足窄过渡带高通滤波需求。




Figure 8: 15D_HPF_v2 高通椭圆滤波器 FilterSolutions 仿真图

根据仿真得到的 LC 网络，绘制 15D_HPF_v2 的原理图如图 9 所示。电路采用 50 Ω 输入输出端接，串联电容与并联电感构成高通传输路径，各谐振支路用于在阻带内形成传输零点，从而提高阻带衰减。




Figure 9: 15D_HPF_v2 高通椭圆滤波器原理图

PCB 版图如图 10 所示。由于该滤波器工作在几十 MHz 量级，版图中尽量保持输入输出走线短直，地平面连续铺设，并在 LC 支路附近布置密集过孔，以降低寄生电感和回流路径不确定性。




Figure 10: 15D_HPF_v2 高通椭圆滤波器 PCB 版图

六个滤波器焊接完成后的实物如图 11 所示。实物调试时需逐块检查输入输出 SMA 连接、接地过孔、LC 焊点和器件标称值，尤其要关注高阶滤波器中相邻支路较近导致的寄生耦合问题。




Figure 11: 六个椭圆滤波器焊接实物图

3.3 共同调试问题与解决

3.3.1 THS3491 输出负向直流偏置

调试 13D 和 15D 链路时，均观察到 THS3491 输出端存在较大的负向直流偏置。该现象不是有效射频信号本身，而是直流耦合和节点直流回路不完整共同造成的结果。原 THS3491 模块中 C8 位置以 0 Ω 电阻直通，相当于采用直流耦合；第二级 AD8367 输出端的直流电平会直接进入 THS3491，并被后级放大。由于 THS3491 模块的输入路径存在反相关系，输入端的正向直流分量最终表现为输出端的负向直流偏置。

进一步验证时，将该节点通过 50 Ω 电阻接地后，负向偏置明显消失。这说明原先的测量节点缺少稳定的直流返回路径，或者在高阻测量条件下出现了近似悬空状态；50 Ω 到地电阻提供了明确的直流通路，使节点电位回到零附近。因此最终解决方法是在 THS3491 预留的接地端口焊接一只 50 Ω 电阻到地，消除输出端的负向直流偏置。

3.3.2 THS3491 高频增益下降与增益不足

另一个共同问题是 THS3491 随频率升高出现明显增益衰减，同时原模块闭环增益不足。分析其原因，原反馈网络中的等效反馈电阻过大，反馈电阻与输入寄生电容、走线寄生电容共同形成额外低通极点，其转折频率近似为

$$f_p \approx \frac{1}{2\pi R_f C_{\text{par}}}.$$

当 R_f 取到 4 kΩ 量级时，即使寄生电容只有 1 pF，该极点也可能落到几十 MHz 附近，导致高频段从十几 MHz 开始出现明显下垂。

依据 THS3491 数据手册中的宽带反馈网络建议，将反馈电阻减小以提升高频稳定性和带宽。实际修改为 R9 取 620 Ω，使等效 R_f 约为 720 Ω；R3 取 82 Ω。对应闭环增

益约为

$$A_v = 1 + \frac{720}{82} \approx 9.8,$$

已经接近 ×10 的目标增益。若需要进一步贴近 ×10，可将 R3 改为 80.6 Ω 的 E96 系列电阻，使增益约为 ×9.9。该修改同时解决了增益不足和高频增益下垂过重的问题。

四、 25G

4.1 基本要求（1）：已知模型电路实现

25G 的基本要求（1）要求在单独电路板上搭建传递函数为

$$H(s) = \frac{5}{10^{-8}s^2 + 3 \times 10^{-4}s + 1}$$

的“已知模型电路”，并在输入峰峰值为 1 V、频率范围为 100 Hz 至 3 kHz 的正弦信号下，测量输出电压峰峰值。要求实测输出幅度与由 $H(s)$ 计算得到的理论输出幅度之间的相对误差绝对值不大于 10%。

本设计采用 OPA227P 运算放大器构成二阶有源 RC 低通模型电路，完整原理图如图 12 所示。电路中 R2 与 R3 构成同相放大反馈网络，直流增益为

$$K = 1 + \frac{R_3}{R_2} = 1 + \frac{120\,\mathrm{k\Omega}}{30\,\mathrm{k\Omega}} = 5,$$

与传递函数分子系数一致。输入端由 R7、R1 与电容网络共同形成二阶频率选择环节，其中 C2 与 C3 采用两只 15 nF 电容并联，以获得约 30 nF 的等效电容值；C1 取 0.1 μF。运放采用 ±12 V 双电源供电，并在电源端布置 1 μF 与 0.1 μF 去耦电容，以降低电源纹波和高频干扰对幅频测试的影响。




Figure 12: 25G 已知模型电路原理图

根据原理图绘制的 PCB 如图 13 所示。版图采用从左到右的信号流向，输入端和输出端均使用 SMA 接口，便于信号发生器和示波器直接连接。RC 网络尽量靠近运放输入端布置，反馈电阻和反馈电容靠近运放输出端，减小寄生参数对二阶极点位置的影响；同时在运放电源引脚附近放置去耦电容，保证测试时电路工作稳定。




Figure 13: 25G 已知模型电路 PCB 版图

4.2 幅频测试结果

测试时由信号发生器输入峰峰值 $V_{\text{in}} = 1\,\text{Vpp}$ 的正弦信号，频率从 100 Hz 扫描至 3 kHz。令 $s = j\omega = j2\pi f$，则理论幅值为

$$|H(j\omega)| = \frac{5}{\sqrt{(1 - 10^{-8}\omega^2)^2 + (3 \times 10^{-4}\omega)^2}}.$$

由于输入峰峰值固定为 1 Vpp，理论输出峰峰值即为

$$V_{\text{out,th}} = |H(j\omega)| V_{\text{in}} = |H(j\omega)|\,\text{Vpp}.$$

实测数据与误差计算结果如表 3 所示。表中输入峰峰值均为 1.00 Vpp。

Table 3: 25G 基本要求（1）已知模型电路幅频测试表

序号	f/Hz	$\lvert H(j\omega)\rvert$	$V_{\text{out,th}}$/Vpp	$V_{\text{out,meas}}$/Vpp	误差/%	结论
1	100	4.9323	4.9323	5.0400	2.18	合格
2	300	4.4722	4.4722	4.5100	0.85	合格
3	500	3.8341	3.8341	3.8600	0.67	合格
4	800	2.9709	2.9709	3.0100	1.32	合格
5	1000	2.5256	2.5256	2.5800	2.15	合格
6	1300	2.0219	2.0219	2.0800	2.87	合格
7	1600	1.6579	1.6579	1.7100	3.15	合格
8	2000	1.3109	1.3109	1.3600	3.74	合格
9	2500	1.0131	1.0131	1.0700	5.62	合格
10	3000	0.8059	0.8059	0.8450	4.86	合格
				最大相对误差	5.62	全部合格

由测试结果可见，10 个频率点的输出峰峰值均与理论计算结果吻合较好，最大相对误差为 5.62%，小于基本要求（1）规定的 10% 误差上限。因此，该已知模型电路的幅频特性满足题目基本要求。