

中国移动专利申请

技术交底书

公司编号	
发明名称	一种面向存储带宽受限神经网络执行的临时权重描述子生成、消费与生命周期控制系统及方法
申报单位	研究院
申报类型	发明
发明人	许达
技术联系人	许达、xudayj@chinamobile.com、+86-13521894156

注意事项 1. 技术联系人应为深入了解本申请提案技术方案的技术人员，如交底书撰写人，负责向专利审核人员和代理人解释技术细节、修改交底书、审核申请文件等工作，请务必填写技术联系人的姓名、E-mail、手机。2. 请按照集团公司提供的本技术交底书模板逐项填写，除交底书第八部分为可选项外，其他均为必须填写的内容。填写不全的专利申请提案，集团公司不予立案。3. 专利申请不要求已具体实现或实施，形成完整的技术方案即可提交申请，特别是需要向合作方公开、向标准提案或以其他方式公开的重要技术构思应在公开前尽早申请。4. 技术交底书文件命名要求：发明名称+短横线（半角）+交底书+版本号。
--

中国移动通信集团有限公司

一、发明名称

一种面向存储带宽受限神经网络执行的临时权重描述子生成、消费与生命周期控制系统及方法。

二、技术领域

本申请涉及 AI 芯片（GPU / NPU / TPU）上的神经网络执行优化，具体涉及一种在前向推理与反向训练中，于片上内存（SRAM / Scratchpad）中实时

生成临时权重描述子、立即消费并在全生命周期内禁止写回片外存储器（HBM / DRAM）的执行系统与方法。

三、现有技术的技术方案

AI 芯片的存储-计算层次。在冯·诺依曼瓶颈与”内存墙”限制下，一颗典型 AI 芯片可抽象为如下存储-计算层次结构：

(1) 片外存储器（HBM / DRAM）——容量大（数十 GiB），带宽 B_{ext} 有限（ ~ 1.6 TB/s 量级）。模型权重 W 、优化器状态（Adam 一阶/二阶矩估计缓冲区）、KV 缓存均长期驻留于此，属于持久化存储。

(2) 片上内存（SRAM / Scratchpad / Shared Memory / L1-L2 Cache）——容量小（数百 KB $\sim$ 数 MB），带宽 $B_{\text{on}} \gg B_{\text{ext}}$ （数十 TB/s）。位于计算单元附近，数据到达后可在单周期或极少周期内被读取。

(3) 矩阵计算单元（Tensor Core / Cube Unit / 脉动阵列）——执行高吞吐矩阵乘加的专用硬件阵列，峰值算力可达数百 TFLOPS。

(4) 向量计算单元（CUDA Core / Vector Unit / SIMD Core）——执行逐元素变换（激活函数、归一化）与描述子生成器推理。

(5) DMA 引擎——在片外存储器与片上内存之间搬运数据块的专用硬件，通过 DMA 描述符控制搬运地址与长度。

(6) 高速互连（NVLink / HCCS / InfiniBand / RoCE）——多卡/多节点通信通路，用于分布式训练的集合通信原语（All-Reduce、Reduce-Scatter 等）。

标准执行数据流与内存墙。在上述架构上，一层线性变换 $Y = XW$ ($W \in \mathbb{R}^{d \times m}$, fp16) 的执行数据流为：

(a) DMA 引擎将 W 从片外存储器完整搬运至片上内存，搬运量 = $2dm$ 字节；

(b) 矩阵计算单元在片上完成矩阵乘法；

(c) 结果写回片外或流入下一层。

该过程受限于片外存储器带宽 B_{ext} ：当矩阵计算单元的峰值吞吐远超 B_{ext} 所能供给的数据速率时，计算单元实际利用率 $\eta \ll 1$ ，大量周期消耗在等待数据搬运上——即“内存墙”。Transformer 的参数集中在 FFN 三投影（up / gate / down）和注意力投影，每层、每次迭代均重复步骤 (a)。训练时还需在反向传播中再次读取 W 计算梯度 ∇W ，并通过高速互连同步 ∇W 。此外，模型权重与 KV 缓存共享有限的片外存储器容量：权重占用越大，KV 缓存可用空间越小，直接制约自回归解码的最大上下文长度和并发批次数。

现有优化方法。针对上述瓶颈，现有技术从以下方向改进：

1. 量化——降低每个权重的位宽；
2. 剪枝或静态低秩压缩——减少持久参数规模；
3. LoRA 等参数高效微调——仅训练少量附加参数；
4. MoE——稀疏激活减少有效计算量；
5. Hypernetwork / 动态滤波器——根据输入生成权重；
6. IO-aware 算子 / SRAM 常驻设计——优化数据搬运调度；
7. ZeRO / 分片优化器——压缩优化器状态和同步流量。

四、现有技术的缺点及本申请要解决的技术问题

上述方法的共同局限在于：权重 W 始终被视为片外存储器中的持久对象——需长期占用 HBM 容量，需 DMA 反复搬运至片上，需优化器维护其状态，需 All-Reduce 同步其梯度。具体而言：量化和低秩压缩减小了 W 的体积但未改变其“持久驻片外”的本质；Hypernetwork 引入了“生成权重”但未约束生成物

的片上生命周期；IO-aware 算子优化了搬运调度但仍假设 W 预存于片外；分布式优化聚焦梯度压缩却未消除目标层梯度的同步需求。归纳而言，现有技术缺少一个将”运行时生成、片上消费、用后销毁、通信截断”统一起来的权重对象生命周期控制机制。

本申请要解决的技术问题是：如何将目标层权重从”片外存储器中的持久矩阵”改造为”片上内存中受控存在的临时对象”，使其在前向推理、自回归解码和反向训练中均不依赖 DMA 反复读取完整稠密 W ，从而同时降低 HBM 流量、解码缓存压力和跨节点同步负担。




图 1 现有静态权重路径与本申请临时权重路径对比示意图

五、本申请的技术方案的详细阐述

5.1 核心数学变换：持久化权重 $\rightarrow$ 片上临时描述子。设目标线性变换的稠密权重 $W \in \mathbb{R}^{d \times m}$ ，输入激活 $X \in \mathbb{R}^{b \times d}$ 。传统执行数据流：

$$Y = XW, \quad Y \in \mathbb{R}^{b \times m} \quad (1)$$

DMA 引擎需将 $2dm$ 字节 (fp16) 的 W 从片外存储器完整搬运至片上内存，矩阵计算单元方可执行乘法。本申请提出将持久化权重矩阵替换为临时权重描述

子的片上生成与即时消费机制。数学等效变换基于低秩分解假设，由描述子生成器 G_θ 在片上内存中实时生成低秩因子 $U \in \mathbb{R}^{d \times r}$ 、 $V \in \mathbb{R}^{r \times m}$ ($r \ll \min(d, m)$):

$$Y = X(UV) \approx XW \quad (2)$$

传统路径片外读取量为 $2dm$ 字节；低秩路径仅需读取 G_θ 输出的因子矩阵 U 与 V ，读取量为 $2r(d+m)$ 字节。带宽压缩比定义为：

$$\rho = \frac{dm}{(d+m)r} \quad (3)$$

以专利实施例中 $d=4096$ ， $m=14336$ 的三投影门控 FFN 为例： $r=128$ 时 $\rho \approx 24.9$ （片外访问流量下降约 96%）； $r=64$ 时 $\rho \approx 49.8$ 。 G_θ 自身参数读取开销计入总读取量，实测表明该开销远小于稠密权重读取。

5.2 片上融合执行：禁止在任一存储器层级物化 UV 。完整物理矩阵 $UV \in \mathbb{R}^{d \times m}$ 禁止在任一存储器层级物化——既不出现在片外存储器（HBM / DRAM），也不出现在片上内存（SRAM / Scratchpad）中。若先计算 UV ，其 $2dm$ 字节将击穿片上内存容量。本申请利用矩阵乘法结合律，在单个融合算子（**fused kernel**）内分两步链式执行：

$$Y = (XU)V \quad (4)$$

第一步，矩阵计算单元在片上完成 $Z = XU \in \mathbb{R}^{b \times r}$ ， Z 暂存于寄存器文件或共享内存；第二步，同一算子内立即计算 $Y = ZV \in \mathbb{R}^{b \times m}$ 。整个执行窗口内不产生外部存储器写回事务： U 、 V 、 Z 所在片上地址在消费完成后立即标记为可覆写（Invalidated），不向片外存储器发起任何写回请求。核心约束： U 、 V 的物理生命周期被限制在单次融合算子的执行窗口内，全程驻片上，全程不写回，全程不物化 UV 。

5.3 条件描述子生成器 G_θ 。 U 、 V 非静态参数，而是由描述子生成器 G_θ 根据条件信号 c 在片上实时产生：

$$(U, V) = G_\theta(c), \quad c = f(h, \ell) \quad (5)$$

其中 $c = f(h, \ell)$, h 为当前激活特征（可选附加序列位置、路由摘要、任务标识等）， ℓ 为层标识。 G_θ 的具体实现形态包括但不限于：

(a) 轻量 MLP——两层全连接网络，隐层维度远小于 d ，对条件向量 c 做非线性映射后 reshape 为 U 、 V ；

(b) 低秩投影头——单层线性层将 c 投影为 U 的列向量和 V 的行向量，逐列/逐行拼接成因子矩阵；

(c) 基库系数路径（见 5.4 节）—— G_θ 仅输出 K 个标量系数，因子由基库线性组合得到。上述实现均在向量计算单元上执行，计算量为 $O(d \cdot r)$ 量级，远小于目标层 $O(dm)$ 的矩阵乘法。 θ 为 G_θ 的可学习参数， $|\theta| \ll \sum_\ell |W_\ell|$ ，因此训练时仅需对 θ 维护优化器状态并参与跨节点同步； U 、 V 及其梯度不进入优化器，不参与 All-Reduce。

5.4 基库系数路径（可选）。 G_θ 也可输出系数 $\{\alpha_k\}_{k=1}^K$ ，在片上从可学习基库 $\{B_k\}$ 重构因子：

$$U = \sum_{k=1}^K \alpha_k B_k \quad (6)$$

此路径进一步压缩 G_θ 输出维度，约束不变。

5.5 整体工作流程与生命周期状态机。如图 2 所示，主链路为：条件信号 $\rightarrow G_\theta$ 生成描述子块 $\rightarrow$ 片上内存暂留/转换 $\rightarrow$ 矩阵计算单元消费 $\rightarrow$ 释放/覆写/清零。解码场景可将节省的 HBM 容量转给 KV 缓存，训练场景可在反向时片上重算并截断梯度同步。

本申请技术工作总览




图 2 本申请技术工作流程总览示意图

如图 3 所示，每个临时权重描述子块经历五个原子状态：生成（**Generated**）→ 片上驻留（**On-chip Resident**）→ 片上转换（**On-chip Transform**）→ 消费（**Consumed**）→ 释放/清零（**Released/Zeroed**）。描述子块完成第五个状态（释放/清零）后，其所占片上缓冲区即可被下一描述子块复用。状态机施加如下排他性约束：

(a) 写回禁止：在五个原子状态的任一阶段，描述子块均不得向片外存储器（HBM / DRAM）发起写回事务；若检测到写回请求，状态机执行拒绝（deny）。

(b) 优化器排斥：描述子块对应的梯度张量不进入全局优化器（Adam / AdamW）的一阶/二阶矩估计缓冲区；若检测到优化器登记请求，状态机执行旁路（bypass）。

(c) 通信截断：描述子块的梯度不参与跨节点集合通信原语（All-Reduce / Reduce-Scatter）；若检测到同步请求，状态机执行截断（truncate）。

仅当块完成”释放/清零”后，对应片上缓冲区方可被下一块复用。此状态机将”运行时生成”与”不可片外物化”绑定为统一的生命周期约束。




图 3 临时权重描述子块生命周期与约束动作示意图

以下逐阶段说明每个原子状态的物理执行位置与数据流事件。

阶段 1——生成。向量计算单元执行描述子生成器 G_θ 的前向计算，条件信号 $c=f(h,\ell)$ 的融合计算亦在此完成。条件信号中的激活块 X 由 DMA 引擎从片外存储器搬运至片上内存，层标识 ℓ 来自寄存器或常量内存； G_θ 自身参数 θ 存储于片外存储器，本阶段按需读取至片上。产物为低秩因子块 $U \in \mathbb{R}^{d \times r}$ 与 $V \in \mathbb{R}^{r \times m}$ （或基库系数序列），直接写入片上内存的指定缓冲区。

阶段 2——片上驻留。因子块 U 、 V 在片上内存（SRAM / Shared Memory）的临时缓冲区中保持有效，未被覆写。生命周期控制器维护该缓冲区的状态标记为”占用”，并记录块标识与层标识。本阶段无任何数据写回片外存储器事务，片外存储器中无 U 、 V 的有效物理副本。

阶段 3——片上转换。向量计算单元（或专用片上转换逻辑）将描述子展开为矩阵计算单元可直接消费的因子分块：若 G_θ 输出的是基库系数 $\{\alpha_k\}$ ，本阶段将其与基库 $\{B_k\}$ 线性组合为 U 、 V ；若 G_θ 已直接输出 U 、 V ，本阶段执行数据排布变换（layout transform）以匹配矩阵计算单元的输入格式要求。产物仍驻留于片上内存原缓冲区，不涉及片外存储器读写。

阶段 4——消费。矩阵计算单元在片上执行两步链式乘法：第一步读取片上内存中的 X 与 U ，计算 $Z=XU$ ， Z 写入寄存器文件或共享内存；第二步读取 Z 与 V ，计算 $Y=ZV$ ，结果按需写回片外存储器或传递至下一层。完整矩阵 UV

不在任何存储器层级物化；中间结果 Z 的生命周期仅限于两步乘法之间，同样不写回片外存储器。

阶段 5——释放/清零。当前输出块计算完成后，片上内存控制器（硬件或运行时管理单元）立即将存放 U 、 V 、 Z 的缓冲区标记为”无效/可覆写”，或在安全场景下执行清零操作。释放须在对应缓冲区被下一描述子块重用之前完成。生命周期控制器拦截任何指向这些临时对象的写回请求（DMA 描述符、缓存驱逐写回等），执行拒绝或截断，确保临时权重描述子的完整物理形态永不出现于片外存储器地址总线事务中。

表 10 临时权重描述子全生命周期物理位置与数据流总结

阶段	物理位置	是否涉及片外存储器读写	关键数据对象
生成	向量计算单元、片上内存	仅读取 θ 与激活分块	U, V 或系数序列
驻留	片上内存	否	U, V
转换	向量计算单元、片上内存	否	转换后因子块
消费	矩阵计算单元、寄存器文件	否（ Y 按需写回）	Z, Y
释放	片上内存控制器	否（拒绝写回请求）	地址标记变更

数据流边界总结：描述子生成器参数 θ 和最终输出 Y 可与片外存储器交互，但临时权重描述子 U 、 V 及中间结果 Z 的数据移动严格限制在片上互连与片上内存层级内，无片外存储器地址映射。

如图 4 所示，本申请禁止在片外存储器中形成完整矩阵 UV ，而是在片上链式执行 $Y=(XU)V$ 。对于 Transformer FFN，系统对 up / gate / down 三投影分别生成对应的 U 、 V 并以块为粒度依次执行”生成 → 消费 → 释放”流程，优选在单次持久化内核启动中完成全部操作。




图 4 基于结合律的矩阵执行与禁止片外物化示意图

5.6 推理解码：HBM 容量重分配与双缓冲。如图 5 所示，低秩因子替代稠密权重后释放的 HBM 容量可重定向给 KV 缓存。片上内存设置 ≥ 2 个缓冲区：缓冲区 A 供矩阵计算单元消费当前描述子块时， G_θ + 向量计算单元同时在缓冲区 B 生成下一描述子块，实现流水线重叠。




图 5 解码推理中的键值缓存重分配与双缓冲重叠示意图

5.7 训练：反向重计算与梯度截断。如图 6 所示，反向传播时系统不从片

外存储器读取缓存的 W ，而是再次调用 G_θ 在片上重新生成 U 、 V (activation recomputation)，计算梯度后立即释放。训练数据流改革体现为三条形式化约束：

(a) 权重重计算：反向传播所需的 U 、 V 由 G_θ 在片上重新生成，不从片外存储器读取任何缓存副本，消除了前向-反向之间对 W 的 HBM 读取依赖。

(b) 优化器状态消除：目标层的临时梯度 $\nabla_U \mathcal{L}$ 、 $\nabla_V \mathcal{L}$ 不进入 Adam / AdamW 的一阶矩 m_t 和二阶矩 v_t 缓冲区，从而释放对应的 $2\times$ 参数量级优化器内存。

(c) 通信截断：目标层梯度不参与 All-Reduce / Reduce-Scatter 集合通信原语，仅描述子生成器参数 θ 参与跨节点同步—— $|\theta| \ll \sum_\ell |W_\ell|$ ，通信量降低与压缩比 ρ 同阶。




图 6 训练反向重计算与优化器/同步截断示意图

5.8 平台术语映射。本申请采用平台无关术语：HBM/显存/DDR → 片外存储器；SRAM/Scratchpad/Shared Memory/L0/L1 → 片上内存；Tensor Core/Cube/脉动阵列 → 矩阵计算单元；CUDA Core/Vector/SIMD → 向量计算单元；NVLink/HCCS/InfiniBand/RoCE → 高速互连。可在 GPU、NPU、TPU 的软件栈（编译器/运行时/框架插件）或硬件逻辑（片上控制器/固件）中实现。

5.9 量化分析与实测验证。以 fp16、 $d=4096$ 、 $m=14336$ 的三投影门控 FFN

为例，稠密权重 336.0 MiB。因子参数量 $= (d+m) \times r \times 3 \times 2/2^{20}$ ，压缩比 $= dm/[(d+m)r]$ 。

表 1 低秩因子理论参数量与读取量（三投影门控 FFN，fp16，公式推导）

秩值 r	因子参数量 (MiB)	读取下降倍数	参数占比
稠密基线	336.00	1.0×	100%
32	3.38	99.6×	1.0%
64	6.75	49.8×	2.0%
128	13.50	24.9×	4.0%
256	27.00	12.4×	8.0%

G_θ 自身参数存储在 HBM 中，但参数量仅为被替代稠密权重的 1%–8%（表 1）。其 HBM 读取开销已包含在后续实测延迟中。条件融合函数 $f(\cdot)$ 的计算（均值池化 + 层嵌入查表）为 $O(d)$ ，相对于 FFN 的 $O(dm)$ 矩阵乘法可忽略。

反向重计算 **FLOPs** 分析。以 $d=4096, m=14336, r=128$ 为例：稠密 xW 的 $\text{FLOPs} \approx 2dm = 117.4\text{M}/\text{token}$ ；低秩 $xU \cdot V$ 的 $\text{FLOPs} \approx 2(d+m)r = 4.7\text{M}/\text{token}$ (4.0%)。反向重计算需再次执行 G_θ 前向 + 低秩乘法，即使 G_θ 开销与低秩前向相当，总额外 FLOPs 仍远小于稠密前向，且节省了每层 **336 MiB** 的 **HBM** 读取——在带宽受限场景下是净收益。

华为昇腾 **910B2 NPU** 实测。8 卡 Ascend 910B2（每卡 HBM 60.96 GiB），PyTorch 2.6.0 + torch_npu 2.6.0，fp16，2026 年 4 月完成。验证对象：8B 模型 FFN 块（ $d=4096, m=14336$ ），稠密权重 336.0 MiB。表 2–5 给出四类场景实测结果。

表 2 NPU 实测：自回归解码 B=1, S=1（单 token 解码）

配置	权重 (MiB)	流量缩减	延迟 (ms)	加速比	峰值内存 (MiB)
稠密基线	336.00	1.0×	0.3213	1.00×	336.1
MWG-EW $r=32$	3.38	99.6×	0.2280	1.41×	339.5
MWG-EW $r=64$	6.75	49.8×	0.1580	2.03×	343.6
MWG-EW $r=128$	13.50	24.9×	0.1860	1.73×	352.6
MWG-EW $r=256$	27.00	12.4×	0.1631	1.97×	363.1

表 3 NPU 实测：预填充 B=1, S=128 (128 token 前缀编码)

配置	权重 (MiB)	流量缩减	延迟 (ms)	加速比	吞吐 (tok/s)
稠密基线	336.00	1.0×	0.3771	1.00×	339 436
MWG-EW $r=32$	3.38	99.6×	0.1911	1.97×	669 945
MWG-EW $r=64$	6.75	49.8×	0.1737	2.17×	736 859
MWG-EW $r=128$	13.50	24.9×	0.1576	2.39×	812 421
MWG-EW $r=256$	27.00	12.4×	0.2017	1.87×	634 464

表 4 NPU 实测：训练 B=4, S=512 (训练/大批量推理)

配置	权重 (MiB)	流量缩减	延迟 (ms)	加速比	吞吐 (tok/s)
稠密基线	336.00	1.0×	2.8077	1.00×	729 430
MWG-EW $r=32$	3.38	99.6×	0.3220	8.72 ×	6 359 741
MWG-EW $r=64$	6.75	49.8×	0.3298	8.51×	6 209 089
MWG-EW $r=128$	13.50	24.9×	0.3657	7.68×	5 599 832
MWG-EW $r=256$	27.00	12.4×	0.4742	5.92×	4 318 793

表 5 NPU 实测：大批量训练 B=8, S=512

配置	权重 (MiB)	流量缩减	延迟 (ms)	加速比	吞吐 (tok/s)
稠密基线	336.00	1.0×	5.4145	1.00×	756 481
MWG-EW $r=32$	3.38	99.6×	0.7861	6.89×	5 210 804
MWG-EW $r=64$	6.75	49.8×	0.7779	6.96×	5 265 268
MWG-EW $r=128$	13.50	24.9×	0.8467	6.39×	4 837 484
MWG-EW $r=256$	27.00	12.4×	1.0393	5.21×	3 941 249

实测关键发现：

(1) $r=32$ 时 HBM 流量从 336 MiB 降至 3.38 MiB (99.6×)；

- (2) 大批量训练 ($B=4, S=512$) 加速 $5.9\times-8.7\times$ ，瓶颈从”带宽受限”转为”计算受限”；
- (3) 预填充加速达 $2.39\times$ ($r=128$)，单 token 解码 $1.4\times-2.0\times$ ；
- (4) 最佳效率区间 $r=64-128$ 。

通信量分析。梯度张量大小 = 权重参数量，因此 All-Reduce 同步体积同比缩减（表 6）。 $r=128$ 时每层梯度从 336 MiB 降至 13.5 MiB ($24.9\times$)。节省的 HBM 容量可动态重分配给 KV 缓存。

表 6 分布式训练通信量分析（ $d=4096, m=14336, fp16$ ，基于参数量推算）

配置	梯度 (MiB)	缩减 倍数	通信 节省	释放内存 (MiB)
稠密基线	336.00	$1.0\times$	—	—
MWG-EW $r=32$	3.38	$99.6\times$	99.0%	332.6
MWG-EW $r=64$	6.75	$49.8\times$	98.0%	329.3
MWG-EW $r=128$	13.50	$24.9\times$	96.0%	322.5
MWG-EW $r=256$	27.00	$12.4\times$	92.0%	309.0

$r=128$ 时每层 All-Reduce 体积从 336 MiB 降至 13.5 MiB ($24.9\times$)，节省 96%（尚未多节点实测）。节省的 HBM 可重分配给 KV 缓存。

预训练模型 **SVD** 能量捕获（**Qwen2.5-1.5B** 实测）。对 Qwen2.5-1.5B ($d=1536, m=8960$) layers 0–5 执行截断 SVD，验证低秩近似对真实权重的适用性。FFN 投影（gate/up/down，共 18 个矩阵）和注意力投影（q/k/v/o，共 24 个矩阵）分别取平均值，结果如表 7–8。

表 7 预训练模型 FFN 投影 SVD 能量与余弦相似度（Qwen2.5-1.5B 实测）

秩 r	SVD 能量 (mean)	余弦相似度 (mean)	余弦相似度范围
32	7.2%	0.266	0.207–0.337
64	12.0%	0.345	0.287–0.424
128	20.1%	0.448	0.395–0.534
256	33.8%	0.582	0.537–0.672
512	55.6%	0.748	0.715–0.830
768	72.4%	0.853	0.830–0.920
1024	85.1%	0.925	0.911–0.972

表 8 预训练模型注意力投影 SVD 能量与余弦相似度 (Qwen2.5-1.5B 实测, 对照组)

秩 r	SVD 能量 (mean)	余弦相似度 (mean)	余弦相似度范围
32	22.8%	0.470	0.284–0.636
64	37.7%	0.606	0.376–0.774
128	59.3%	0.761	0.498–0.921
256	81.9%	0.898	0.642–1.000
512	84.8%	0.920	0.807–0.962
768	94.3%	0.971	0.906–0.989
1024	98.4%	0.992	0.966–0.998

FFN 投影的奇异值谱显著比注意力投影更扁平 ($r=128$ 时余弦相似度 0.448 vs. 0.761), 需更高秩才能逼近。但本申请的核心收益 (HBM 流量 ↓、延迟 ↓) 仅取决于 r , 与精度保真正交; 高保真部署可选 $r=512-768$ (仍有 $4\times-6\times$ 流量缩减)。

六、本申请的关键点和欲保护点

关键点 1 (前向): G_θ 根据条件信号在片上内存中生成临时因子 U 、 V , 矩阵计算单元以 $Y=(XU)V$ 消费后立即释放/覆写/清零, 全生命周期禁止写回片外存储器。

关键点 2（解码）：节省的 HBM 容量动态重分配给 KV 缓存； ≥ 2 缓冲区双缓冲重叠生成与计算。

关键点 3（训练）：反向传播时片上重新生成 U 、 V ；对应梯度不进入全局优化器，不参与 All-Reduce，仅 θ 参与跨节点同步。

关键点 4（负面限定）：在任何执行路径中，临时权重描述子块的完整物理形态严禁写回片外全局存储器。

七、与第三条中最接近的现有技术相比，本申请有何技术优点

华为昇腾 910B2 NPU 实测的主要系统指标对比如表 9。

表 9 本申请与稠密基线的关键系统指标对比（华为昇腾 910B2 NPU 实测）

指标	稠密基线	本申请
三投影目标块 HBM 流量	336.0 MiB	13.50 MiB ($\downarrow 24.9\times$, $r=128$)
训练延迟 (B=4, S=512)	2.808 ms	0.322 ms ($\downarrow 8.72\times$, $r=32$)
解码延迟 (B=1, S=128)	0.377 ms	0.158 ms ($\downarrow 2.39\times$, $r=128$)
每层梯度同步体积 (推算)	336.0 MiB	13.50 MiB ($\downarrow 96\%$)

前三行来自 NPU 直接实测（表 2-5），最后一行基于参数量推算（表 6）。本申请的优点并非单个指标更优，而是在同一对象生命周期约束下同时带来 HBM 流量、KV 缓存容量和梯度同步三类系统收益。

与现有技术的逐项对比：

- (1) 与 Hypernetwork / 动态滤波器相比——本申请不仅”生成权重”，更将生成物限定为片上临时对象并严格控制其不写回片外；
- (2) 与 LoRA / 静态低秩压缩相比——本申请的低秩因子并非持久参数，而是运行时生成、用后销毁的片上对象，改变了前向和反向的数据流而非仅改变参数规模；
- (3) 与 IO-aware 算子 / SRAM 常驻方案相比——本申请不是把预存权重搬到片

上，而是在片上即时生成并即时销毁；

(4) 与分布式训练优化（ZeRO 等）相比——本申请从源头消除了目标层梯度的优化器状态和同步需求，而非仅压缩或分片。

八、其他有助于理解本申请的技术资料

本交底书包含 7 张附图（路径对比、流程总览、生命周期、禁止物化、解码双缓冲、训练截断、可观测特征）和 10 张表格（理论参数量、4 类场景 NPU 实测、通信量推算、SVD 能量捕获、综合对比、生命周期物理位置总结）。术语定义：片上内存、片外存储器、临时权重描述子块、矩阵计算单元、向量计算单元、高速互连、不写回。后续可补充 profiler timeline、多节点 All-Reduce 通信实测和端到端上下文长度实测。

自用场景：

(1) 大模型训练集群——中国移动 AIDC（智算中心）部署的千卡级训练集群中，本方案可作为框架层算子插件集成至 PyTorch / MindSpore 训练流水线，降低每层权重的 HBM 读取量和 All-Reduce 同步体积，提升集群有效吞吐（实测单层加速 $5.9\times-8.7\times$ ）；

(2) 云侧推理服务——在中国移动“九天”AI 平台的在线推理服务中，通过减少权重 HBM 占用、将节省容量转给 KV 缓存，在相同硬件上支持更长上下文和更高并发，降低单请求推理成本；

(3) 边缘 / 端侧推理——在 HBM 容量和带宽更受限的边缘 AI 芯片上（如移动基站智能网关、车载计算平台），本方案的流量压缩效果更显著，可在有限硬件上运行更大参数规模的模型。

对外场景：

- (1) **AI 芯片厂商**——将本方案的生命周期控制逻辑固化为芯片固件特性或指令集扩展，向华为海思、寒武纪、燧原等厂商提供许可或联合开发；
- (2) **云服务 / 框架厂商**——以算子库插件或编译器 pass 形式，向阿里 PAI、百度 PaddlePaddle、字节 AML 等平台提供集成模块；
- (3) **大模型应用厂商**——对于部署百亿级以上参数模型且受限于推理成本的企业，本方案可作为推理加速中间件提供技术许可。

产业化形态。本方案可落地为以下产品形态：

- (a) **开源/商业框架算子库**——PyTorch custom op / CANN 自定义算子包，用户通过 `import` 即可替换目标层；
- (b) **AI 芯片固件/微码升级**——在加速卡固件中内置生命周期状态机和写回拦截逻辑，对上层软件透明；
- (c) **编译器优化 pass**——在 AI 编译器（TVM / XLA / CANN Compiler）中自动识别可替换的线性层并插入描述子生成-消费流水线；
- (d) **云服务能力输出**——以”低访存/长上下文/高吞吐”作为云推理服务的差异化卖点，按 token 计费。

九、本申请的侵权证据可获得性

本申请具备外部物理可观测性。如图 7 所示，使用 profiler（NVIDIA Nsight Systems/Compute、昇腾 Profiling 工具 msprof/CANN Profiler）、硬件性能计数器、PCIe/CXL 分析仪或网络抓包工具可观测：

- (1) 目标层片外存储器读写字节数显著低于稠密基线 $2dm$ 字节；
- (2) 矩阵计算单元利用率提高、stall 比例下降；
- (3) KV 缓存可用容量增加；

- (4) All-Reduce 包体积下降或缺失；
- (5) 片上存储器重用距离分析显示特定地址区间在单次算子调用内被反复覆写（描述子块的”生成 → 消费 → 释放”循环），而该地址区间无对应的片外写回事务，可作为”临时权重描述子全程驻片上”的直接物理证据。




图 7 可观测特征与取证入口示意图

侵权证据可从产品白皮书、benchmark 报告、profiler 输出、硬件计数器和网络抓包中获取。尤其当对外宣称”降低 HBM 访问””提升 KV 缓存容量””减少训练同步流量”时，可与本申请的可观测效果相互印证。

- 无需接触内部系统即可获取的外部证据：
- (1) 产品文档与技术白皮书——若竞品宣传”片上权重生成””临时权重””低秩因子实时生成后立即释放”等表述，可直接对应本申请的核心权利要求；
- (2) 公开 benchmark 报告——在相同硬件和模型规模下，若竞品在带宽受限场景（小批量解码）的延迟显著低于稠密基线，且加速倍数与本申请实测数据处于同一区间，构成间接侵权证据；
- (3) 开源代码与 API 接口——若框架插件或编译器 pass 的源码中包含”低秩因子生成 → 融合矩阵乘 → 缓冲区释放”的算子流程，或推理 API 暴露了 rank /

`descriptor_generator` 等配置参数，均可作为实施本方案的直接证据；

(4) 芯片规格与指令集文档——若加速卡在固件或指令集层面新增”片上权重生成””写回拦截””描述子生命周期”等特性描述，可作为硬件实施证据。

总体上，本申请属于侵权证据易于外部获取的系统执行路径类方案。技术方案的核心约束（片上生成、禁止写回、融合执行、梯度截断）在 profiler 输出、产品文档和公开代码中均留有可观测痕迹。