

大型量子计算数字孪生 (Quantum Digital Twin, QDT)

软件

研发可行性深度报告

许达
未来院三室

2026年4月8日

Abstract

本文从研发立项与系统工程角度评估大型量子计算数字孪生软件的可行性、实现路径与长期价值，而非停留于概念综述。报告综合截至 2026 年 4 月 8 日的公开论文、技术博客与工程进展，重点考察量子纠错、AI 解码、张量网络、主方程级量子蒙特卡洛、高性能计算以及量子芯片设计协同等关键环节。本文的核心判断是：大型 QDT 平台值得投入，但目标必须被界定为分层、多尺度、持续校准的工程系统，而不是对未来超大规模量子计算机进行单求解器、全精度、实时镜像。在此基础上，报告给出问题边界、技术路线、落地场景、系统架构、验收指标与风险边界的系统化建议。

Contents

1 执行摘要	4
2 产业阶段与外部证据基础	4
2.1 从量子优势演示到误差校正主线	4
2.2 基准突破的正确解读	4
2.3 可扩展路线图的工程含义	5
2.4 软件生态与基础设施启示	5
2.5 截至 2026 年 4 月 8 日的重要新增进展	5
3 问题定义与研究边界	6
3.1 定义	6
3.2 它与模拟器、仿真器和硬件在环系统的区别	6
3.3 它与经典数字孪生的根本差异	7
3.4 研究对象与非目标	7
3.5 数字孪生的三种运行形态	7
4 技术可行性分析	8
4.1 计算瓶颈与分层求解	8
4.2 基础求解路线	8
4.3 数据生命周期与校准回灌	9
4.4 主方程级 QMC 的算法突破	9
4.4.1 问题与方法	9
4.4.2 相对既有路线的优势	9
4.4.3 对可行性判断的影响	10
4.4.4 对平台架构的启示	10
4.4.5 对芯片设计场景的意义	10
4.4.6 适用边界与审慎使用方式	11

4.5	AI 解码与数据工厂	11
4.6	可行性的判据	11
5	应用价值与落地场景	12
5.1	芯片设计为何最容易形成工程闭环	12
5.2	芯片架构与连通性设计	12
5.3	虚拟流片与缺陷定位	13
5.4	控制、读出与校准敏感性分析	13
5.5	低温控制电子学与闭环控制	13
5.6	工艺角、器件离散性与统计验证	14
5.7	算法开发与应用验证场景	14
5.8	运行时运维与异常诊断场景	14
6	系统架构与工程路线	14
6.1	总体原则	14
6.2	参考技术栈	15
6.3	多求解器编排机制	15
6.4	模型校准、验证与回放 workflow	16
6.5	评测体系与基准设计	16
6.6	最小可行产品与关键验收指标	16
6.7	实施阶段与资源配置	16
6.7.1	推荐的四阶段路线	16
6.7.2	资源投入与经济可行性	17
6.7.3	团队配置建议	17
6.7.4	治理机制与项目节奏	18
7	评测与验收方法	18
7.1	为什么数字孪生需要独立评测体系	18
7.2	物理真实性评测	18
7.3	逻辑性能评测	18
7.4	系统效率评测	19
7.5	决策价值评测	19
7.6	验收组织方式	19
8	经济可行性与投入产出分析	19
8.1	为什么必须讨论经济可行性	19
8.2	成本结构	20
8.3	收益结构	20
8.4	适用单位与建设模式	20
8.5	资本效率视角	20
9	发展路径与开放问题	20
9.1	未来一到两年的现实目标	20
9.2	未来三到五年的中期目标	21
9.3	未来五到十年的长期目标	21
9.4	关键开放问题	21
10	典型场景推演	21
10.1	场景一：面向新一代超导芯片的设计筛选	21
10.2	场景二：面向逻辑量子比特实验的解码器训练	22
10.3	场景三：面向运行时异常的回放与诊断	22
10.4	场景四：面向应用开发的现实可行性判断	22

11 研发任务拆解与课题包设计	23
11.1 为什么需要任务拆解	23
11.2 课题包一：硬件建模与校准回灌	23
11.3 课题包二：高保真求解器内核	23
11.4 课题包三：代理模型与解码数据工厂	23
11.5 课题包四：芯片设计协同与虚拟流片	23
11.6 课题包五：运维回放与异常诊断	23
11.7 集成策略	24
11.8 建议的研究产出形式	24
12 与替代方案的比较分析	24
12.1 为什么不能只依赖快速稳定子模拟器	24
12.2 为什么不能只依赖真实硬件试错	24
12.3 为什么不能只做纯 AI 代理	25
12.4 为什么不能只把数字孪生外包成工具采购	25
13 标准化、接口与生态建设	25
13.1 为什么标准化是数字孪生能否长期演进的关键	25
13.2 数据模式与元数据标准	25
13.3 模型接口与可替换性标准	25
13.4 基准与评测协议标准	26
13.5 生态建设与外部协同	26
13.6 标准化的组织含义	26
13.6.1 不建议采用的路线	26
14 主要风险与决策边界	27
14.1 风险一：模型失配	27
14.2 风险二：数据与校准负担	27
14.3 风险三：算力成本	27
14.4 风险四：过度承诺百万比特实时镜像	27
15 战略价值与长期意义	27
15.1 对不同类型机构的意义	28
16 结论	28
A 建议的数据对象与治理要求	28
B 建议的基准套件设计原则	29
C 资料使用说明	29
D 参考文献与资料	29

1 执行摘要

本报告的核心结论是：**大型量子计算数字孪生软件具备明确研发可行性，并且有望在未来十年从研究辅助工具演化为容错量子计算的基础设施层。**但这里的“可行”有严格前提：目标不应被定义为“对任意百万量子比特系统做全振幅、全密度矩阵、实时精确镜像”，而应被定义为一个**分层、多尺度、可校准、可替换求解器的工程平台。**

过去十年的公开进展表明，行业重心已经从“量子优势演示”转向“可扩展误差校正”。2019 年的随机线路采样基准证明了超导量子硬件的工程潜力；2023 年以后，表面码、低于阈值区间运行、动态码和颜色码等进展则把关注点转移到逻辑寿命、逻辑门、解码与系统扩展。与之相伴，编译、仿真、量子化学和混合机器学习的软件栈也逐步成形，为数字孪生平台提供了可集成的基础。

对 QDT 软件而言，这意味着目标已经足够清晰：一是为 QEC 和 AI 解码器生成高保真、带标签的合成数据；二是支撑量子芯片设计、控制校准、布局连通性与低温控制电子学的协同设计；三是把高成本物理试错前移到数字空间。现阶段最现实的技术路线不是单一模拟器，而是结合量子轨迹/量子蒙特卡洛、张量网络、稳定子近似、机器学习代理模型与 HPC/GPU 调度的**混合数字孪生平台。**

2 产业阶段与外部证据基础

2.1 从量子优势演示到误差校正主线

公开进展可以粗略分为三个阶段：

1. **实验性量子优势阶段**：以 2019 年 Sycamore 的随机线路采样实验为代表，目标是证明受控量子硬件在特定任务上能超越当时的经典基线。
2. **误差校正拐点阶段**：以 2023 年和 2024 年的表面码工作为代表，目标是证明“扩大系统规模后，逻辑误差不再恶化，而是开始下降”。
3. **面向 FTQC 的系统工程阶段**：目标从单个处理器性能转为逻辑门、逻辑量子比特阵列、解码栈、控制电子学和制造路线的整体协同。

这一路径对 QDT 的意义非常直接：如果行业仍停留在 NISQ 演示阶段，数字孪生更多只是实验室辅助工具；一旦目标转向可持续运行的逻辑量子比特和容错系统，数字孪生就会变成**软硬件共设计和系统验证的必要层。**

2.2 基准突破的正确解读

2019 年，Google 在 Nature 发表的 Sycamore 工作报告：53 量子比特处理器在随机线路采样任务上约 200 秒完成采样，论文给出的经典对比基线约为 Summit 超级计算机需要 10,000 年。这个结果的重要性在于它显示出超导量子处理器已经可以进入一个新的性能区间。

但如果从研发决策角度审视，必须补上两个限定：

- **这是特定基准任务，不是通用应用加速。**
- **经典算法后来显著改进。**IBM 在 2019 年即公开质疑原始经典基线，认为在更合理的存储与计算组织下，经典模拟可能缩短到约 2.5 天量级。

因此，Sycamore 的正确解读不是“量子计算从此全面压倒经典超算”，而是：**专用量子硬件、编译、校准和读出链路的联合优化，已经足以在某些高度受限的采样任务上形成工程领先。**对 QDT 而言，这件事的价值在于它暴露出一个事实：一旦基准改变，经典与量子的边界就会移动，因此必须具备持续校准、验证、对照和反事实仿真的平台。

2.3 可扩展路线图的工程含义

公开路线图已经把六个里程碑明确画出。需要注意两点：第一，图中给出的是**路线图阶段名**，并非法律意义上的交付承诺；第二，图中的物理比特数量是量级示意，而不是精确 BOM。基于 2024 年公开图，可将六步路线图表述如下：

阶段	路线图表述	量级示意	研发含义	对 QDT 的含义
M1	Beyond classical	54 比特量级	在受限基准上越过当时经典基线；对应 2019 年 Sycamore 里程碑	需要可复现实验基准、噪声回放与经典对照分析
M2	Logical qubit prototype	10 ² 物理比特量级	证明可扩展误差校正开始成立；对应 2023 年表面码逻辑比特原型	需要逻辑错误率估计、综合征统计与漂移校准闭环
M3	1 long-lived logical qubit	10 ³ 物理比特量级	目标是单个逻辑量子比特能“活”约 10 ⁶ 个计算步且错误少于 1 次	需要高保真门级噪声传播、实时解码与寿命预测
M4	Tileable module (logical gate)	10 ⁴ 物理比特量级	从“能存活”转向“能执行逻辑门”，并形成可平铺模块	需要模块间互连、门调度、读出与反馈时序的系统孪生
M5	Engineering scale up	10 ⁵ 物理比特量级	从实验室系统进入工程扩展阶段，强调制造、控制与系统集成	需要多芯片/多机架/多控制器级别的架构孪生与运维孪生
M6	Error-corrected quantum computer	10 ⁶ 物理比特量级	指向真正有用的大规模纠错量子计算机，而非单项演示	需要设计时、验证时、运行时一体化数字孪生平台

这六步路线图的根本启示是：**领先路线已经不再把“更多物理比特”视为终点，而是把“逻辑寿命、逻辑门、模块可平铺性和工程可扩展性”视为连续目标函数。**QDT 软件正好对应这一目标函数的观测层、预测层和优化层。

2.4 软件生态与基础设施启示

现有公开生态之所以具有参考价值，不只是因为硬件进展明显，还因为它逐步形成了从算法到硬件的连续软件栈：

- **Cirq**：面向 NISQ 与硬件约束编排的量子线路框架，适合实验控制、编译与噪声注入。
- **OpenFermion**：面向量子化学与电子结构问题的开源工具，适合把物理/化学问题映射到可执行哈密顿量。
- **TensorFlow Quantum**：面向混合量子-经典机器学习与参数化量子电路研究。
- **qsim**：高性能线路模拟器，用于在经典硬件上高效验证量子线路。

这套生态说明，大型 QDT 软件并不应从零开始封闭构建，而应当**站在已有编译、仿真、量子化学建模和机器学习框架之上做平台集成。**

2.5 截至 2026 年 4 月 8 日的重要新增进展

如果把时间边界严格拉到**2026 年 4 月 8 日**，那么仅用 2024 年前后的材料已经不够。至少有以下几组 2025 - 2026 年新增事实，必须进入正式报告：

1. **编码结构已经从静态表面码扩展到更丰富的方案。** 2025 年的 colour code 和 2026 年初的动态表面码结果表明，纠错码、门集、耦合器数量与动态电路设计正在被协同优化。
2. **解码问题正在被当作独立系统软件攻关。** 2025 年公开的搜索式解码器及其性能增强工作说明，解码已不再只是论文附属算法，而是独立的软件与系统问题。

3. **罕见相关错误事件已被识别为重要瓶颈之一。** 2025 年的相关错误脉冲研究提示，任何严肃的 QDT 平台都不宜把噪声长期简化为独立同分布泡利噪声。
4. **数字孪生开始从概念走向硬件校准。** 2026 年 4 月的公开工程案例显示，经硬件校准的数字孪生已经被用于距离 7 表面码、97 物理比特规模的主方程级仿真与综合征建模。
5. **AI 解码与加速计算栈呈现明显工程化趋势。** 2025 年以来的 Transformer 解码器案例和 CUDA-Q QEC / NVQLink 路线显示，低延迟解码、GPU 加速解码和 AI 推理基础设施正在从研究样例走向更可部署的软件栈。

这些新增事实会直接改变报告的写法：**今天讨论 QDT，已经不能停留在“未来或许需要数字孪生”的判断上，而应把它视为与纠错实验、硬件校准、实时解码和混合计算栈同步推进的重要工程层。**

3 问题定义与研究边界

3.1 定义

量子计算数字孪生并不是单纯的“量子模拟器”。更准确地说，它是一个围绕真实量子设备的**动态、可校准、可预测的数字副本系统**，目标是追踪如下对象：

- 量子芯片的物理参数：频率、失谐、非简谐性、残余 ZZ 串扰、读出保真度、退相干时间；
- 控制系统参数：脉冲波形、校准表、调度时序、反馈延迟；
- 误差校正过程：综合征分布、解码器输出、逻辑错误率、阈值行为；
- 系统级运维状态：漂移、故障、器件老化、温区耦合、实验工单与版本演化。

如果把定义进一步工程化，可以把 QDT 理解为一种“围绕真实硬件持续更新的模型-数据联合体”。模型部分负责表达系统的结构假设、动力学规律和误差传播机制，数据部分负责把真实设备的校准、观测和运维状态持续回灌给模型。两者缺一不可。只有模型没有数据，数字孪生会退化成普通仿真器；只有数据没有模型，数字孪生又会退化成仪表盘或实验数据库。真正有价值的数字孪生，恰恰是在这两者之间建立了稳定的反馈回路。

从研发实践看，量子数字孪生还应满足三个附加条件。第一，它必须能够处理多时间尺度问题，从纳秒级脉冲和门时序到小时级、天级校准漂移都要有对应机制。第二，它必须能够处理多抽象层问题，从器件参数、噪声模型到逻辑错误率和系统级关键性能指标之间要有可追溯映射。第三，它必须能够面向决策而不是只面向分析，也就是说，其输出必须最终能改变设计选择、控制策略、解码配置或运维操作。

3.2 它与模拟器、仿真器和硬件在环系统的区别

之所以很多数字孪生项目最终落空，一个常见原因是概念边界没有划清，导致团队把“模拟器”“仿真器”“数字孪生”“硬件在环平台”混为一谈。严格来说，这四者并不等价。模拟器关注的是给定模型下的数值计算；仿真器强调对系统行为进行较完整复现；硬件在环平台强调把一部分真实硬件和一部分数字模型放在同一闭环中；而数字孪生则进一步要求**模型与现实对象之间存在长期、持续、可更新的对应关系**。

这一区分对于量子计算尤其重要。很多高水平的量子线路模拟工作，在学术上完全成立，但不能自动成为数字孪生，因为它们并不处理真实硬件的校准回灌、漂移更新、数据治理和版本回放。相反，一个真正的 QDT 平台即便底层求解器没有做到理论最优，也可能因为它能持续追踪现实设备而具有更高的工程价值。

同样，数字孪生也不等于“在线控制系统”。运行时闭环控制只是它的一个可能应用场景。对于当前量子计算产业，更现实的价值往往先出现在离线设计验证、纠错数据工厂、异常回放和架构协同分析等场景中。换言之，数字孪生的核心不是“是否实时”，而是“是否与真实对象长期耦合并对真实决策产生影响”。

3.3 它与经典数字孪生的根本差异

经典数字孪生常依赖对对象的连续观测，而量子系统受到测量坍缩约束，因此 QDT 必须使用不同的本体论与计算机制：

1. **不能通过持续读取完整内部状态来更新孪生。** 量子态不能像飞机发动机温度那样直接采样。
2. **需要用量子信道、Kraus 算子、主方程、量子轨迹等形式主义间接建模。**
3. **必须把“观测到的数据”与“不可直接观测的状态”区分开。** 孪生更新依赖综合征、随机基准测试、层析、校准日志、漂移观测和贝叶斯/机器学习反演。
4. **必须允许模型层次变化。** 有时用稳定子近似即可，有时必须提升到含相干误差、串扰和非马尔可夫噪声的模型。

因此，一个现实的 QDT 平台应被理解为**多层模型编排系统**，而不是单个求解器。

3.4 研究对象与非目标

为了避免项目目标失焦，本报告默认的研究对象是：**面向超导量子计算路线、以量子纠错和芯片设计协同为核心任务的数字孪生平台**。这意味着它主要服务于以下问题：

- 面向真实校准数据的硬件建模与误差回放；
- 面向 QEC 的综合征生成、逻辑错误率预测和解码器训练；
- 面向量子芯片设计的版图、连通性、读出和控制协同验证；
- 面向运行时运维的漂移监测、反事实分析和版本化回放。

相应地，以下内容不应被设定为项目一期目标：

- 对任意硬件路线提供统一、全保真、实时模拟；
- 实时镜像未来百万物理量子比特机器的完整量子态；
- 用一个求解器同时解决脉冲级、门级、逻辑级和系统级全部问题。

这一定义方式并非保守，而是为了保证工程目标和资源投入之间存在可验证对应关系。一个数字孪生平台如果从一开始就把目标设为“通吃所有硬件路线、所有噪声模型、所有控制层次”，最终往往会同时失去物理真实性和软件可交付性。相反，把问题边界收敛到超导路线、QEC 和芯片设计协同三个方向，可以让模型假设、数据接口、算力预算和验收指标保持一致，从而形成真正可迭代的研发闭环。

进一步说，数字孪生项目与单纯仿真器项目的差别，在于前者必须回答“谁会在什么决策点真正使用这套系统”。芯片团队会拿它筛掉不合理版图，控制团队会拿它评估校准敏感性，纠错团队会拿它生成训练数据，系统团队会拿它做漂移回放和反事实分析。只有当这些使用场景被预先写入问题定义，后续的软件架构和数据结构才不会沦为抽象堆砌。

3.5 数字孪生的三种运行形态

从产品形态看，量子数字孪生至少可以分成三种运行模式。第一种是**设计时孪生**，主要服务于芯片架构、频率分配、耦合器布局、读出网络和控制策略设计；第二种是**验证时孪生**，主要服务于实验回放、参数敏感性分析、逻辑错误率评估和解码器训练；第三种是**运行时孪生**，主要服务于漂移监测、异常诊断、在线模型更新和闭环控制辅助。

当前阶段最现实、最具投入产出比的是前两种形态。原因在于，设计时与验证时孪生允许更高延迟和更高算力成本，因而更容易容纳高保真求解器；而运行时孪生一旦要进入实时闭环，就会立

刻面对延迟、吞吐和部署位置的严格约束。因此，一个可行的大型 QDT 路线通常不是直接从零跳到运行时闭环，而是先在设计与验证环节建立可信度和数据积累，再逐步向运行时演进。

这种分层路线还有一个好处：它能让平台在早期就产生价值，而不必等到所有能力全部成熟。只要设计时孪生已经能减少无效流片或缩小控制参数搜索空间，项目就具备现实意义；只要验证时孪生已经能稳定生成解码训练数据，它就已经进入真正的基础设施范畴。

4 技术可行性分析

4.1 计算瓶颈与分层求解

对开放量子系统做全密度矩阵仿真，内存和计算量会随着量子比特数近似按 $O(4^n)$ 爆炸；这也是为什么传统主方程方法在 15 - 20 比特后就快速失去工程实用性。由此可以得到一个关键判断：

大型 QDT 的可行性不建立在“全精确求解”上，而建立在“多尺度近似在正确的任务边界内足够精确”上。

这里的关键不只是“算不动”，而是“不同任务对精度的需求并不相同”。例如，在芯片版图早期筛选阶段，工程团队关心的是频率碰撞风险、串扰热点和误差预算分配，此时快速但近似的模型往往更有价值；而在逻辑错误率评估或 AI 解码训练阶段，模型是否保留相干误差、相关噪声和读出偏差就会直接影响结论。换言之，数字孪生平台的本质不是寻找唯一最优求解器，而是建立“任务类型到求解精度”的映射关系。

这也是为什么许多量子仿真研究在学术上成立、在工程上却价值有限。单次高精度仿真并不等于数字孪生能力，只有当高精度仿真能够被编排到参数扫描、模型校准、结果回灌和代理模型蒸馏的工作流里，才真正构成可交付的软件基础设施。

4.2 基础求解路线

1. 量子轨迹 / 量子蒙特卡洛路径 这一路线通过对开放系统的随机轨迹进行采样，避免显式演化完整密度矩阵。2026 年 4 月初的公开工程案例报告称，基于量子蒙特卡洛的数字孪生方案可以在单个 Amazon EC2 Hpc7a 节点上，用约一小时完成 97 个物理量子比特、距离为 7 的旋转表面码单轮综合征提取高保真模拟。由于该说法首先来自官方工程博客而非成熟产品白皮书，因此更稳妥的表述是：**这条路线已经展现出明确工程潜力，足以支撑 QEC 数据工厂和设计验证，而不是停留在纯概念层。**

这条路径最重要的工程意义，在于它保留了与主方程建模较强的连续性。对于芯片团队而言，这意味着很多来自物理校准和噪声辨识的知识，不必在进入数字孪生时被过度离散化或近似化。它所付出的代价，是求解器设计、随机统计稳定性和并行调度都更加复杂，因此更适合作为平台中的高保真后端，而不是所有场景的默认求解器。

2. 张量网络路径 张量网络不是万能解，但对**纠缠结构受限、线路几何规则、局域性较强**的量子电路极其有效。它的价值在于把“指数爆炸”改写为“与纠缠熵、线路切分宽度和收缩路径相关的复杂度问题”。对于表面码、局域超导线路、某些变分算法和设计空间扫描，张量网络是 QDT 的核心底座之一。现有 ExaTN、qsim 及各类 TNQVM 路线都表明，这条路径具备强工程生命力。

张量网络路线对数字孪生的意义，不只是“能多算一些比特”，更在于它天然适合结构化问题。许多量子芯片布局、表面码综合征提取和局域耦合电路都具有明显的几何结构，这意味着张量网络不仅可以用于算结果，还可以用于分析“哪一部分结构导致计算难、哪一部分结构导致误差敏感”。这使它在设计空间探索阶段尤其有价值。

3. 代理模型 / 机器学习路径 当真实目标不是“得到整个波函数”，而是“快速预测逻辑错误率、校准漂移、最优脉冲或版图敏感性”时，代理模型往往更具工程价值。未来的大型 QDT 平台必须内置机器学习模型，把昂贵的高保真仿真转化为低延迟近似推理。

从工程视角看，这三条路线不是竞争关系，而是天然的层次分工。量子轨迹或主方程级 QMC 适合承载高保真数据生成，张量网络适合处理中等规模、结构较规整的电路和码结构，代理模型则

负责把前两者压缩成运行时可用的快速近似器。真正有价值的平台，不是把某一种路线做到极致，而是能把三者稳定编排在同一 workflow 中。

4.3 数据生命周期与校准回灌

大型 QDT 平台能否真正落地，很大程度上不取决于求解器本身，而取决于是否建立了稳定的数据生命周期。一个完整的数据生命周期至少包含六个环节：校准采集、实验记录、数据清洗、模型拟合、高保真仿真生成、下游消费。只要其中任一环节断裂，数字孪生就会迅速退化成“一次性离线分析”。

其中最容易被低估的是校准回灌问题。量子硬件的频率漂移、读出偏移、串扰格局和退相干时间都可能在短时间内变化。如果模型只在月初或季度初人工更新一次，那么数字孪生给出的很多结论在工程上很快就会过期。因此，真正的 QDT 平台必须把校准数据视为一等输入，而不是可选附件。这意味着平台需要原生支持校准版本、时间戳、器件配置、实验批次和模型版本之间的关联。

此外，数据生命周期还涉及“什么应该被存下来”。对后续研发最有价值的往往不是最终统计结果，而是可回放的原始上下文：综合征序列、控制配置、读出映射、模型假设、过滤规则和异常标记。只有这样，平台才能在数月后回看某次失败实验时，真正回答“当时的结论为什么成立、今天是否还成立”。

4.4 主方程级 QMC 的算法突破

Tong Shen 与 Daniel Lidar 在 arXiv:2502.18929 (2025 年 2 月初稿, 2025 年 9 月 10 日 v2) 提出的**实时符号问题抑制量子蒙特卡洛算法**，是本报告里最关键的新增证据之一。原因不在于它“又把模拟规模做大了一些”，而在于它提供了一条和传统量子轨迹法、稠密主方程法、纯张量网络法都不同的中间道路：**在开放量子系统的主方程层面直接工作，但通过随机压缩与群体动力学，把密度矩阵演化变成可扩展的稀疏行走子演化问题。**

4.4.1 问题与方法

量子计算数字孪生最棘手的任务之一，是对含噪量子线路做**开放系统动力学仿真**。如果用稠密主方程直接解，内存开销按密度矩阵规模爆炸；如果改用量子轨迹方法，虽然内存会下降，但在**非马尔可夫**场景里可能因为负跳跃概率和完全正性失效而无法稳定收敛；如果只用张量网络，则在纠缠和线路深度增长时可能迅速失去优势。

这篇论文的关键贡献，是构造了一个新的折中方案：

1. 把密度矩阵向量化成 Liouvillian 作用下的超向量演化问题；
2. 用**有限数量、带复符号的行走子 (walker)** 对伪稀疏密度矩阵做无偏随机压缩；
3. 通过生成/湮灭式的群体动力学在每一个小时间步推进演化；
4. 在推进过程中用**动态湮灭**持续压制符号问题，而不是像一些 QMC 方案那样把误差累积到最后再处理；
5. 利用主方程的**迹保持**性质，避免了 FCIQMC 一类算法常见的人口控制误差。

如果从软件架构角度翻译，这相当于把“求解一个巨大的复值稠密线性动力系统”转写成“演化一批带符号、稀疏、可并行的离散群体”，这对大型 QDT 平台非常有吸引力。

4.4.2 相对既有路线的优势

论文直接把该方法和当时先进的量子轨迹 (QT) 方法做了对比，而且不是只在理想化马尔可夫情形下比较。作者给出的关键结论包括：

- 在多个**超导 transmon 量子比特线路**基准上，QMC 相比 QT 呈现更小误差条和更好扩展性；

- 在 10 比特动态解耦和 GHZ 制备实例中，QMC 在相近计算时间下达到更高精度；
- 在部分基准上，作者报告了相对 QT 的一个数量级以上加速；
- 对于更稀疏的情形，论文报告 QMC 可把规模扩到 20 比特，而对照 QT 在 16 比特附近就遇到内存限制；
- 更重要的是，在非马尔可夫 Redfield 主方程情形下，QMC 仍能收敛到精确解，而 QT 会因负跳跃概率导致平均迹偏离 1 并逐步失稳。

最后这一点特别重要。因为真正的量子硬件噪声并不总能被 GKSL/Lindblad 的完全正、马尔可夫近似干净覆盖。对数字孪生来说，一个只在“教科书式马尔可夫噪声”下工作的方法，战略价值有限；而能处理更一般主方程的路线，才更接近真实设备建模。

4.4.3 对可行性判断的影响

在加入这篇论文之前，本报告对 QDT 的判断主要基于如下逻辑：高保真开放系统仿真很难，但可以借助量子轨迹、张量网络、HPC 和代理模型做分层近似。加入这篇论文之后，判断需要更进一步：

大型量子计算数字孪生的可行性，不仅来自“可做近似”，还来自“出现了新的主方程级可扩展求解器候选”，它能在比量子轨迹更接近真实噪声建模的前提下，把开放系统仿真的工程边界继续向前推。

这意味着 QDT 平台的核心求解器设计，不应再局限于“稳定子近似 + 张量网络 + 少量主方程小系统校验”这种传统组合，而应该把**主方程级 QMC 内核**纳入一等公民。

4.4.4 对平台架构的启示

这篇论文对平台设计的启示是非常具体的，而不是抽象上的“值得关注”：

1. **求解器层应新增 QMC 内核。** 在脉冲级和门级噪声建模中，QMC 内核可以作为高保真层，位于稳定子近似之上、稠密主方程之下。
2. **运行时监控需要行走子诊断量。** 论文表明迹保持、相位角和行走子群体动力学可以作为仿真是否可靠的健康指标；这些指标完全可以上升为平台级监控指标。
3. **非马尔可夫噪声支持应成为架构要求。** 如果平台只支持 Lindblad 型完全正噪声，将天然错失一部分与真实硬件更接近的建模能力。
4. **需要把 QMC 与 AI 代理模型联动。** QMC 适合生成高保真但昂贵的数据，代理模型适合把这些数据蒸馏成在线预测器，两者应形成上下游关系。
5. **与张量网络是互补而非替代关系。** 张量网络按纠缠结构受限时更强，QMC 在主方程与非马尔可夫噪声建模方面更有吸引力；大型平台应同时保留两条内核路线。

4.4.5 对芯片设计场景的意义

对于量子芯片设计，2502.18929 的真正意义不只是“可多模拟几个比特”，而是它更适合处理**设计者最关心的那类问题**：带有串扰、退相干、读出误差、门序列和时序结构的真实噪声线路。这对如下任务尤为重要：

- 评估某个控制序列在常开耦合和退相干同时存在时的鲁棒性；
- 对频率拥挤、脉冲调度和串扰抑制方案做反事实分析；
- 在工艺角和器件离散性抽样下，快速估计逻辑性能分布；

- 为 AI 解码器和校准优化器生成更接近真实硬件的训练数据。

换句话说，这篇文章增强的不是“纯算法演示能力”，而是**数字孪生作为芯片设计验证基础设施的可信度**。

4.4.6 适用边界与审慎使用方式

尽管这篇论文非常重要，但在正式报告中仍应保留三点审慎判断：

- 它目前首先是 arXiv 预印本，虽然来源是一手论文且技术内容具体，但仍应避免把其所有性能数字写成行业共识；
- 论文展示的主要基准仍在十几到几十比特量级，离百万物理比特还有极大距离，因此它证明的是**方法方向正确**，不是“终局问题已解决”；
- 文中也承认某些更一般的非马尔可夫模型在大系统上仍有瓶颈，例如 Redfield 方程构造本身可能需要昂贵对角化。

但即便加入这些保留意见，这篇论文对本报告的结论仍然是显著正向的：**它把大型 QDT 软件“可做”的论证，从宏观愿景推进到了具体算法支点。**

4.5 AI 解码与数据工厂

量子纠错的核心瓶颈不只是“能否编码”，而是“能否在极短时间内完成解码并闭环修正”。传统解码算法如 MWPM、MLE 在复杂噪声和更大码距下会遇到延迟、近似误差和扩展性问题。

2024 年的代表性工作 AlphaQubit 展示了机器学习解码器在真实量子处理器数据上的高精度误差解码能力。这个方向对 QDT 的直接含义是：

- 高保真数字孪生可以生成大量**带真值标签**的综合征数据；
- 真实硬件很难提供足够丰富、可控、覆盖边界条件的训练集；
- AI 解码器的性能高度依赖训练数据是否包含相干误差、相关噪声、非克利福德误差和漂移特征；
- 因此，QDT 不再只是“辅助模拟器”，而是**AI 解码器训练基础设施**。

这也是为什么大型 QDT 项目往往具有较强研发正反馈：孪生越准确，解码器通常越稳健；解码器越成熟，硬件扩展的边际价值越高；硬件越大，对孪生的需求也越强。

更重要的是，AI 解码器把数字孪生从“分析工具”提升成“训练基础设施”。在没有高保真合成数据的情况下，研究团队往往只能在真实硬件上收集有限样本，而这些样本既昂贵又难以覆盖边界条件。数字孪生一旦能够稳定生成带标签的综合征数据，训练流程就可以从“被动等待硬件数据”转变为“主动构造数据分布”，这对于罕见相关错误、漂移失配和异常事件建模尤其关键。

这也解释了为什么 QDT 平台不应只输出一个逻辑错误率数字。对 AI 解码而言，更有价值的是成体系的数据资产：包括原始综合征、校准上下文、噪声模型版本、采样条件、真值标签、失败案例和数据切分策略。只有把这些数据对象制度化，数字孪生才会真正成为训练母机，而不是一次性生成若干仿真结果的脚本集合。

4.6 可行性的判据

判断一个大型 QDT 项目是否“做成”，不能只看是否跑通了几个仿真案例，而要看它是否满足以下四个判据：

1. **校准闭环判据**：能否把真实芯片校准表、测量记录和噪声估计持续回灌到模型，而不是离线手工更新。

2. **任务闭环判据**：能否对芯片设计、QEC 训练、运行时诊断等至少一类真实任务形成稳定增益。
3. **算力闭环判据**：高保真求解、低保真扫描和代理模型推理之间能否形成成本合理的分工。
4. **验证闭环判据**：模型输出能否通过留出实验、反事实对照和版本化回放得到持续验证。

如果缺少上述任一闭环，项目都容易退化成“高成本论文型模拟器”。

为了让这些判据更具可操作性，项目在立项阶段就应把它们转化为月度或季度验收指标。例如，校准闭环可以对应“校准更新到模型生效的平均延迟”；任务闭环可以对应“数字孪生参与后被提前淘汰的无效设计比例”；算力闭环可以对应“高保真样本对代理模型推理质量的边际增益”；验证闭环可以对应“留出实验集上的逻辑错误率预测偏差”。只有把抽象判据转成可度量指标，管理层才有可能对项目进展形成稳定认知。

5 应用价值与落地场景

5.1 芯片设计为何最容易形成工程闭环

如果把 QDT 的应用场景分成“算法验证”“运行时监控”“纠错训练”“芯片设计”四类，那么**芯片设计很可能是最先形成稳定工程价值的方向**。原因很简单：流片、封装、低温测试和校准代价极高，而设计空间巨大，任何能把试错从物理世界前移到数字空间的工具，都能直接节约时间和资本开支。

与算法验证相比，芯片设计场景还有一个额外优势：它天然接受“近似但有方向性的工具”。设计团队并不要求数字孪生在流片前就给出每一次实验结果的精确复现，而是希望它能稳定识别高风险区域、筛除低价值方案并缩小物理试验空间。这使芯片设计成为数字孪生最容易证明 ROI 的第一落点。

5.2 芯片架构与连通性设计

不同纠错码对芯片拓扑的要求差异巨大。表面码偏好局域二维连通，而 qLDPC、模块化架构和长程耦合方案对互连方式、耦合器数量、布线密度和封装提出更复杂要求。数字孪生可以在芯片尚未制造前，对如下设计变量做系统扫描：

- 量子比特二维布局与频率分配；
- 固定耦合、可调耦合与总线耦合器配置；
- 测量比特密度、读出多路复用方式与布线拥堵；
- 跨芯片模块之间的互连与误差预算分配。

这本质上是一个**芯片版图-控制调度-QEC 拓扑三方联合优化问题**，单靠传统电子设计自动化工具或单次物理实验都难以解决。

更具体地说，量子芯片并不像经典芯片那样可以把版图、时序和容错分析相对解耦地处理。量子比特布局会影响控制频率安排，控制频率安排会影响串扰格局，串扰格局又会反向影响 QEC 的有效阈值和解码难度。因此，数字孪生在这一层的价值不只是“把版图画出来再模拟一下”，而是提供一个统一的代价函数，把版图、控制和容错三种语言翻译到同一个工程目标上。

当系统进一步发展到多模块或多芯片结构时，这种价值会更明显。因为跨模块互连、跨芯片同步和读出资源分配不再只是局部布局问题，而会直接影响逻辑门路径和错误相关性。数字孪生在这里的作用，是帮助团队在架构层面提前评估“模块化是否真的降低总成本”，而不是只看某个局部器件是否更优。

5.3 虚拟流片与缺陷定位

经典芯片设计已经广泛使用流片前验证（pre-silicon validation）、数字样机和设计空间探索。量子芯片更需要这一层，因为很多失败模式无法通过简单电测提前暴露。高保真 QDT 可用于在虚拟流片阶段评估：

- 频率碰撞与避碰策略是否足够稳健；
- 某些区域是否因为布线、封装或寄生模式更容易出现串扰；
- 某个耦合器、公差或材料缺陷会如何放大到逻辑错误率层面；
- 不同制程波动下系统是否仍处于可校准窗口。

真实芯片上很难为每次失败提供“完整错误传播真值”；而数字孪生可以天然保留错误来源与传播路径标签，这对根因分析极其重要。

这类能力在工程决策上往往比“平均保真度提升几个百分点”更重要。因为一条芯片路线真正拖慢研发节奏的，往往不是平均性能稍差，而是那些难以重现、难以归因的偶发失败模式。数字孪生如果能够稳定重放这些失败模式，并把它们与具体校准版本、器件区域和控制序列关联起来，就会显著提升研发团队的诊断效率。

5.4 控制、读出与校准敏感性分析

现有超导处理器研究已经充分表明，量子门性能不只由理想门序列决定，更强依赖于校准精度、残余 ZZ 串扰、读出串扰、频率拥挤和调度细节。尤其是在近两年的读出优化、读出系统表征和相关错误研究之后，这一点已经不仅是经验判断，而是由一系列器件、读出和相关误差研究共同支持的工程判断。高保真 QDT 能把这些低层因素向上投影到 QEC 指标，使芯片团队在流片前就知道：

- 哪些比特频率窗口最脆弱；
- 哪些门时序组合最容易引发空间相关误差；
- 哪些控制线布局会导致难以消除的交叉耦合；
- 哪些校准例程对环境漂移最敏感。

这比单纯追求某个单比特或双比特门保真度更有价值，因为真正的目标是**系统级逻辑性能**。

这也是数字孪生区别于传统校准仪表盘的地方。传统仪表盘通常提供的是碎片化指标，例如单门保真度、读出错误率、T1/T2 分布等；而数字孪生需要回答的是“这些底层指标组合起来，会如何影响逻辑层行为”。一旦这种向上投影能力建立起来，控制团队和器件团队之间的沟通也会从“谁的局部指标更好”转向“哪种方案更能改善系统级逻辑表现”。

5.5 低温控制电子学与闭环控制

未来容错量子计算不是“芯片单体问题”，而是芯片、封装、读出、低温电子学、室温控制堆栈、解码器和调度器的整体问题。已有工作已开始讨论面向大规模系统的低温 CMOS 控制方向。对 QDT 来说，这意味着其价值会继续外溢到：

- 反馈闭环延迟预算；
- 解码器部署位置选择（室温机柜、近端 FPGA、低温协处理器）；
- 读出带宽和多路复用架构；
- 跨模块同步策略与时钟抖动容忍度。

这类问题无法靠“量子线路级模拟”单独回答，必须由系统级数字孪生完成。

在大规模系统里，控制电子学、读出链路和解码器部署位置将直接决定闭环延迟是否可接受。也就是说，未来很多“量子计算问题”实际上会转化为“异构系统协同问题”。数字孪生只有上升到系统级，才能把量子芯片与控制堆栈放在同一张架构图中评估，这正是其长期价值所在。

5.6 工艺角、器件离散性与统计验证

量子芯片设计的一个现实问题是：即便版图相同，不同批次流片、不同封装、不同焊线和不同冷却环境都会引入显著离散性。经典芯片行业通过工艺设计套件、工艺角分析和签核流程管理这类不确定性；量子芯片目前在这方面仍远不成熟。大型 QDT 平台的一个高价值方向，是把“工艺角分析”引入量子世界：

- 对约瑟夫森结参数漂移、频率散布、耦合强度偏差、读出谐振腔偏移建立统计分布；
- 在虚拟流片阶段执行成百上千次蒙特卡洛设计抽样，观察逻辑层关键性能指标的分布而非单点值；
- 识别最敏感的版图区域、封装结构和控制线布局，把工艺风险前移到设计阶段。

一旦这部分做成，QDT 对芯片设计团队的价值就不只是“多一个模拟器”，而是接近**量子版流片前签核工具链**。

一旦达到这一层次，数字孪生的角色也会随之改变。它不再只是为研究人员提供“更深入理解系统”的分析环境，而会进入研发流程前端，成为流片前评审、设计冻结和版本切换的一部分。那时数字孪生是否可靠，将直接影响硬件研发节奏和资本使用效率。

5.7 算法开发与应用验证场景

虽然芯片设计是最早形成工程闭环的落点，但数字孪生对算法开发同样重要。当前量子算法研究经常面临一个现实问题：算法设计者很难知道某个线路结构在真实硬件噪声下究竟会退化到什么程度。传统线路模拟器往往给出的是理想电路或简化噪声下的结果，而数字孪生则能够把真实校准、串扰结构和读出偏差带入算法验证过程。

这意味着，数字孪生不仅可以用来回答“某个算法是否有效”，还可以回答“它为什么在某类硬件条件下失效”“是噪声、编译、读出还是控制顺序导致退化”“是否存在更适合当前硬件的线路改写方式”。对于量子化学、变分算法、采样算法和早期逻辑演示电路而言，这种能力会直接提高算法开发效率。

从产业角度看，算法开发场景的意义在于它能把数字孪生从“硬件内部工具”扩展成“软硬件共享平台”。当算法团队也能稳定依赖这套系统时，数字孪生就不再只是服务于底层器件研发，而开始成为整个量子软件栈的一部分。

5.8 运行时运维与异常诊断场景

再往前一步，数字孪生还可以进入运行时运维场景。这里的关键任务不是做全系统实时求解，而是做异常对齐与决策辅助。例如，当某一批实验结果突然出现逻辑错误率上升、读出偏置增强或空间相关错误异常集中时，数字孪生可以帮助判断这是否对应某类漂移、某次校准失配、某段控制链路问题或某一器件区域的环境扰动。

这种场景的价值在于，它把量子计算研发从“问题发生后靠经验排查”转向“问题发生后可以按模型和数据追踪”。随着系统规模增大，单纯依赖工程师个人经验将越来越不可持续。数字孪生在运维层的作用，正是把经验诊断逐步转化为制度化的回放、对照和告警机制。

6 系统架构与工程路线

6.1 总体原则

建议把目标系统组织为**四层平台**：

1. **物理层孪生**：哈密顿量、噪声通道、主方程、脉冲级和器件级参数。
2. **纠错层孪生**：表面码/其他码、综合征提取、解码器、逻辑错误率统计。

3. **架构层孪生**：芯片布局、模块互连、控制带宽、读出网络与热预算。
4. **运维层孪生**：校准历史、漂移检测、版本管理、实验回放、告警与反事实分析。

这四层并不是简单分包，而是对应四种不同的决策对象。物理层面向器件和控制，纠错层面向解码和逻辑性能，架构层面向扩展与部署，运维层面向持续校准和工程维护。只有明确每一层服务的决策主体，平台才不会在实现时退化成“所有对象都放在一个数据库和一堆脚本里”的松散集合。

6.2 参考技术栈

模块	推荐路线
前端建模接口	Python 为主，兼容 Cirq、OpenQASM/OpenQASM 3、JSON/YAML 校准描述
高性能仿真内核	C++/CUDA 或 Rust/CUDA，支持量子轨迹、张量网络、稳定子近似、多精度数值
任务调度	面向 GPU/HPC 的作业编排，支持参数扫描、采样样本并行、收缩路径搜索与缓存复用
数据层	Arrow/Parquet + 对象存储，保留版本化校准、综合征数据、训练样本与实验日志
AI 层	用于解码、代理建模、漂移诊断与主动实验设计的 PyTorch/JAX 工作流
服务层	实验 API、设计 API、回放 API、反事实分析 API 与可视化面板

需要强调的是，这张技术栈表并不是“推荐一组固定产品”，而是强调平台应具备的能力边界。真正的实现可以根据团队背景采用不同语言、不同调度系统和不同数据基础设施，但物理建模、数据治理、模型训练、服务接口和可视化这五类能力很难被任何一类工具单独替代。缺失其中任何一层，平台最终都会在可扩展性或可维护性上暴露短板。

6.3 多求解器编排机制

同一个 QDT 平台会面对不同任务：

- 版图设计时需要大规模参数扫描；
- QEC 研究时需要保留相关噪声和综合征统计；
- 运行时监控时需要毫秒级甚至更快的预测；
- 算法验证时需要和 Cirq/OpenFermion 等软件生态联动。

因此必须允许同一平台在不同层次切换求解器：低保真快速近似用于大规模搜索，高保真仿真用于小范围校准，机器学习代理用于在线推理。

真正困难的部分不在于“把多个求解器放到一个仓库里”，而在于定义它们之间的切换规则和一致性接口。例如，高保真主方程求解器输出的数据结构必须能够被代理模型直接消费，张量网络路径产生的中间量必须能转化为 QEC 层的统计指标，而低保真扫描的结果又必须可用于筛选哪些配置值得送入高保真路径进一步验证。这要求平台设计从第一天起就重视模型接口，而不是事后用脚本拼接。

6.4 模型校准、验证与回放 workflow

一个成熟的 QDT 平台应当具备清晰的工作流，而不仅是若干能力模块。一个合理的工作流通常包括如下步骤：首先由实验系统导出最新校准、综合征或读出统计；其次由数据层完成清洗、对齐和版本化；然后由模型层执行参数拟合或结构更新；随后由高保真求解器生成验证样本或反事实预测；最后由验证层把模型输出与留出实验进行比较，并把结果反馈给设计、控制或解码团队。

这条工作流之所以重要，是因为它决定了平台是否具备持续可信度。很多项目的问题不是求解器太弱，而是缺少稳定回放链路，导致团队无法判断某次模型更新究竟是改进了系统还是只是碰巧拟合了一个局部批次。回放能力一旦建立，数字孪生才真正具备“工程记忆”，这也是它区别于普通仿真脚本的关键。

6.5 评测体系与基准设计

数字孪生平台不能只用“能否运行某个案例”来评测。更合理的评测体系应至少包含四类基准：一是**物理一致性基准**，检查模型对基础器件参数、读出特征和噪声统计的拟合质量；二是**逻辑性能基准**，检查逻辑错误率、综合征分布和解码输出与真实实验的偏差；三是**系统效率基准**，检查吞吐、延迟、资源占用和回放成本；四是**决策价值基准**，检查平台是否真的改变了设计选择、校准策略或异常诊断效率。

其中最容易被忽略的是第四类。一个数字孪生平台即便在物理一致性上表现很好，如果它不能帮助团队更早筛掉无效方案、减少无效实验或提升异常定位速度，其工程价值仍然有限。因此，研发团队在构建基准体系时，应把“对决策的影响”也制度化纳入评估。

6.6 最小可行产品与关键验收指标

如果项目要从研究概念真正转成研发工程，建议把最小可行版本定义得更克制：**先做“表面码 + 超导芯片 + 校准回灌 + AI 解码数据工厂”的窄场景平台**，而不是一开始追求跨所有硬件路线的通用孪生。

这个最小可行版本定义的重要性在于，它同时约束了模型边界、数据边界和组织边界。模型边界限制在表面码和超导路线，数据边界限制在可获取的校准与综合征记录，组织边界则意味着团队可以围绕一个清晰用例协作，而不是在“未来可能支持的一切功能”上分散精力。对于复杂基础设施项目而言，能否克制地定义一期范围，往往比是否有宏大愿景更决定成败。

指标类别	建议关键性能指标	说明
模型一致性	逻辑错误率预测与实测偏差控制在可接受区间	不要求逐次采样完全一致，但要能预测趋势、拐点和相对优劣
数据吞吐	能稳定生成可用于解码训练的高保真综合征数据集	重点是可持续、可版本化，而不是一次性跑出大数据
在线延迟	代理模型或解码模型达到工程可用的毫秒级到秒级响应	具体阈值取决于运行时闭环需求
设计价值	能提前淘汰一批无效版图/频率/调度方案	如果无法减少物理试错，平台价值会显著下降
可追溯性	任一结论都能回溯到校准版本、模型版本和实验批次	这是未来形成工程信任的基础

6.7 实施阶段与资源配置

6.7.1 推荐的四阶段路线

阶段	时间范围	主要交付物
P0 原型	0 - 6 个月	完成统一数据模型、Cirq 接口、基础噪声注入、表面码最小闭环、离线报告生成
P1 工程版	6 - 12 个月	接入真实校准数据；形成量子轨迹与张量网络双内核；建立逻辑错误率评估基线
P2 训练版	12 - 24 个月	构建 AI 解码器数据工厂；支持芯片设计空间扫描；形成漂移诊断与代理模型
P3 平台版	24 个月以上	形成设计时、验证时、运行时一体化数字孪生平台，并支持多芯片/模块级协同分析

这四个阶段的递进关系应当被理解为“先形成闭环，再扩大范围”，而不是“把功能一个个往上堆”。如果 P1 阶段还没有形成稳定的校准回灌和逻辑错误率评估闭环，就不应该急于进入 P2 做大规模 AI 训练；同样，如果 P2 还无法把训练结果稳定反馈到设计选择或运行时诊断，也不应过早宣称平台化完成。对这类项目而言，顺序比速度更重要。

6.7.2 资源投入与经济可行性

从经济角度看，QDT 项目不属于“低成本试验型软件”，而属于典型的前期投入较高、后期边际收益逐步释放的基础设施项目。其成本主要来自三部分：一是跨学科高端人力成本，二是 GPU/HPC 计算成本，三是数据治理与实验接口建设成本。与普通研究代码相比，真正的平台化实现通常需要更长的工程周期和更严格的运维投入。

但其收益逻辑也比较清晰。第一类收益是**减少无效物理试错**，这会直接节约流片、测试和校准开销；第二类收益是**提高纠错与控制算法研发效率**，减少等待硬件窗口的时间；第三类收益是**形成长期数据资产与模型资产**，使后续研发不再每一轮都从零开始。对于量子硬件这样试错成本极高的领域，这三类收益一旦叠加，往往足以覆盖平台建设成本。

因此，讨论经济可行性时不应只问“需要多少 GPU”或“需要多少开发人月”，更应问“它能否替代多少高成本实验、缩短多少设计迭代、减少多少错误方向的投入”。如果能在这些问题上形成量化指标，QDT 项目就具备较强的立项说服力。

6.7.3 团队配置建议

如果目标是两年内做出具有研究竞争力的平台，建议至少具备如下角色组合：

- 量子器件/超导物理 2 - 3 人；
- 量子纠错与解码 2 - 3 人；
- HPC/GPU/张量网络 2 - 4 人；
- 机器学习与代理模型 2 - 3 人；
- 平台工程与数据基础设施 2 - 3 人。

这类项目的核心难点并不在“会不会写仿真器”，而在于**能否把物理真实性、可扩展计算与软件工程产品化统一起来**。

从组织角度看，最容易失败的模式是“物理团队、算法团队和平台团队各自优化自己的局部目标”。物理团队追求真实性，算法团队追求论文性能，平台团队追求接口整洁，但如果没有统一的验收指标，这三条线很容易彼此拉扯。团队配置建议背后的真实目的，是让项目在组织层面也具备跨层协同能力。

6.7.4 治理机制与项目节奏

对于这样一个跨学科基础设施项目，治理机制和技术路线同样关键。一个可行的组织方式通常需要同时设立技术负责人和产品负责人：前者保证物理与算法方向的正确性，后者保证平台围绕真实使用场景演进。若只有技术牵引而没有产品牵引，项目容易变成多条研究分支的并行探索；若只有产品牵引而没有技术牵引，项目又容易做成物理真实性不足的外壳系统。

项目节奏上，建议采用“季度闭环、年度扩围”的方式。季度闭环意味着每个季度都应明确回答一个实际问题，例如提高某类逻辑错误率预测一致性，或减少某类版图的设计搜索空间；年度扩围则意味着每年只新增有限几类核心能力，避免平台边界无序膨胀。

7 评测与验收方法

7.1 为什么数字孪生需要独立评测体系

数字孪生平台不能沿用普通科研代码的评价方式。对普通科研代码来说，能够复现实验结果、跑通若干基准案例、在某个指标上优于已有方法，通常已经足够；但对数字孪生平台来说，这些标准远远不够。原因在于，数字孪生不是面向单次论文结论，而是面向持续决策与长期演化。一套今天好用、三个月后失效的模型，在科研论文中未必算失败，但在数字孪生系统里却是严重问题。

因此，数字孪生需要独立的评测体系。这个体系必须同时回答四类问题：第一，模型是否足够贴近真实硬件；第二，模型在逻辑层面是否给出正确判断；第三，整个平台是否具备可接受的效率与可维护性；第四，它是否真正改变了研发决策。这四类问题分别对应物理真实性、逻辑有效性、系统效率和决策价值。

如果缺少这样的多维评测，平台就很容易陷入一种常见误区：底层求解器在某个学术基准上表现优异，于是团队误以为整个平台已经“完成”；但一旦把它接入真实校准和真实研发流程，很多接口、延迟、数据治理和模型漂移问题才会集中暴露。

7.2 物理真实性评测

物理真实性评测的核心目标，是判断数字孪生是否忠实反映了器件和控制层面的真实行为。这个评测不应只停留在“参数是否匹配”，而应进一步检查模型是否正确再现了观测分布、时序敏感性和漂移响应。换言之，不仅要看静态拟合，还要看动态一致性。

在具体实践中，物理真实性评测至少应包含以下几类指标。第一类是器件级指标，如频率分布、失谐、读出保真度、T1/T2 统计和串扰矩阵是否与实验一致；第二类是线路级指标，如某些代表性门序列、校准序列和读出序列的统计输出是否可复现；第三类是扰动响应指标，即当某些参数被人为扰动时，数字孪生与真实硬件是否表现出同方向、同量级的变化趋势。

这一层评测的重要性在于，它是所有更高层结论的地基。如果连物理真实性都无法维持，那么后续的逻辑错误率预测、解码器训练和芯片设计筛选都会带上系统性偏差。很多失败的数字孪生项目，问题并不是高层算法太差，而是底层物理建模在早期就已经脱离了真实系统。

7.3 逻辑性能评测

物理真实性并不自动保证逻辑有效性。一个在器件层面拟合得很好的模型，仍然可能在逻辑错误率、综合征统计、解码器输入分布等方面给出错误结论。因此，数字孪生必须单独建立逻辑性能评测层。其核心任务是回答：平台是否真正理解了系统在纠错和逻辑运算层面的行为。

这一层评测的核心指标包括：逻辑错误率预测误差、综合征分布偏差、不同噪声条件下逻辑行为排序是否正确、解码器在真实数据和孪生数据上的迁移性能差异等。尤其需要强调的是“排序正确性”。在很多工程决策里，团队并不一定需要数字孪生精确预测某个绝对错误率数值，但必须要求它能正确判断 A 方案优于 B 方案、某次校准更新是改善还是恶化、某种拓扑调整是否值得继续投入。

从项目管理角度看，逻辑性能评测往往是最适合作为里程碑的指标。因为它既比器件层面更贴近最终目标，又不像最终应用成功那样依赖过多外部条件。一个平台如果能在逻辑性能评测上稳定进步，就说明其技术路线大概率是正确的。

7.4 系统效率评测

数字孪生如果只有正确性而没有效率，同样无法落地。系统效率评测的重点不只是单次仿真速度，而是整条工作流的吞吐和可维护性。例如，一次高保真主方程求解也许可以在数小时内完成，但如果生成一个可用于训练的数据集需要数周且无法稳定复用中间结果，那么这条路径在工程上仍然可能不可接受。

因此，系统效率评测至少应关注以下内容：单任务延迟、批量任务吞吐、缓存复用率、参数扫描效率、代理模型蒸馏收益、数据存储成本、回放成本以及服务接口响应时间。这些指标共同决定平台是否真的适合嵌入研发流程，而不是只能在少数展示场景中使用。

这里还有一个经常被忽略的问题，即“效率的一致性”。一个偶尔跑得很快的系统，不如一个吞吐稳定、行为可预测的系统更有工程价值。数字孪生一旦进入研发流程，团队需要的是可规划性，而不仅是峰值性能。

7.5 决策价值评测

决策价值评测是数字孪生平台最独特、也最难建立的一层。它关注的不是模型本身，而是模型是否真正改变了研发流程。典型问题包括：平台是否帮助团队提前淘汰了某些无效版图；是否减少了某些重复校准实验；是否缩短了异常定位时间；是否提高了解码器训练效率；是否让芯片设计和控制团队更快达成共识。

从严格意义上说，只有当数字孪生开始稳定影响这些决策变量时，项目才真正进入“基础设施”阶段。否则，即便技术上很先进，也仍可能只是研究辅助工具。这一层指标虽然较难量化，但并非不可操作。完全可以通过对比引入平台前后的设计迭代次数、实验失败率、平均诊断时间和模型重训练周期，建立半量化或量化的评估框架。

这类评测对于立项和持续投入尤其重要。管理层最关心的并不只是平台多先进，而是它是否真的改变了研发效率。数字孪生如果想从研究项目成长为持续基础设施，就必须在这层评测上给出清晰答案。

7.6 验收组织方式

数字孪生平台的验收不适合由单一团队闭门完成。更合理的方式是建立跨团队验收机制，让器件、控制、纠错、算法和平台工程五类角色共同参与。原因很简单：不同团队对“平台是否有用”的判断标准并不相同，而数字孪生恰恰是要跨越这些边界。

一种可行的组织方式是采用“双层验收”。底层验收由模型和平台团队负责，关注物理真实性、逻辑性能和系统效率；上层验收由真实用户团队负责，关注设计筛选、训练数据可用性、异常诊断收益和跨团队协作改进。只有双层验收同时通过，平台才真正算达到阶段目标。

8 经济可行性与投入产出分析

8.1 为什么必须讨论经济可行性

数字孪生项目很容易被误判为“只要技术上有前景，就值得先做出来再说”。这种思路在小型研究原型阶段也许可行，但对于大型基础设施项目并不成立。因为一旦进入平台化实现，项目会迅速消耗跨学科人力、GPU/HPC 资源、实验接口建设能力和持续运维预算。如果没有清晰的经济可行性框架，项目很容易在中期陷入“技术上重要、组织上难以持续支持”的状态。

经济可行性讨论的重点，不是把量子数字孪生简化成短期财务回报模型，而是回答两个更现实的问题：第一，这个项目是否能够替代或减少足够多的高成本物理试错；第二，它是否能沉淀可复用的数据和模型资产，从而在后续年份持续降低边际研发成本。只要这两个问题的答案是正面的，数字孪生就具备较强的投资合理性。

8.2 成本结构

从成本结构看，大型 QDT 项目的主要投入可以分成四类。第一类是**核心人力成本**，即量子器件、纠错、HPC、机器学习和平台工程团队的长期投入；第二类是**算力成本**，包括本地 GPU 集群、云上高性能实例和大规模训练资源；第三类是**实验接口成本**，包括与校准系统、实验控制系统、数据存储系统打通所需的工程工作；第四类是**持续治理成本**，包括版本管理、数据清洗、监控、回放与运维。

其中，最容易被低估的是第三和第四类成本。许多团队在前期会高估算法和仿真的难度，却低估把一套系统长期接到真实实验流程中的工程代价。实际经验往往是，第一版求解器原型相对容易做出来，难的是如何让它在每周、每月、每个新器件批次中都继续可用。

8.3 收益结构

收益结构同样应分层理解。第一层收益是**直接节约**，例如减少无效版图、减少重复实验、减少硬件窗口等待时间；第二层收益是**研发提速**，例如更快训练解码器、更快定位异常、更快缩小设计空间；第三层收益是**资产沉淀**，包括版本化数据集、可迁移模型、可复用工作流以及跨团队共享接口。

第三层收益最容易被忽视，却是大型 QDT 项目的长期核心价值。因为一旦数据和模型资产被沉淀下来，未来新一代芯片、新一轮控制系统或新一类纠错码的开发，就不再需要完全从零开始。换言之，数字孪生的真正经济回报，不只体现在一两次项目上，而体现在整个研发体系的累计效率提升上。

8.4 适用单位与建设模式

并不是所有机构都适合以同一种方式建设 QDT 平台。对拥有真实量子硬件和长期校准数据的机构而言，最合理的方式是构建紧耦合、深度定制的平台；对没有自有硬件但有较强算法和系统能力的机构而言，更合理的方式可能是聚焦求解器、高保真数据工厂或代理模型服务，而不是试图做全栈孪生。

这意味着 QDT 也存在不同建设模式：可以是硬件厂商内部基础设施，可以是科研机构共享平台，也可以是面向多个团队的工具链服务。不同模式的经济逻辑不同，但共同前提都是：平台必须嵌入真实研发流程，而不是停留在展示层。

8.5 资本效率视角

如果从资本效率角度看，数字孪生最大的价值在于把一部分“高成本、低吞吐、难复现”的研发活动，转化为“中高成本、可并行、可复用、可回放”的数字活动。量子硬件研发之所以昂贵，不只是因为器件本身难做，还因为每一次失败实验都缺乏足够多的可重用信息。数字孪生的作用，就是让失败本身也变成数据资产。

从这个意义上说，数字孪生不是简单增加一层软件成本，而是在重构研发资本的使用方式。对一个长周期、高试错成本的产业来说，这种资本效率提升本身就具有战略意义。

9 发展路径与开放问题

9.1 未来一到两年的现实目标

在未来一到两年，最现实的目标不是“做出通用量子数字孪生平台”，而是把若干关键闭环做扎实。具体包括：稳定接入真实校准与实验数据、形成至少一种高保真求解器与一种代理模型的协同路径、在表面码或相邻纠错任务上建立数据工厂、在芯片设计或异常诊断场景中形成真实使用案例。这些目标听起来不算宏大，但它们决定平台是否真正具备存在基础。

如果这一步做不好，后续所有宏大叙事都会失去着力点。相反，只要这些闭环建立起来，数字孪生就已经开始从“研究方向”向“基础设施”转化。

9.2 未来三到五年的中期目标

在三到五年尺度上，平台应当从单一芯片、单一纠错任务逐步扩展到多模块和多场景协同。这一阶段的重要变化，不只是规模扩大，而是平台的使用主体会增加。原本主要由器件和纠错团队使用的系统，会逐步被控制团队、架构团队、算法团队和运维团队共享。届时，接口统一、版本治理和权限管理的重要性会迅速上升。

技术上，这一阶段也更可能看到“高保真求解器 + 代理模型 + 在线诊断”三者之间的成熟协同。换言之，平台不会只做离线仿真，而会逐渐进入半在线决策辅助。这个阶段如果顺利，数字孪生将不再只是研究型软件，而会真正进入工程操作系统层。

9.3 未来五到十年的长期目标

在更长时间尺度上，数字孪生的目标应当与容错量子计算系统本身同步演进。也就是说，平台不只是为某一代芯片服务，而要成为贯穿器件、控制、纠错、模块互连和运维的长期方法论。在这个阶段，数字孪生的地位将更接近经典半导体行业中的电子设计自动化、验证和工艺协同基础设施，只不过它处理的是更高维、更强耦合、更难观测的量子系统。

这一目标能否实现，取决于平台是否在前期真正建立了数据、模型和组织的长期积累机制。如果早期只做“漂亮演示”，后期几乎不可能自然演化到这一层；反之，如果前期就坚持版本化、回放、验证和跨团队共用，那么长期演进是有现实基础的。

9.4 关键开放问题

即便在最乐观的情况下，大型 QDT 仍面临若干关键开放问题。第一，**非马尔可夫噪声如何在系统上稳定建模与验证**，仍然是理论与工程的双重难题；第二，**相关错误、罕见事件和环境扰动**如何以可计算、可训练、可部署的方式进入平台，仍缺少统一答案；第三，**多求解器一致性**如何保证，也就是高保真路径、近似路径和代理模型路径之间如何建立可追溯映射；第四，**跨代硬件迁移**如何完成，亦即同一平台在新一代器件和新一轮控制栈上线后能否保持有效。

此外，还有一个被低估的开放问题，即“数字孪生何时应该相信自己”。当模型和真实数据明显冲突时，平台不能简单地继续输出预测，而应具备自我降级、自我告警和建议重新校准的能力。从长远看，数字孪生不仅需要预测能力，也需要某种形式的“模型自知之明”。这可能是未来平台化最重要的研究方向之一。

10 典型场景推演

10.1 场景一：面向新一代超导芯片的设计筛选

设想一个团队正在设计新一代超导量子芯片，需要在多个候选版图、频率分配方案和耦合器布局之间做出选择。没有数字孪生时，团队通常只能依靠经验规则、局部电磁分析和少量原型试验来缩小范围。这样做的风险在于，很多真正影响逻辑性能的因素只有在进入系统级实验后才会暴露，例如某些耦合器区域导致的非预期串扰、某些频率安排导致的调度拥塞、某些读出布局引发的全局瓶颈。

如果引入数字孪生，设计流程就可以被重写。首先，团队为每个候选版图生成统一的器件配置、连通性和控制约束表示；其次，由张量网络或快速近似求解器对大规模方案进行初筛，淘汰明显不合理的拓扑；然后，对剩余候选方案调用高保真主方程级求解器或 QMC 内核，在更真实的噪声与读出条件下评估综合征提取和逻辑性能；最后，再用代理模型对局部最优区域做高密度参数扫描，寻找设计空间中的稳定盆地。

这一流程的关键收益，不在于数字孪生替代了所有物理实验，而在于它显著缩小了必须依赖物理实验的空间。芯片团队不再需要为每一种想法都付出同等高昂的验证成本，而是可以先在数字空间中完成大部分筛选工作，把最珍贵的硬件资源集中到最有希望的设计上。

从组织上看，这个场景也会带来协作方式的变化。原本可能各自工作的器件、控制和纠错团队，将被迫围绕一组共享指标协同决策，例如逻辑错误率、读出资源利用率、调度拥塞度和串扰敏感性。数字孪生在这里不仅是技术工具，也是跨团队协同的语言统一器。

10.2 场景二：面向逻辑量子比特实验的解码器训练

另一个典型场景是解码器训练。设想团队已经具备一定规模的表面码或颜色码实验能力，但真实硬件窗口有限、异常样本稀缺、带标签训练集更难获取。在这种情况下，团队虽然知道 AI 解码器潜力很大，却很难真正构建高质量训练流程。原因在于，真实硬件提供的数据往往覆盖不足、分布偏窄、真值不明，而且采集成本高昂。

数字孪生在这一场景中的角色，是把训练流程从“被动收集数据”转为“主动生成数据”。平台可以根据最新校准状态和噪声模型，生成大规模综合征数据集，并显式标注错误来源、传播路径和正确解码目标。对于解码器团队而言，这意味着可以系统构造训练、验证和压力测试集，而不是依赖零散实验记录。

更进一步，数字孪生还可以构造真实硬件上难以充分观察的极端情况。例如，某些罕见相关错误、某类突发读出失配、某个特定区域的串扰聚集，在真实实验中可能很少出现，却对解码器鲁棒性至关重要。通过数字孪生，团队可以主动提高这些稀有事件的采样密度，从而训练出对边界条件更稳健的解码器。

这一场景的长期意义，是把 AI 解码的研发模式从“实验窗口驱动”改成“数据资产驱动”。一旦训练数据、模型版本和校准版本之间形成稳定映射，解码研发就会具备类似现代机器学习工程那样的持续迭代能力，而不再是围绕少量实验批次断续推进。

10.3 场景三：面向运行时异常的回放与诊断

第三个典型场景发生在系统运行过程中。设想某一时段实验结果突然变差，逻辑错误率上升，某个模块的综合征分布出现异常偏移，但底层器件单指标并未显著恶化。这类问题在复杂系统中最难处理，因为它既可能来自器件漂移，也可能来自控制链路问题、读出映射问题，甚至来自罕见环境扰动。

没有数字孪生时，团队通常会依赖经验排查：重新校准、切换若干参数、重复若干实验、观察问题是否复现。这一过程高度依赖个体经验，而且在系统规模变大后效率会快速下降。引入数字孪生后，团队可以先将异常时间窗口内的校准和测量上下文回放到数字空间，再由平台执行一系列反事实分析，例如“如果把读出模型回滚到上一版本会怎样”“如果假设某一片区的串扰矩阵增强会怎样”“如果把控制延迟扰动引入模型会怎样”。

这种回放式诊断的最大价值，在于它把排查过程从“试一试”转变成“有模型约束的假设检验”。虽然它不能保证每次都立刻定位根因，但可以系统性缩小排查空间，并在团队之间形成可共享的诊断证据链。随着历史回放案例积累，平台还可以进一步学习哪些异常模式对应哪些潜在根因，从而逐步形成更强的运维智能。

10.4 场景四：面向应用开发的现实可行性判断

在应用开发层，数字孪生也有非常实际的作用。很多量子算法或应用设想在理论上成立，但是否值得在当前硬件条件下继续投入，并不容易判断。应用团队常常面对一个尴尬局面：理想模拟结果看起来不错，真实硬件结果却退化严重，而问题究竟出在编译、噪声、读出还是参数优化，往往并不清楚。

数字孪生可以在这里提供一个“现实可行性中间层”。它既不像纯理想模拟那样忽略硬件约束，也不像直接上硬件实验那样昂贵和低吞吐。应用团队可以先在数字孪生中验证某类线路是否值得上真实设备，再根据结果决定是否继续投入算法优化、编译改写或控制协同设计。这种分层判断机制，可以显著降低应用研发中的无效探索。

从产业角度看，这一层也很重要。因为只有当应用团队开始依赖数字孪生，量子产业链上层软件与下层硬件之间的反馈才会真正形成闭环。届时，数字孪生不再只是硬件团队的内部工具，而会成为整个生态的共享基础设施。

11 研发任务拆解与课题包设计

11.1 为什么需要任务拆解

大型 QDT 项目的一个典型风险，是大家都认同方向重要，却很难把它拆成可执行的课题包。结果往往是：总体愿景很宏大，但落到执行层，只剩下一堆缺少边界的“做平台”“做仿真”“做 AI”“做数据”的宽泛任务。对于跨学科基础设施项目而言，这种拆解方式几乎注定会导致责任模糊和集成困难。

因此，项目必须从一开始就按“可独立推进、可集成验收、可量化评估”的原则拆分课题包。一个好的课题包应当有清晰输入、清晰输出、清晰依赖关系和清晰验收指标。只有这样，团队才能在不同方向上并行推进，同时保留最终集成的可能性。

11.2 课题包一：硬件建模与校准回灌

第一个课题包应聚焦硬件建模和校准回灌，其核心目标是建立平台与真实实验系统之间的稳定数据通道。该课题包需要解决的不是“把某几个参数读进来”，而是形成版本化、时间化、可追溯的校准表示，并定义它们如何驱动物理模型更新。

这一课题包的关键输出应包括：统一的校准数据模式、器件参数版本库、基础噪声模型接口、与实验控制系统的数据同步机制以及校准更新后的最小验证流程。其验收标准不应只看“能否导入数据”，更应看“校准更新后模型能否稳定影响后续仿真结果，并保留版本追踪能力”。

11.3 课题包二：高保真求解器内核

第二个课题包应聚焦高保真求解器内核。这里不应把目标定义为“做世界上最强的求解器”，而应定义为“为平台提供可信的高保真样本生成能力”。在当前阶段，这通常意味着至少支持主方程级求解器或量子轨迹/QMC 路线之一，并能与真实噪声建模对接。

验收重点也不应只看纯学术基准，而应看它是否能在平台工作流中稳定工作。例如，能否批量生成可用于训练的数据集，能否对特定设计候选给出可信排序，能否在校准更新后快速完成局部重算。求解器如果不能嵌入工作流，即便单点性能很强，也很难构成真正的平台能力。

11.4 课题包三：代理模型与解码数据工厂

第三个课题包聚焦代理模型和解码数据工厂。其任务不是直接做“最先进的 AI 模型”，而是建立从高保真仿真到低延迟推理的稳定蒸馏链路。这包括数据切分、异常样本增强、模型版本管理、训练回放和与真实实验数据的迁移评估。

该课题包的关键在于把 AI 能力制度化。也就是说，团队不应只满足于“训练出一个效果不错的模型”，而应让模型训练、评估、部署和回滚都成为可重复工作流。只有这样，AI 解码和代理预测才能真正成为平台组件，而不是一次性的研究结果。

11.5 课题包四：芯片设计协同与虚拟流片

第四个课题包聚焦芯片设计协同和虚拟流片。它的目标是把数字孪生前移到设计阶段，让版图、连通性、频率安排、读出结构和工艺离散性分析进入同一工作流。该课题包需要与硬件设计团队深度协作，才能确定哪些变量是真正影响决策的关键变量。

验收时不应只看平台能否展示若干漂亮可视化，而应看它是否真的减少了设计空间、识别了高风险区域、或者帮助团队更早放弃若干低价值方案。换言之，这一课题包的价值最终体现在设计决策上，而非展示效果上。

11.6 课题包五：运维回放与异常诊断

第五个课题包面向系统运维和异常诊断。它的目标是把数字孪生从离线分析工具推进到运行维护辅助工具。这里的关键能力包括异常批次回放、反事实试验、模型告警、自我降级与问题归因辅助。

与前几个课题包相比，这一包更强调系统化和稳定性。因为一旦进入运维场景，团队对平台的要求会从“偶尔很好用”变成“持续可靠”。这要求平台不仅要会算，还要会记录、会回放、会解释和会提示不确定性。

11.7 集成策略

这些课题包虽然可以并行推进，但集成顺序必须清晰。更合理的策略通常是先打通课题包一与二，保证真实数据能够驱动高保真模型；再叠加课题包三，建立数据工厂与代理模型；随后引入课题包四，让平台开始影响芯片设计；最后再推进课题包五，把平台从设计与验证延伸到运维。

这一集成顺序之所以重要，是因为它遵循“先建立可信度，再扩大影响范围”的原则。只要基础层的可信度没有建立起来，越往上层扩展，风险就越大。相反，一旦底层闭环稳定，上层功能扩展的边际成本会明显下降。

11.8 建议的研究产出形式

一个成熟的 QDT 项目不应只输出论文。更合理的研究产出形式应当包括：版本化数据集、可复现实验回放包、校准模式定义、求解器接口规范、基准套件、训练流水线脚本、设计筛选报告模板和异常诊断模板。只有当这些对象逐步被制度化，项目才真正具有可持续积累。

从这个角度看，数字孪生项目的研究产出更接近“实验室级操作系统”而不是单篇研究论文。论文当然重要，但真正决定长期价值的，是那些使平台能被不断复用、扩展和移交的结构化产出。

12 与替代方案的比较分析

12.1 为什么不能只依赖快速稳定子模拟器

在量子纠错和大规模线路验证场景中，快速稳定子模拟器长期以来都非常重要。它们速度快、扩展性强、工具链成熟，非常适合做大规模参数扫描和算法开发早期验证。因此，很多团队会自然地提出一个问题：既然这类工具已经足够高效，为什么还需要更复杂、更昂贵的数字孪生平台？

答案在于任务边界不同。快速稳定子模拟器擅长处理的是经过大量抽象和近似后的错误模型，而数字孪生要处理的是校准漂移、相干误差、读出失配、相关噪声、非马尔可夫效应以及控制时序细节。这些因素一旦对研发决策构成关键影响，单纯依赖稳定子近似就可能产生系统偏差。也就是说，快速稳定子模拟器并不会被数字孪生取代，但它只能覆盖整个平台中的一部分需求。

更准确地说，稳定子模拟器应被视为数字孪生体系中的“快速层”，而不是完整答案。它适合承担大规模搜索、粗粒度筛选和某些逻辑层验证任务，但一旦研究对象进入硬件设计验证、校准敏感性分析或 AI 解码器训练，团队就必须有能力切换到更高保真的层。

12.2 为什么不能只依赖真实硬件试错

另一个常见观点是，既然数字孪生最终仍要由真实硬件验证，那么不如把主要资源都用在真实硬件上，少做中间层。这种观点在硬件规模较小时看似合理，但随着系统复杂度上升，它会迅速失效。原因在于，真实硬件虽然是最终真相来源，却不是高吞吐、高覆盖、低成本的研发环境。

首先，真实硬件窗口稀缺且昂贵，无法支撑大规模参数扫描和极端场景生成。其次，真实硬件对罕见错误和边界条件的覆盖度很低，导致很多关键模式难以被稳定学习。再次，真实硬件试错产生的“失败数据”往往难以完整标注，因而很难转化为高质量训练样本。数字孪生的价值正在于，它不取代真实硬件，而是把真实硬件从“主要试错场”转化为“最终校验场”。

从研发组织角度看，这种转变尤为重要。因为一旦数字空间可以承担大量前置试错，团队就不必把所有节奏都绑定在硬件窗口上。硬件、算法、纠错、控制和平台团队将获得更高的并行度，从而显著提升总体研发效率。

12.3 为什么不能只做纯 AI 代理

随着机器学习能力增强，也有人会提出另一种替代思路：是否可以跳过复杂物理建模，直接用大规模代理模型去学习输入到输出的映射？这条路径在某些局部任务上确实有吸引力，尤其是在低延迟需求场景下，纯 AI 代理往往能提供极佳速度。

但如果把它当成完整数字孪生的替代方案，就会遇到两个根本问题。第一，纯代理模型高度依赖训练分布，一旦系统进入新校准区域、新器件批次或新控制策略，代理模型可能迅速失效；第二，纯代理模型缺少足够的可解释中间层，难以支撑复杂工程决策和异常归因。换言之，AI 可以非常强，但它更适合作为数字孪生中的“压缩器”和“加速器”，而不是无物理约束的单独替代物。

因此，更合理的策略不是“物理模型 vs AI”，而是“物理模型 + 高保真求解 + AI 代理”的分层协同。物理模型提供结构约束，高保真求解提供可信样本，AI 提供规模化推理与部署能力。三者缺一不可。

12.4 为什么不能只把数字孪生外包成工具采购

还有一种看法认为，数字孪生最终可能会变成标准化软件产品，因此研发机构只需等待成熟工具出现后采购即可。这个判断在中长期也许部分成立，但在当前阶段，完全依赖外部工具存在明显限制。因为数字孪生最关键的资产恰恰是与本机构真实硬件、真实校准、真实运维流程深度绑定的模型和数据，而这些内容很难完全标准化外包。

更现实的路径可能是“基础能力外部化，关键能力内部化”。例如，某些求解器组件、HPC 调度能力或可视化模块可以基于外部生态；但校准回灌、器件模型、异常回放、设计决策工作流等关键能力，往往必须与本机构研发流程深度耦合。这意味着数字孪生具有很强的“平台内生性”，很难完全通过采购替代。

13 标准化、接口与生态建设

13.1 为什么标准化是数字孪生能否长期演进的关键

数字孪生如果只是服务于一个小团队、一个短周期项目，那么临时脚本和局部接口或许还能维持。但一旦项目进入长期演进阶段，标准化就会迅速成为决定成败的关键因素。这里的标准化不是官僚意义上的文档，而是指一整套关于数据结构、模型接口、版本命名、回放格式、评测协议和权限管理的共同约定。

如果缺少标准化，平台每扩展一次能力都可能重新引入一套表示法和一组脚本，这会让系统在几年内变得难以维护。更严重的是，不同团队之间会失去共享语义，导致同一个“综合征数据集”或“校准版本”在不同系统里代表不同含义。对数字孪生这种依赖长期积累和跨团队协作的平台来说，这种语义分裂是致命的。

13.2 数据模式与元数据标准

首先需要被标准化的是数据模式。量子数字孪生涉及的数据类型极多，包括器件参数、校准记录、读出矩阵、综合征序列、异常标记、模型参数、仿真输出和训练标签等。如果没有统一模式，任何一个新团队接入平台时都需要重新理解这些对象，平台的复用成本会迅速上升。

尤其重要的是元数据标准。真正让数字孪生具备“工程记忆”的，不只是数据本身，而是围绕数据的上下文：数据来自哪个实验批次、对应哪个校准版本、使用了哪些过滤规则、属于哪个噪声模型、是否经过人工修正、可否用于训练或只可用于验证。很多项目在前期忽略元数据，后期就会发现自己虽然积累了大量数据，但难以可靠复用。

13.3 模型接口与可替换性标准

另一个关键标准化对象是模型接口。数字孪生平台必然会包含多类求解器、多类代理模型和多类评测模块。如果它们之间没有统一接口，每次替换一个组件都可能引发大范围重构。这不仅增加开发

成本，也会降低团队尝试新方法的意愿。

理想状态下，平台应尽量把输入、输出和中间表征抽象成稳定接口，使得底层求解器可以相对独立地演进。例如，一个高保真求解器应能在不改变上层数据工厂的情况下被替换，某类代理模型也应能在不重写整个训练工作流的前提下接入。只有形成这种可替换性，平台才具备长周期生命力。

13.4 基准与评测协议标准

除了数据与模型接口，评测协议本身也需要标准化。否则，不同团队可能各自使用不同基准、不同切分方式和不同误差度量，从而使“平台是否变好”变成无法回答的问题。对于跨年度基础设施项目，这是不可接受的。

更理想的做法是建立分层基准套件：器件层基准、逻辑层基准、系统效率基准、决策价值基准，并对每一层规定标准输入、标准输出和留出验证集。这样做的意义，不只是方便比较不同方案，更重要的是形成组织共识，使所有人对“进步”有一致理解。

13.5 生态建设与外部协同

从更大范围看，数字孪生不会在真空中发展。它必然要与编译工具、实验控制系统、求解器生态、机器学习框架、HPC 平台乃至未来的行业接口标准相互作用。因此，平台在设计之初就应考虑生态协同，而不是只追求内部闭环。

这并不意味着平台必须完全开放或立即通用化，而是意味着它应保留与外部生态对接的能力。例如，能够导入主流量子线路表示、导出标准化训练数据、兼容主流分布式训练框架、以及支持与实验记录系统对接。只有这样，平台才不会因为过度封闭而失去长期扩展性。

13.6 标准化的组织含义

最后，标准化不仅是技术问题，也是组织问题。谁负责定义模式，谁负责审批变更，谁负责维护基准体系，谁有权宣布某个接口弃用，这些都需要被明确。否则，平台规模越大，局部最优和语义漂移就越严重。

从实践经验看，大型数字孪生项目通常需要建立某种“平台治理委员会”或等价机制，由物理、算法、平台工程和使用方共同参与关键标准变更。虽然这听起来增加了流程，但实际上是在为平台的长期稳定演进买保险。对于一个希望持续多年的基础设施项目来说，这类治理不是负担，而是必要投资。

13.6.1 不建议采用的路线

从审阅角度看，以下几条路线风险过高，不建议作为主线：

1. **把目标定义为“全量子态实时镜像”**：这会把项目拖入不可完成的算力黑洞。
2. **只做稳定子近似却声称可支撑真实芯片设计**：速度很快，但会系统性漏掉相干误差和串扰。
3. **先做大一统平台，再找应用场景**：更可行的方式是从表面码、超导路线和芯片设计验证这类窄场景切入。
4. **把 AI 当成替代物理模型的万能钥匙**：AI 更适合做代理、诊断和解码，不适合无物理约束地直接替代底层建模。

这些“不建议”并不是保守主义，而是来自系统工程的经验：任何一个基础设施项目，只要同时追求无限边界、过早平台化和技术叙事过满，最终都很容易在第一轮资源消耗后失去可信度。对 QDT 这样横跨物理、算法、软件和超算的项目而言，控制叙事边界本身就是工程能力的一部分。

14 主要风险与决策边界

14.1 风险一：模型失配

数字孪生最危险的失败方式不是“太慢”，而是“看起来很准，实际上偏了”。一旦噪声模型把相关误差、非马尔可夫性、封装寄生模态或校准漂移简化得过头，整个 AI 解码与芯片设计优化都会被系统性误导。

这类风险尤其难以发现，因为很多评估流程本身也建立在简化模型之上。一个在离线验证集上表现稳定的孪生模型，可能在新的校准批次、新的控制序列或新的读出配置下快速失效。因此，模型失配不能只靠“上线前多做测试”解决，而必须在平台层面引入持续监控、漂移探测和版本回滚机制。

14.2 风险二：数据与校准负担

QDT 平台的上限取决于底层实验数据质量。没有版本化校准数据、实验元数据和跨轮次可追踪的测量记录，数字孪生只能停留在离线玩具层面。

在实践中，这往往是比算法更早出现的瓶颈。很多研究团队可以快速写出一个高质量求解器，却没有稳定的数据治理流程来支持它。结果就是模型初期看似很强，但几个月后已经无法准确对应当下硬件状态。数字孪生要想长期可用，数据治理必须被视为一等工程问题，而不是附属运维任务。

14.3 风险三：算力成本

即便采用张量网络与量子轨迹，高保真仿真依然昂贵。项目必须明确哪些任务值得用高保真求解，哪些任务应转为代理模型，否则很容易变成“烧 GPU 的研究演示”。

更现实的问题是，算力成本不仅体现在仿真本身，还体现在参数扫描、数据存储、训练迭代和回放分析上。也就是说，即便某个单次仿真可以承受，整条工作流也可能因为总吞吐量而失控。因此，平台需要在设计阶段就区分“必须精确”的计算与“足够准确”的计算，并用此区分指导资源调度。

14.4 风险四：过度承诺百万比特实时镜像

对外叙事必须克制。可实现的是**面向百万物理比特路线的多尺度孪生平台**，而不是“实时精确追踪百万比特全量子态”。后者在可见未来没有工程可行性。

这项风险看似只是传播问题，实则反向影响技术路线。一旦对外部承诺过满，团队就会被迫优先满足不合理的演示目标，而不是沿着正确的架构演进。这类偏差在项目初期尤其危险，因为它会让资源分配从“建设长期基础设施”转向“完成一次性展示”，最终损害平台生命力。

15 战略价值与长期意义

从产业与科研基础设施角度看，大型 QDT 软件的意义主要体现在四个方面：

1. 把高成本物理试错转化为高吞吐数字试错。
2. 为 AI 解码器、控制器和实验规划器提供训练环境。
3. 打通芯片设计、控制电子学、QEC 与算法软件之间的协同链。
4. 为未来容错量子计算建立“软件定义硬件”的方法论。

从这个意义上说，QDT 的地位更接近于“量子计算时代的电子设计自动化 + 仿真 + 智能运维平台”，而不只是实验室里的附属工具。

如果从更长周期看，QDT 的真正意义在于改变量子计算产业的迭代方式。没有数字孪生，很多重要决策只能依赖昂贵且低吞吐的物理试错；有了数字孪生之后，硬件、控制、纠错和系统软件之间就有可能形成类似经典半导体行业那样的前置验证与协同开发机制。这并不意味着量子计算会简单复制经典电子设计自动化产业的路径，但它意味着量子产业终于可能摆脱“每往前一步都必须先做一次昂贵实验”的低效率模式。

15.1 对不同类型机构的意义

对于**量子硬件厂商**而言，数字孪生的核心意义在于提高资本效率和研发节奏。它能够把部分流片前验证、校准策略选择和异常归因前移到数字空间，从而减少高成本硬件试错的次数。对这类机构来说，数字孪生最直接的价值不是学术影响力，而是更快迭代芯片、更快评估路线、更早发现设计错误。

对于**科研机构和国家实验室**而言，数字孪生的意义则更偏向基础设施化。它能够把分散在不同课题组中的模型、数据和实验经验沉淀成共享平台，从而避免重复造轮子，并提高跨团队协作效率。特别是在需要长期积累校准数据、解码训练数据和异常案例的研究环境中，数字孪生会逐步成为“知识保存器”和“实验记忆库”。

对于**云平台和量子软件生态参与者**而言，数字孪生的意义在于连接上层开发者与底层硬件。它不仅能提供更接近真实硬件条件的开发与验证环境，还能把高保真仿真、训练数据工厂和混合计算能力打包成服务，从而使更多算法开发者、应用研究者和系统工程师能够在不直接拥有硬件的前提下参与到量子计算生态中。长期看，这一层可能会成为量子产业中最重要的“中间平台能力”之一。

16 结论

如果问题是“现在是否值得启动一个大型量子计算数字孪生软件项目”，答案是**值得，而且窗口期就在当下**。其原因不是因为量子硬件已经成熟，而恰恰是因为硬件尚未成熟：在走向容错量子计算的过程中，行业最缺的不是又一个独立模拟器，而是能把器件、控制、纠错、AI 与超算真正编织在一起的工程平台。

如果问题是“它能否直接精确镜像未来百万量子比特机器”，答案是否定的。正确的战略定位应当是：**构建一个分层、多尺度、持续校准的大型 QDT 平台，用于芯片设计、误差校正、AI 解码训练与系统运行优化**。这个目标既现实，也足以形成长期壁垒。

A 建议的数据对象与治理要求

为了让大型 QDT 项目真正具备可持续积累能力，数据对象必须在项目早期就被结构化定义。最核心的数据对象通常包括如下几类：器件参数对象、校准对象、实验批次对象、线路对象、噪声模型对象、综合征数据对象、解码标签对象、异常事件对象和模型版本对象。每一类对象都不只是“存一些数值”，而应带有明确的上下文、时间戳、来源、适用范围和版本关系。

以校准对象为例，项目不应只保存某一时刻的频率和保真度，而应保存校准时间、作用范围、使用的拟合方法、关联的控制配置、是否人工修正以及是否通过后续验证。只有这样，平台才能在数月后回溯某次模型为什么做出特定预测。再如综合征数据对象，也不应只保存比特串，而应同时保存电路版本、噪声模型版本、硬件状态摘要、采样条件和标签生成方式，否则这些数据在后续训练与回放中会迅速失去可解释性。

治理要求方面，至少应满足四项原则。第一，**可追溯性**：每一个核心结论都应能追溯到对应的数据、模型和实验上下文。第二，**可重放性**：给定一个历史版本，应能尽量重建当时的平台输入和主要输出。第三，**可隔离性**：训练集、验证集和真实生产数据应有清晰边界，避免数据污染导致评估失真。第四，**可演化性**：数据模式必须允许未来扩展，而不是一旦增加新实验类型就整体推倒重来。

从工程经验看，治理最容易失败的地方不是“数据丢失”，而是“语义漂移”。同一个字段在不同阶段被不同团队赋予不同含义，或者同一个数据对象在多次脚本转化后悄然失去部分上下文，

都会导致平台在数月后变得难以维护。因此，数据治理不应只由平台工程师负责，而应让物理、控制、纠错和算法团队共同参与关键模式定义。

B 建议的基准套件设计原则

基准套件不应被理解为一组静态测试，而应被理解为平台演进的公共刻度。一个成熟的 QDT 基准套件最好同时覆盖四个层次：器件层、线路层、逻辑层和系统层。器件层关注频率、读出、退相干和串扰统计；线路层关注门序列、调度结构和噪声传播；逻辑层关注综合征分布、逻辑错误率和解码器迁移；系统层关注吞吐、延迟、回放成本和决策收益。

基准设计还应满足“短闭环”和“长闭环”并存。短闭环基准用于持续集成和频繁回归测试，规模较小、运行较快，主要检查平台是否在最近的代码和模型更新后发生明显退化。长闭环基准则规模更大、成本更高，用于季度或年度评审，主要回答平台是否真正提升了物理一致性、逻辑性能和决策价值。两类基准缺一不可。

此外，基准不应只包含“平均情况”，还应制度化纳入边界情况和异常情况。例如，应该有专门的基准用于测试模型对漂移、相关错误、读出异常、低频率碰撞和数据缺失的鲁棒性。现实研发中，很多失败并不是因为平均性能差，而是因为系统在罕见边界条件下崩溃。数字孪生如果只在平均情况下表现良好，就无法胜任真实工程环境。

最后，基准体系的维护权也应被制度化。一个只在项目初期定义一次、后续长期不更新的基准套件，很快就会失去代表性。更合理的做法是让基准随硬件演进、控制栈更新和使用场景变化逐步扩展，同时保留一组长期不变的核心基准作为跨时期比较的参照。这样平台既能保持可比性，也能保持现实相关性。

C 资料使用说明

本报告引用 Google Quantum AI 的公开论文、官方博客与公开路线图信息。对于“六步路线图”中的年份和量级目标，建议视为**研发方向性信号**，而不是不可调整的确切交付时间。Google 在 2023 - 2025 年间公开的核心变化，是从证明逻辑性能跨过 break-even 拐点，过渡到证明系统进入阈值以下工作区，并进一步展示逻辑扩展性，这一趋势本身比具体年份更重要。本文对 M4 - M6 的解释属于基于 Google 官方路线图图示的工程归纳，而非逐项照录产品规格。

D 参考文献与资料

覆盖说明：本节优先纳入截至 2026 年 4 月 8 日可核验的一手来源，包括 Nature/PRL/PRApplied/Nature Physics/Nature Communications 论文、arXiv 预印本，以及 Google、AWS、NVIDIA 的官方技术材料。为保证报告的当前性，2025 - 2026 年材料被显著加权。

References

- [1] F. Arute et al., Quantum supremacy using a programmable superconducting processor, Nature, 574, 505 - 510, 2019. <https://www.nature.com/articles/s41586-019-1666-5>
- [2] IBM Research, On “Quantum Supremacy”, 2019. <https://research.ibm.com/blog/on-quantum-supremacy>
- [3] Google Quantum AI, Suppressing quantum errors by scaling a surface code logical qubit, Nature, 614, 676 - 681, 2023. <https://www.nature.com/articles/s41586-022-05434-1>
- [4] Google Quantum AI, Quantum error correction below the surface code threshold, Nature, 638, 920 - 926, 2025. <https://www.nature.com/articles/s41586-024-08449-y>

- [5] Hartmut Neven, Meet Willow, our state-of-the-art quantum chip, Google Blog, 2024.
<https://blog.google/technology/research/google-willow-quantum-chip/>
- [6] Google Research, Dynamic surface codes open new avenues for quantum error correction, 2026-01-13. <https://research.google/blog/dynamic-surface-codes-open-new-avenues-for-quantum-error-correction/>
- [7] A. Eickbusch et al., Demonstration of dynamic surface codes, Nature Physics, 2025.
<https://www.nature.com/articles/s41567-025-03070-w>
- [8] Google Research, A colorful quantum future, 2025-06-23.
<https://research.google/blog/a-colorful-quantum-future/>
- [9] N. Lacroix et al., Scaling and logic in the colour code on a superconducting quantum processor, Nature, 645, 614 - 619, 2025.
<https://www.nature.com/articles/s41586-025-09061-4>
- [10] Google, Our approach to quantum computing, public document / roadmap material.
<https://ai.google/static/documents/approach-quantum-computing.pdf>
- [11] Google Quantum AI, QEC milestone. <https://quantumai.google/qecmilestone>
- [12] Google Quantum AI, Software and open source tools.
<https://quantumai.google/software>
- [13] Google Quantum AI, Cirq. <https://quantumai.google/cirq>
- [14] Google Quantum AI, OpenFermion. <https://quantumai.google/openfermion>
- [15] Google Quantum AI, TensorFlow Quantum. <https://quantumai.google/tfq>
- [16] J. Bausch et al., Learning high-accuracy error decoding for quantum processors, Nature, 634, 328 - 334, 2024. <https://www.nature.com/articles/s41586-024-07848-3>
- [17] L. Beni, O. Higgott, and N. Shutty, Tesseract: A Search-Based Decoder for Quantum Error Correction, Google Research publication page, 2025.
<https://research.google/pubs/tesseract-a-search-based-decoder-for-quantum-error-correction-2/>
- [18] D. Grbic, L. Beni, and N. Shutty, Enhancing Performance of the Tesseract Decoder for Quantum Error Correction, Google Research publication page, 2025.
<https://research.google/pubs/enhancing-performance-of-the-tesseract-decoder-for-quantum-error-correction/>
- [19] AWS Quantum Technologies Blog, How quantum digital twins can help correct quantum errors, 2026-04-01. <https://aws.amazon.com/blogs/quantum-computing/how-quantum-digital-twins-can-help-correct-quantum-errors/>
- [20] AWS Quantum Technologies Blog, Decoding Realistic Quantum Error Syndrome with Quantum Elements Digital Twins, 2026-04-02.
<https://aws.amazon.com/blogs/quantum-computing/decoding-realistic-quantum-error-syndrome-with-quantum-elements-digital-twins/>
- [21] T. Shen and D. A. Lidar, Real-time Sign-Problem-Suppressed Quantum Monte Carlo Algorithm For Noisy Quantum Circuit Simulations, arXiv:2502.18929, version dated 2025-09-10. <https://arxiv.org/abs/2502.18929>
- [22] NVIDIA Technical Blog, NVIDIA and QuEra Decode Quantum Errors with AI, 2025-03-18.
<https://developer.nvidia.com/blog/?p=97001>
- [23] NVIDIA Technical Blog, Accelerating Quantum Error Correction Research with NVIDIA Quantum, 2025-03-20. <https://developer.nvidia.com/blog/accelerating-quantum-error-correction-research-with-nvidia-quantum/>

- [24] NVIDIA Technical Blog, Streamlining Quantum Error Correction and Application Development with CUDA-QX 0.4, 2025-08-13.
<https://developer.nvidia.com/blog/streamlining-quantum-error-correction-and-application-development-with-cuda-qx-0-4/>
- [25] NVIDIA Technical Blog, Real-Time Decoding, Algorithmic GPU Decoders, and AI Inference Enhancements in NVIDIA CUDA-Q QEC, 2025-12-17.
<https://developer.nvidia.com/blog/real-time-decoding-algorithmic-gpu-decoders-and-ai-inference-enhancements-in-nvidia-cuda-q-qec/>
- [26] NVIDIA Newsroom, Worlds Leading Scientific Supercomputing Centers Adopt NVIDIA NVQLink to Integrate Grace Blackwell Platform With Quantum Processors, 2025-11-17.
<https://investor.nvidia.com/news/press-release-details/2025/Worlds-Leading-Scientific-Supercomputing-Centers-Adopt-NVIDIA-NVQLink-to-Integrate-Grace-Blackwell-Platform-With-Quantum-Processors/>
- [27] B. Villalonga et al., A flexible high-performance simulator for verifying and benchmarking quantum circuits implemented on real hardware, arXiv:1811.09599, 2018.
<https://arxiv.org/abs/1811.09599>
- [28] J. Gray and collaborators, ExaTN: exascale tensor network package for quantum circuit simulation and beyond, ORNL project materials.
<https://www.ornl.gov/research-highlight/exatn-exascale-tensor-network-package-quantum-computer-simulation>
- [29] Google Research, Towards next-generation quantum processors with cryogenic control electronics, 2024. <https://research.google/blog/towards-next-generation-quantum-processors-with-cryogenic-control-electronics/>
- [30] A. Bengtsson et al., Model-based Optimization of Superconducting Qubit Readout, Physical Review Letters, 132, 100603, 2024. <https://research.google/pubs/model-based-optimization-of-superconducting-qubit-readout/>
- [31] D. Sank et al., System Characterization of Dispersive Readout in Superconducting Qubits, Physical Review Applied, 23, 024055, 2025. <https://research.google/pubs/system-characterization-of-dispersive-readout-in-superconducting-qubits/>
- [32] P. Klimov et al., Optimizing quantum gates towards the scale of logical qubits, Nature Communications, 15, 2442, 2024. <https://research.google/pubs/optimizing-quantum-gates-towards-the-scale-of-logical-qubits/>
- [33] J. M. Kreikebaum et al., Correlated Error Bursts in a Gap-Engineered Superconducting Qubit Array, arXiv / Google Research publication page, 2025.
<https://research.google/pubs/correlated-error-bursts-in-a-gap-engineered-superconducting-qubit-array/>
- [34] E. Rosenfeld et al., Magic state cultivation on a superconducting quantum processor, arXiv / Google Research publication page, 2025.
<https://research.google/pubs/magic-state-cultivation-on-a-superconducting-quantum-processor/>
- [35] X. Li et al., Cosmic-ray-induced correlated errors in superconducting qubit array, Nature Communications, 16, 4677, 2025.
<https://www.nature.com/articles/s41467-025-59778-z>
- [36] P. M. Harrington et al., Synchronous detection of cosmic rays and correlated errors in superconducting qubit arrays, Nature Communications, 16, 6428, 2025.
<https://www.nature.com/articles/s41467-025-61385-x>
- [37] Nature Electronics, Untangling the challenges of quantum computing, Editorial, 2026-03-30. <https://www.nature.com/articles/s41928-026-01607-2>