
Vera Rubin NVL72

架构探索器使用说明

从机柜与交换网络，到基础设施信任边界和分布式推理动画。



本手册对应公开网站的7个主视图、13个图文专题和NCCL教学动画，面向架构学习、团队交流与方案讨论。

https://vera-rubin-nvl72.xuxiangyi666.workers.dev/

扫码或点击网址访问。网站公开可用，无需安装本地依赖。
版本日期：2026-10-10
本手册包含架构说明、自绘图和19张真实UI操作截图。

阅读导航

建议先用第1、2章熟悉界面，再按任务进入硬件、网络或安全主题。第13至15章解释NCCL动画；第23章提供19张真实界面截图与逐图操作说明。

01 访问网站与五分钟上手 3
02 界面、交互与阅读方式 4
03 整柜概览 5
04 计算托盘与组件照片 6
05 NVLink交换网络与Scale-Up 7
06 三级网络与带外管理 8
07 Scale-In基础设施专题 9
08 Astra控制权与信任边界 10
09 机密计算保护哪些路径 11
10 SPDM、TDISP、IDE与证明流程 12
11 BlueField-4中的Sentry 13
12 Open Agent Safety Platform 14
13 NCCL动画的域、rank和GPU 15
14 看懂Reduce-Scatter与AllGather 16
15 多Realm推理的适用性边界 17
16 官方图片、来源与公开冲突 18
17 本地运行、Cloudflare更新与分享 19
18 常见问题与验收范围 20
19 Top-of-Rack Ethernet Switches 21
20 NVLink-C2C一致性与保护 22
21 六芯片平台博客导读 23
22 NVLink 6链路加密与认证边界 24
23 真实界面操作图册 25
24 来源索引与版权说明 44

01 访问网站与五分钟上手

打开 公开网站。3D图形由访问者浏览器执行，网站没有连接真实GPU集群；界面里的粒子、数值和状态均按教学语义解释。

步骤	操作	你应看到什么
1	左侧选择“整柜概览”	机架、托盘、电源层、背部结构及整柜数量。
2	拖动、滚轮、右键；点击计算托盘	旋转/缩放/平移；进入计算托盘内部。
3	搜索gpu-72或点击GPU	右侧显示型号、规格、连接和来源编号。
4	点击“展开图文详解”	同主题的结构图、数据流步骤、原图和边界。
5	进入“NCCL推理动画”并播放	3个OS域、6个GPU及逐步归约和token演示。

建议的第一条探索路线


整柜概览 → 计算托盘 → NVLink交换网络 → 三级网络 → 安全信任链 → NCCL推理动画。硬件视图解释“在哪里、连到谁”，图文专题解释“为什么这样工作、哪些结论还不能确定”。

访问前提

建议使用支持WebGL的现代桌面浏览器。官方产品图片需要访问NVIDIA站点；图片加载失败时可以继续使用本地几何模型、规格面板和原始来源链接。

无需Cloudflare账户即可浏览公开网站；Cloudflare登录仅用于维护者发布新版本。

02 界面、交互与阅读方式




区域	主要操作
左侧导航与目录	7个视图；GPU、CPU、NIC、DPU目录；/快捷键聚焦搜索。
顶部与主视图区	来源库、PDF说明、拓扑JSON导出；本视图图文详解。
3D工具栏	切换官方图片、写实材质、标签、前后视角、展开结构与重置。
连接图层与过滤器	按NVLink、C2C、PCIe、Scale-Out、Astra、存储、OOB、电力和液冷筛选。
右侧模块详情	数量、功能、连接对象、逐项规格和来源；相关安全专题入口。

已整体放大导航、正文、规格与图例字号。页面内容较长时可以向下滚动；图文窗口有独立滚动条。按Esc或右上角×关闭图文窗口。

在3D画布上滚轮默认缩放模型；阅读页面下方的步骤和表格时，将指针移到画布外再滚动。

03 整柜概览




部件	数量	解释
Compute Tray	18	上部10个、下部8个；每托盘2CPU、4GPU。
NVLink Switch Tray	9	位于计算托盘之间，每托盘4颗ASIC，共36颗。
网络端点	144 CX9 / 18 DPU	每托盘8个ConnectX-9端点与1个BlueField-4。
后部互联	4 cartridge / 约5,000铜缆	spine为被动连接结构，不把每条示意线当成一条真实铜缆。
电源层	4 × 110kW	上下各2层；是额定容量和，不是机架实测功耗。

模型按官方DGX VR机柜图的分区组织，顶部还显示管理ToR。外形与比例用于结构解释，不可用于机房机械安装、走线或液冷工程设计。 [HW01] [HW07] [HW08]

点击计算托盘进入内部；切换后视角检查spine、cartridge、busbar和manifold。

04 计算托盘与组件照片



一个计算托盘包含两个Superchip，每个Superchip由1颗Vera CPU和2颗Rubin GPU组成。DPU与两个四端点SuperNIC板组共同提供基础设施和外部网络能力。 [HW01] [HW06] [HW90]

怎样操作


用左右箭头遍历18个托盘；点击CPU、GPU、DPU或CX9查看详情。工具栏“写实材质”展示参考官方图构建的金属外壳、冷板、管路、内存插槽与前部把手；“官方产品图”切换到原图浏览。

三条连接不能混淆

连接	职责	关键口径
NVLink-C2C	CPU与本地GPU一致性互联	1.8TB/s按Superchip聚合，不在两条分支上各算一遍。
NVLink 6	GPU进入机架交换fabric	逐GPU物理lane与端口映射待核实。
PCIe / Astra	通用设备I/O / DPU专用控制	Astra控制连接不等于所有GPU数据绕经DPU。

官方图片可能含首发规格；产品图与当前规格表不同的数值请以证据面板并列口径阅读。 [HW03] [SEC01]

05 NVLink交换网络与Scale-Up



9 个交换托盘 × 4 ASIC = 36 ASIC

全互联表示逻辑可达；一次传输不依次经过36颗ASIC。
物理lane、逐端口映射与交换密钥角色保留待核实。

主视图提供“整柜交换拓扑”和“交换托盘细节”。前者把18个计算托盘和9个交换托盘平铺，以便追踪源/目标GPU；后者展示一个托盘内4颗ASIC及金属壳体、冷板与管路。 [HW01] [HW07]


控件	作用
源GPU / 目标GPU	选择一次教学通信的两个端点；目标不能与源相同。
交换托盘 / ASIC	选择示意交换节点，查看编号与来源。不能据此推断真实物理绑定。
逐步路径	源端准备 → spine → 交换/计算 → 目标端点 → 完成与同步。
操作类型	P2P、SHARP AllReduce、MoE All-to-All。
全部拓扑	切换全柜汇聚连接和聚焦路径；虚线表示逻辑关系。

三个演示分别讲什么

P2P演示许可显存上下文中的读写路径；SHARP使用教学数值1、2、3、4说明在网SUM得到10；MoE演示按专家目的地分发激活，再由框架组织返回与组合。专家选择由模型/软件决定，不由NVLink理解token语义。 [HW07]

SHARP只适用于支持的操作、数据类型及部署。其与机密模式组合、交换端点密钥角色均不能由图形动画推定。 [SEC11]

06 三级网络与带外管理




颜色按职责组织：红色为NVLink/C2C，蓝色为Scale-Out，绿色为Astra控制，青色为存储与基础设施，灰色为BMC带外管理。它们不是OSI层级，也不表示流量一定经过同一物理通道。 [HW02] [SEC03]

网络	主要对象	典型流量
Scale-Up	CPU、GPU、NVLink交换fabric	一致性交互、collectives、peer memory。
Scale-Out	CX9与外部Spectrum-X/Quantum-X800	跨机架训练/推理的计算数据面。
Scale-In	BlueField-4、DOCA及访问fabric	数据、存储、安全、接入与基础设施运维。
带外管理	BMC、管理ToR、DPU管理入口	配置、监控、固件与恢复等管理职责。

网络视图中的对端机架、交换网络和存储为逻辑示意。可切换Spectrum-X与Quantum-X800，并用图层过滤器单独观察不同职责。 [HW02] [HW13]

BMC 1GbE有官方依据；BMC → HMC → DPU的管理关联不是已证实的串行密码证明链。 [HW01] [HW02]

07 Scale-In基础设施专题



从三级网络或专题标签进入Scale-In。其核心是让访问、存储、安全和运维跟上AI计算：BlueField提供主机之外的处理域，DOCA组织服务，Spectrum-X连接访问和存储路径。范围不只机柜内部。 [SEC03]

层次	角色	使用时关注
BlueField-4	策略、服务状态与内联加速	具体SKU、权限边界和接口配置。
DOCA服务	HBN、Flow、SNAP、Argus、DPF/DMS、Telemetry等	每种服务的实际启用与服务链。
访问fabric	连接应用、数据源和外部存储	拥塞、并发隔离、传输保护与终止点。


在图文中切换三条路径

“访问与存储”说明南北向数据职责；“管理与安全策略”说明主机外的配置和运维；“Astra延伸到Scale-Out”说明DPU管理CX9策略而CX9仍承担计算数据面。

同一DPU参与多个基础设施域，不意味着所有东西向张量都绕经它的800Gb/s外部接口。存储检查点的传输保护与落盘密钥也要分别配置。 [SEC03] [HW90]

服务、吞吐与恢复能力按完整软硬件BOM验收，不用峰值接口速率代替业务性能。

08 Astra控制权与信任边界



蓝色为租户数据面；绿色为专用管理连接。

Astra全名Advanced Secure Trusted Resource Architecture。核心职责是把SuperNIC管理权放到BlueField-4基础设施域：管理侧经DPU带外入口下发配置，DPU通过专用连接管理CX9，策略在SuperNIC硬件执行。 [SEC01] [SEC02]


站内四个阅读页签

页签	阅读重点
理念与架构	切换控制面、租户数据面、南北向服务三条路径。
策略如何执行	从管理入口、DPU控制、专用连接到硬件执行与遥测。
信任链中的位置	区分基础设施控制、Realm执行保护和可信设备I/O。
边界与原始图	查看官方Astra图及尚未披露的密码实现。

Astra模式下SuperNIC按设计锁定并由DPU管理；租户有数据面的使用权，不掌握管理接口。专用链路的承载、密码套件、握手及轮换机制未完整披露。 [SEC02] [HW90]

Astra不是Realm，不代替GPU证明、IMEX授权或租户密钥释放；Sentry和Argus也各有独立职责。

09 机密计算保护哪些路径



进入机密计算后打开图文详解。首先区分三件事：平台公开支持什么、当前部署启用了什么、租户验证到了什么。机架级TEE不表示所有部件共用一把密钥。 [SEC10] [SEC11] [SEC12]

路径	公开能力或设计要求	待核实边界
CPU / Realm内存	Arm CCA/RME；每VM独立密钥	Vera具体密钥生成、迁移、轮换和销毁实现。
CPU ↔ GPU	authenticated C2C encryption	协议报文、密钥粒度及轮换细节。
GPU ↔ GPU	GPU间NVLink encryption	端到端/逐跳、交换ASIC持钥与加密下SHARP。
外部网络与存储	单独配置传输及静态保护	实际终止点、授权与端到端覆盖。

受保护端点在计算时仍需使用可处理的数据。分析安全边界时，要明确明文可能出现在哪个端点、由谁授权，以及数据离开机架后保护是否继续成立。 [HW90]

本项目没有执行真实证明、DMA、设备配置或密钥释放。

10 SPDM、TDISP、IDE与证明流程

机制	解决什么问题	不能替代什么
SPDM	设备身份认证、测量与安全会话	PCIe枚举不等于身份认证；SPDM不等于全部TLP已加密。
TDISP	把设备接口安全地分配给TEE，并管理接口状态	不能单独替代链路数据保护。
PCIe IDE	保护实际PCIe TLP的数据通路	不能自动保护设备内部缓冲区或外部网络。


设备接口授权与IDE通路都满足前提后才允许机密DMA。图文按依赖关系解释，不把“先开放DMA、再补加密”作为可执行部署时序。 [SEC17] [SEC18] [SEC20]

从平台能力到租户可验证环境

阶段	需要核验的内容
1. 硬件与固件基线	设备身份、受信版本、根信任与测量来源。
2. CPU与guest	平台/Realm/guest证据和预期工作负载状态。
3. GPU与成员组	GPU身份、固件、安全能力、分配及组成员授权。
4. 安全I/O	SPDM、接口分配、IDE与DMA权限范围。
5. 业务密钥释放	结合证据、租户身份、授权和成员策略决定准入。
6. 撤销与恢复	设备重置、更新、移除、作业结束和证明失效。

这是工程验收框架，不声称NVL72默认部署了某种KMS、验证者或跨CVM通信组。 [SEC10] [SEC11] [SEC18]

11 BlueField-4中的Sentry



Sentry是Open Agent Safety Platform中的带外watchdog参考设计，基于DOCA与BlueField-4，在agent执行域之外持续观察和执行。它不是用于GPU集群故障治理的NVSentinel。 [SEC06] [SEC07] [SEC21]


图文专题的使用方式

在“参考架构”中切换模型访问路径和观察执行闭环；在“观察与执行”中逐步查看身份、活动关联、判定、干预与恢复；在“隔离与验收”中阅读不可绕过性、可见性与延迟条件。

验收问题	具体要问什么
必要路径	所有模型访问是否经过预期执行点，是否有旁路凭证或出口？
可见性	看到元数据、工具/策略上下文还是获授权的明文？
响应时间	起点、终点、负载、P95/P99、超时及失败策略是什么？
恢复	误报如何处理，隔离规则怎样确认和撤销，谁有恢复权限？

指定参考拓扑中的“必要模型路径”不能外推为所有NVLink流量可见，也不能推断Sentry可读取Realm私有内存。 [SEC07] [SEC19]

12 Open Agent Safety Platform




官方把平台分为应用、运行时和基础设施三层。OpenShell组织软件沙箱与策略；支持环境中的Sentry增加独立硬件观察和执行。OpenShell本身不要求BlueField-4。 [SEC07] [SEC08]

OpenShell组件	职责
Gateway	身份、生命周期和策略管理。
Supervisor	在工作负载之外检查出站访问并执行相关策略。
Sandbox	内核层的文件、进程、网络隔离与执行约束。

可验证策略、带外执行、模型路径控制、权限与可观察性匹配、共同责任，是参考体系的设计原则。站内图文把这些原则转成可检查的问题，没有运行策略证明器或认证某个实际agent。 [SEC07] [SEC09]

模型提供方、企业与基础设施方的责任不能相互替代；硬件隔离不等于自动理解全部业务语义。

13 NCCL动画的域、rank和GPU



该视图用3个OS域、6个GPU演示张量并行。选择“多个OS域”或“多个Realm VM · 概念示例”，然后播放、暂停、单步或调节速度。各阶段也可直接点击。

教学域	示例rank / GPU	权重分片
OS A / Realm A	rank0 GPU01；rank1 GPU02	W0 / W1
OS B / Realm B	rank2 GPU03；rank3 GPU04	W2 / W3
OS C / Realm C	rank4 GPU05；rank5 GPU06	W4 / W5


rank是通信组成员编号，与物理GPU编号是两个概念；创建communicator时需要建立明确且唯一的设备映射，并经主机通信机制共享unique ID。 [NC02]

职责分工

推理框架负责模型分片、输入、调度、CUDA计算和采样；NCCL负责需要的collective通信；IMEX协调跨OS显存映射元数据，不转发张量。Realm证明、设备授权和密钥释放属于独立安全机制。 [NC01] [NC02] [SEC13]

3域/6GPU只是教学子集，不宣称NVL72的默认OS/VM/GPU分配方式。

14 看懂Reduce-Scatter与AllGather



6 rank教学逻辑环；真实NCCL可选择其他算法。

演示选择6-rank逻辑Ring。每个rank的教学输入是6个标量分块；第r个rank、第c个分块的值为(r+1)×(c+1)。模型在每轮同步地发送一个分块给下一rank。

阶段	轮数	结果
Reduce-Scatter	5轮	每个rank最终拥有一个已完成求和的分块。
AllGather	5轮	传播已归约分块，使全部rank得到完整向量。
最终AllReduce	每rank相同	[21, 42, 63, 84, 105, 126]

NCCL文档确认ReduceScatter接AllGather等价于AllReduce。本项目的Ring是可复现的教学算法，实际NCCL可能根据拓扑、消息大小、版本和配置选择不同算法。 [NC01] [SEC16]

操作与观察

点击第5阶段查看Reduce-Scatter，再逐步推进5轮；第6阶段查看AllGather。页面下方的矩阵表显示每个rank的当前分块值，最终结果一致。动画随后继续后续层与token阶段。

4个教学token“机架级、互联、支撑、推理”为预设文本，不是真实大模型生成。没有推断真实时延、吞吐或带宽利用率。

15 多Realm推理的适用性边界

机架级机密计算的公开能力，与某一套跨OS、跨Realm、NCCL、IMEX和GPU分配组合的正式产品支持，是不同层次的证据。动画的Realm模式表示目标架构与需满足的条件。 [SEC10] [SEC11] [HW90]

需要成立的条件	为什么要分别确认
CPU/Realm/guest证明	工作负载身份和CPU侧隔离状态需要可验证。
GPU身份与可信设备分配	需要确认GPU、固件、接口、上下文及DMA权限。
跨域通信组与映射授权	共享对象、IMEX domain/channel和通信组成员策略必须一致。
受保护会话	跨C2C、NVLink与PCIe的保护与密钥生命周期需满足要求。
版本组合	驱动、CUDA、NCCL、IMEX、RMM/guest和DPU软件BOM需兼容。
撤销和故障恢复	退出、重置、失效成员、证明变化与密钥撤销不能遗漏。

正确的演示结论

可以从动画理解分布式推理中的角色、逻辑数据流和collective数值机制；不能据此断言多个Realm已经能够在指定Vera Rubin配置上开箱即用地共享NVLink显存。

NCCL MNNVL要求受支持系统、cuMem和有效IMEX domain；IMEX在Vera Rubin上的具体产品绑定仍需核实。 [SEC13] [SEC16]

普通多OS通信的实现证据，不应被直接转写为跨CVM机密通信的正式支持声明。

16 官方图片、来源与公开冲突

网站共登记22张官方图片外链，覆盖机柜前后、托盘、芯片、DPU/NIC、Astra、Scale-In、机密计算和Agent Safety。主视图右上参考卡、详情产品图与“官方产品图”按钮均可进入大图模式。

证据状态	如何阅读
已确认	引用的公开资料支持该项声明；不等于实机验证或默认使能。
冲突	不同官方资料的公开口径不同，界面并列保留。
待核实	当前材料不足，或具体软件/SKU/配置支持尚不清楚。

项目	本项目处理
晶体管	336 billion = 3360亿，纠正十倍换算错误。
CX9端点	当前DGX VR为800Gb/s/端点；1.6Tb/s是每GPU口径。
NVLink	单GPU3.0/3.6TB/s；整柜216/约260TB/s并列。
HBM	单GPU19.2/22TB/s并列；当前整柜约1400TB/s。1580历史快照未复现。
TLS卸载	DOCA3.5.0明确本机架所用CX9不支持TLS硬件卸载。

这些纠错对应HW03/04/05/06/07/10。图片中的首发数字不覆盖详情面板的来源与版本限定。 [HW03] [HW04] [HW05] [HW06] [HW07] [HW10]

17 本地运行、Cloudflare更新与分享

公开站点托管于Cloudflare Workers，项目名vera-rubin-nvl72。访客不需要登录；维护者更新时需使用自己的Cloudflare授权。站点只发布dist中的静态运行文件。

任务	命令或入口
本地运行	npm install npm run dev
验证	npm test npm run build
发布前检查	npm run deploy:check
更新线上版本	npm run deploy
新电脑首次授权	npx wrangler login --device
发布配置	wrangler.jsonc：assets.directory为./dist，SPA导航回退为index.html。

推荐的更新顺序

修改源码或来源数据 → 必要时运行npm run data:generate → npm test → npm run deploy → 检查首页与JS/CSS/PDF资源。不要用旧的本地ZIP覆盖更新后的构建。

如何分享

工作群分享公开网址即可：https://vera-rubin-nvl72.xuxiangyi666.workers.dev/。本PDF可由网站顶部“使用说明PDF”下载。原始官方图片依赖NVIDIA站点可达性，浏览网站无需访问维护者电脑。

Wrangler设备码过期时重新执行登录；此方式不依赖浏览器回跳localhost:8976。

18 常见问题与验收范围

现象	处理方式
模型没有显示	使用支持WebGL的浏览器；关闭过多高负载页面；仍可查看目录与图文资料。
画面卡顿	暂停粒子，关闭标签，开启过滤器里的节能模式，缩小窗口或减少同时显示的路径。
图片长时间加载	官方图为外链；可切回3D几何模型，或点击原始图片/来源页核对网络。
看不清数据或说明	页面已放大字号；向下滚动查看步骤/矩阵，图文窗口内部也可滚动。
NVLink路径像环或总线	图形是逻辑演示，真实端口连接未核实；NCCL的逻辑Ring不等于物理接线。
浏览器打不开localhost回调	发布登录使用wrangler login --device重新获取设备码；访客无需此操作。

本次验证


项目通过TypeScript和生产构建；16项自动测试覆盖拓扑、来源、数量、机柜分区及Ring归约正确性。Safari中检查了3D视图、官方图片、图文专题和NCCL单步归约结果。

尚未进行的实测

没有连接真实NVL72设备，没有执行真实NCCL、Realm证明、SPDM、DMA或策略隔离。没有跨手机/浏览器性能矩阵、实测FPS、时延、功耗和机柜液冷数据。因此本项目适合架构学习与方案交流，不替代厂商部署、工程安装或安全认证资料。

更细的项目验证与待核实清单位于源码中的VERIFICATION.md。

19 Top-of-Rack Ethernet Switches



DGX VR官方配置包含2台管理ToR，连接计算托盘BMC、BlueField-4 BMC以及交换托盘的管理资源。当前引用的DGX硬件章节未明确给出ToR SKU，本项目不从其他OEM或旧平台借用型号。 [HW01] [HW02]


概念	角色	不要混淆
管理ToR	机架顶部的Ethernet管理接入	不是GPU的NVLink数据面交换ASIC。
NVLink Switch Tray	机架内部GPU Scale-Up fabric	不是BMC 1GbE的管理交换机。
Spectrum-X / Quantum-X800	外部计算机架间的网络平台	不等于机架顶部两台管理ToR。

管理网络能说明什么

BMC管理网络用于状态、固件、电源、配置与恢复等职责；网络可达、设备身份、固件测量和管理授权仍需分别核验。BMC与HMC共同提供管理，不构成已证明的串行密码链。 [HW01]

双ToR的冗余布线、LAG/VLAN、ACL和凭证策略需按实际交付确认，不能仅从“两台”推导出完整高可用方案。

20 NVLink-C2C一致性与保护



NVLink-C2C连接Vera与本地Rubin，支持CPU主机执行与GPU加速的协作。一个Superchip包含1 CPU与2 GPU，公开1.8TB/s是这个组合的聚合双向口径。 [HW03] [HW06]

问题	解释
为什么需要C2C	提供CPU/GPU间一致性事务与数据交互，配合主机执行、内存管理和GPU任务。
是否把两个GPU带宽相加	不能将1.8TB/s在两条分支上各独占计数；分支分配细节需核验。
是否经过NVLink交换托盘	本地CPU/GPU的C2C，与GPU间的机架级NVLink 6 fabric是不同连接职责。
安全能力	官方明确authenticated C2C encryption，但未完整披露具体密码算法和密钥协议。
是否等于全柜共享OS	一致性互联不自动合并独立主机、进程、授权和虚拟机边界。

C2C、PCIe IDE、SPDM安全会话与GPU NVLink数据面分别分析，不把它们的密钥直接视为同一把。 [SEC10] [SEC11] [SEC17] [SEC18]

21 六芯片平台博客导读

站内“平台全景”按NVIDIA六芯片博客的主题组织原创图解，并与硬件指南、GPU/CPU及软件文档交叉核验。它不是博客全文翻译，也不将所有峰值拼成一个出货规格。 [HW06]

芯片	关键职责	重点口径
Vera CPU	主机执行、内存与设备编排	88 Olympus核、空间多线程；每CPU最高1.5TB LPDDR5X。
Rubin GPU	Tensor Core、HBM4、GPU TEE	3360亿晶体管；第三代Transformer Engine。
NVLink 6 Switch	机架级Scale-Up交换与SHARP	9托盘×4ASIC；全互联是逻辑可达。
ConnectX-9	跨机架计算网络端点	DGX每端点800Gb/s，博客1.6Tb/s为每GPU。
BlueField-4	独立基础设施处理与Astra	DOCA服务与硬件策略执行，不是Rubin GPU。
Spectrum-6	外部Ethernet fabric	官方博客102.4Tb/s/交换芯片；Tb/s不等于TB/s。

软件层分别组织计算、通信和模型服务：CUDA/库承载计算，NCCL承担collectives，TensorRT-LLM等引擎优化推理，Dynamo组织分布式服务，DOCA负责基础设施。 [HW06] [NC01] [SW01] [SW02]

MoE根据专家目的地分发激活并组合结果；reasoning按模型并行策略反复计算和同步，不是所有推理都使用All-to-All。能效、RAS、维护和机密计算条件也需单独评估。 [HW05] [HW06] [HW07]

计算托盘维护需按手册离线；交换托盘热插拔能力不意味着任意部件可以随时带电拆卸。

22 NVLink 6链路加密与认证边界



通用AEAD示意，不代表NVLink 6算法、报文或端点实现。

官方明确authenticated C2C encryption以及GPU间NVLink encryption。平台级端到端保护措辞，不足以单独确认NVLink 6交换ASIC的持钥、解密、逐跳或纯密文转发角色。 [SEC10] [SEC11]

通用原理与平台实现分别阅读

AEAD可以用密钥、nonce、明文和AAD生成密文与认证标签。接收端验证后才交付数据；AAD参与认证但不必保密。完整旧包可能仍具有有效标签，消息新鲜度需要协议状态检查。 [CR01] [CR02]

站内交互	预期结果
生成并接收新包	通用AES-GCM正常认证与解密。
篡改密文 / AAD	认证失败，不向应用交付明文。
重放旧包且序号检查开启	标签有效，但因序号已使用而拒绝。
关闭序号检查后重放	旧包仍可通过认证，说明AEAD不自动等于防重放。


浏览器示例采用256位AES-GCM密钥、96位IV和128位标签，仅用于教学，不是NVLink 6已披露规格。NVLink的数据算法、标签格式、密钥生命周期、重放窗口及加密下SHARP仍待核实。 [CR01] [SEC11]

23 真实界面操作图册

以下19张图均从本项目实际运行的Safari界面截取，非设计稿、AI图片或合成效果。按操作任务裁切无关边框，未修改界面数值。截图使用与上线版本相同的前端代码；本地地址不是访客访问地址。

截图拍摄日期：2026-10-10。部分截图显示NVIDIA官方图片的缩略呈现，© NVIDIA Corporation；相应原图来源见图下注记与第24章。这里不提供官方原图文件。

01 整柜与整体阅读顺序



照图操作：左侧选择“整柜概览”；中央显示整柜，右侧是当前模块详情。点击托盘进入内部；在画布外滚动可以看下方图例。

结果解读：先读18个计算托盘、9个交换托盘和72GPU数量，再沿模型进入组件。右侧每项规格都附来源；全柜聚合带宽冲突保留并列口径。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW01]

02 计算托盘：芯片、接口与管路



照图操作：选择“计算托盘”，用工具栏左右箭头遍历18个托盘；点击芯片可在右侧查看编号、规格和连接对象。

结果解读：两组Superchip各含1CPU和2GPU；前部为两个四端点SuperNIC板组，BlueField-4承担Astra管理。绿色连线是控制关联，不能推断真实PCIe布线。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW01] [HW06]

03 NVLink：选择端点与交换节点



照图操作：进入“NVLink交换网络”，在上方选择源GPU、目标GPU、示意交换托盘和ASIC；点击“显示72GPU全拓扑”可切换汇聚关系。

结果解读：两侧是按逻辑平铺的18个计算托盘，中央9个交换托盘包含36颗ASIC。GPU01到GPU38的路径是可选择的教学路径，不是已核实的逐端口走线。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW01] [HW07]

04 Scale-Up：SHARP教学步骤




照图操作：在画布下方选择“SHARP AllReduce”，再点步骤卡或“下一步”。截图位于第1步，四个GPU部分值为1、2、3、4。

结果解读：推进到交换/在网计算阶段，会展示SUM归约得到10；MoE按钮切换到按专家目的地分发的教学流程。动画不代表真实吞吐，也不确认加密条件下的SHARP实现。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW07]

05 交换托盘细节



照图操作：点击“交换托盘细节”，用上方托盘编号和ASIC下拉框选择观察对象；右侧详情同步切换到托盘或芯片。

结果解读：截图展示四颗交换ASIC、冷板、管路、金属壳体和系统管理区域。BMC/ERoT用于管理与信任的事实，不能证明交换ASIC是否持有NVLink数据密钥。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW01] [HW06]

06 三级网络与对端机架



照图操作：选择“三级网络”，在画布左上切换Spectrum-X或Quantum-X800。底部连接图层可隐藏或显示相应网络。

结果解读：蓝色连接计算网络，绿色关联Astra控制，青色通向存储/服务，灰色表示带外管理。对端机架与存储摆放用于解释职责，不是实际端口容量规划。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW02] [HW06] [HW13]

07 机密计算：保护域和不同机制



照图操作：选择“机密计算”，点击Realm、GPU TEE、IMEX、DPU或Sentry，比较它们在右侧显示的功能与边界；“展开图文详解”提供分路径说明。

结果解读：紫色执行域、GPU TEE和受保护互联共同解释机架级能力；Astra控制权、IMEX映射授权和Sentry治理有各自职责，不是共用一把机架密钥。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC10] [SEC11]

08 安全信任链：依赖关系




照图操作：选择“安全信任链”，点击根信任、固件、DPU/Astra、Realm和GPU等模块，逐个阅读要求和来源；再打开Astra专题。

结果解读：箭头表示信任依赖，不是已确认的串行握手时序。CPU、GPU、固件、接口与组成员策略需要分别验证，管理可达不等于密码证明成立。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC10] [SEC11] [SEC18]

09 Astra：数据面与控制权



照图操作：打开Astra的“理念与架构”，切换“Astra控制面”“租户计算数据面”“南北向服务”三个按钮；窗口内部可以独立滚动。

结果解读：绿色路径从管理侧经DPU到8个CX9策略执行点；租户使用数据面。专用连接的密码协议、握手和轮换没有完整公开，不能从这张图补造。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC01] [SEC02]

10 认证加密：重放测试结果



照图操作：进入“NVLink加密 → 交互验证”。依次生成新包、篡改密文、篡改AAD、重放；截图为序号去重开启后的重放拒绝。

结果解读：这是实际运行的浏览器AES-GCM教学示例：标签有效的旧包仍需新鲜度检查。关闭序号去重后再次重放会被接受。AES位数、IV和标签长度均不是NVLink6已披露参数。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [CR01] [CR02] [SEC11]

11 六芯片平台：按职责阅读




照图操作：打开“平台全景 → 六种芯片”。卡片按芯片展示职责、规格、来源与边界；继续滚动可查看完整六种芯片。

结果解读：不要把六种芯片当成六块GPU，也不要把博客首发指标、产品页现行口径和不同软件版本拼成一份保证出货的规格。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW06]

12 管理ToR：连接谁、不承载什么



照图操作：打开“管理ToR → 角色与拓扑”，沿图中管理侧到ToR、计算托盘BMC、DPU BMC和交换托盘管理资源的路径阅读。

结果解读：图示职责分工，不确认双归属、LAG、VLAN或具体布线；管理ToR不承载GPU的NVLink张量交换。当前硬件章节未给出ToR SKU，站内保留待核实。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW01] [HW02]

13 NVLink-C2C：逐步数据流



照图操作：打开“NVLink-C2C → 数据如何流动”；点左侧五个步骤或右侧“下一步”，依次查看主机执行、边界交换、保护与机架域。

结果解读：C2C连接同一Superchip中的Vera与Rubin；1.8TB/s为Superchip聚合口径。GPU进入机架级NVLink域是另一个连接职责。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW03] [HW06] [SEC10]

14 Scale-In：访问、存储与管理




照图操作：打开“Scale-In → 基础设施架构”；点击“访问与存储”“管理与安全策略”“Astra延伸到Scale-Out”观察高亮路径。

结果解读：BlueField/DOCA处于独立基础设施处理域。不同流量按各自路径运行，不要求所有GPU数据经同一个DPU外部端口；服务启用和部署参数须独立核验。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC03]

15 Sentry：独立观察与执行闭环



照图操作：打开“Sentry → 独立参考架构”，选择观察与执行闭环；继续读“隔离与验收”中的不可绕过性、可见性和延迟条件。

结果解读：DOCA/Sentry在BlueField-4独立域中关联身份、策略和活动证据。必要模型路径是指定参考拓扑的设计条件，不表示看见所有NVLink流量或Realm私有内存。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC06] [SEC07]

16 Open Agent Safety三层体系



照图操作：进入“Open Agent Safety → 三层参考体系”，再查看OpenShell组件与Sentry硬件执行两个页签。

结果解读：应用层、运行时层、基础设施层分工明确；OpenShell无需BlueField-4。Sentry是支持环境中的可选硬件治理层，不能替代软件策略和租户执行保护。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [SEC07] [SEC08]

17 多OS与Realm概念动画



照图操作：选择“NCCL推理动画”，切换多个OS或“多个Realm VM · 概念示例”；用播放、单步、速度和复位控制流程。

结果解读：画布展示3个域、6个示例rank/GPU。Realm模式明确标注支持组合待核实；这里理解的是通信职责和安全前提，没有运行真实大模型或NCCL进程。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [NC02] [SEC16]

18 AllGather：核对每个rank结果



照图操作：进入第6阶段“AllGather”，连续单步至第5轮；将指针移出3D画布并向下滚动，查看每个rank的分块矩阵。

结果解读：全部rank得到[21,42,63,84,105,126]。这是6-rank教学输入的可复现求和结果；Reduce-Scatter加AllGather等价于AllReduce，实际NCCL可选其他算法。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [NC01]

19 来源库：区分确认、冲突和未知



照图操作：点击顶部“来源与核验”，可搜索模块/规格/协议，按可信度筛选；切换“来源清单”和“官方原图”追踪资料。

结果解读：每条规格对应来源编号。截图并列展示216/约260TB/s冲突与1580TB/s待核实历史口径；“已确认”仍表示公开证据支持，不等于完成实机验收。

图源：本项目真实界面截屏；图内官方图片缩略图版权归NVIDIA。相关事实和原图出处： [HW03] [HW04] [HW07]

24 来源索引与版权说明

正文编号对应下面的原始资料。官方网页标题和URL可点击；本地文件以文档名与章节/已核实页码定位。访问与核验日期为2026-10-10。

网站官方原图通过外链展示，项目不提供可独立使用的官方原图副本。按用户要求，PDF新增实际UI截图，截图中出现的少量官方图片缩略图版权归NVIDIA，仅为说明本网站操作；独立使用或再分发原图须另行核对许可。自绘结构图不冒充NVIDIA工程图、CAD或认证结果。

[HW01] NVIDIA DGX VR NVL72 User Guide — Hardware
Rack Configuration; Compute Trays; NVLink Switch Trays; Power Shelves
https://docs.nvidia.com/dgx/dgxvr-user-guide/hardware.html

[HW02] NVIDIA DGX VR NVL72 User Guide — Networking
Network Overview; Compute Tray Network Ports; Network Interface Names
https://docs.nvidia.com/dgx/dgxvr-user-guide/networking.html

[HW03] NVIDIA Vera Rubin NVL72 产品页
NVIDIA Vera Rubin NVL72 Specs; 注1–4
https://www.nvidia.com/en-us/data-center/vera-rubin-nvl72/

[HW04] NVIDIA DGX Vera Rubin NVL72 产品页
Specifications; Preliminary information footnote
https://www.nvidia.com/en-us/data-center/dgx-vera-rubin-nvl72/

[HW05] Inside NVIDIA Rubin GPU Architecture: Powering the Era of Agentic AI
How does Rubin GPU architecture support agentic workloads?; Memory subsystem
https://developer.nvidia.com/blog/inside-nvidia-rubin-gpu-architecture-powering-the-era-of-agentic-ai/

[HW06] Inside the NVIDIA Vera Rubin Platform: Six New Chips, One AI Supercomputer
ConnectX-9; From chips to systems; Compute and NVLink switch trays
https://developer.nvidia.com/blog/inside-the-nvidia-rubin-platform-six-new-chips-one-ai-supercomputer/

[HW07] NVIDIA NVLink: The Scale-Up Network for AI Factories
World-leading performance; Built for speed and intelligent resiliency
https://developer.nvidia.com/blog/nvidia-nvlink-the-scale-up-network-for-ai-factories/

[HW08] NVIDIA Vera Rubin POD: Seven Chips, Five Rack-Scale Systems, One AI Supercomputer
Third-generation NVIDIA MGX rack-scale architecture; Compute and NVLink Switch trays
https://developer.nvidia.com/blog/?p=113993

[HW09] Maximizing AI Factory Performance per Watt with NVIDIA DSX MaxLPS
Factory power planning and MaxLPS
https://developer.nvidia.com/blog/maximizing-ai-factory-performance-per-watt-with-nvidia-dsx-maxlps/

[HW10] DOCA 3.5.0 — TLS Offload
Prerequisites / Checking Hardware Support for Crypto Acceleration
https://networking-docs.nvidia.com/doca/archive/3-5-0/doca-tls-offload

[HW11] NVIDIA ConnectX-9 SuperNIC User Manual — Introduction
Product Overview; Cryptography Accelerations; Advanced AI / HPC Networking
https://networking-docs.nvidia.com/connectx9hw/introduction

[HW12] NVIDIA Vera CPU 产品页
Features; LPDDR5X; NVIDIA NVLink-C2C
https://www.nvidia.com/en-us/data-center/vera-cpu/

[HW13] NVIDIA Quantum-X800 InfiniBand Platform
Platform Components
https://www.nvidia.com/en-us/networking/products/infiniband/quantum-x800/

[HW14] NVIDIA Spectrum-X Ethernet Platform
Platform Components
https://www.nvidia.com/en-us/networking/spectrumx/

[HW90] 文档A：NVIDIA-Vera-Rubin-NVL72-机密计算技术报告-修订版0908.docx
第1章1.1–1.3及第2章开头；第2章2.2/2.6；第4章4.1

[HW91] 文档B：NVIDIA_NVL72_公开资料技术综述.pdf
第4页 第3章；第21页来源索引R1–R6

[SEC01] Redefining Secure AI Infrastructure with NVIDIA BlueField Astra for NVIDIA Vera Rubin NVL72
What is NVIDIA BlueField Astra?; Figure 1; Extending operational workflows
https://developer.nvidia.com/blog/redefining-secure-ai-infrastructure-with-nvidia-bluefield-astra-for-nvidia-vera-rubin-nvl72/

[SEC02] SuperNIC Lockdown Key Management — NVIDIA Infra Controller
Background
https://docs.nvidia.com/infra-controller/documentation/architecture/super-nic-lockdown-key-management

[SEC03] NVIDIA BlueField-4 Powers New Scale-In Network Infrastructure for Agentic AI Factories
Scale-In accelerates north-south AI factory infrastructure; BlueField-4 architecture
https://developer.nvidia.com/blog/nvidia-bluefield-4-powers-new-scale-in-network-infrastructure-for-agentic-ai-factories/

[SEC04] DOCA Argus Service Guide — DOCA 3.5.0 archive
Introduction; Operation; Monitored Activity and Relationships; Requirements; Limitations
https://networking-docs.nvidia.com/doca/archive/3-5-0/doca-argus-service-guide

[SEC05] NVIDIA Brings Cybersecurity to Every AI Factory
April 28, 2025; runtime threat detection
https://blogs.nvidia.com/blog/cybersecurity-ai-factory-doca-argus/

[SEC06] NVIDIA Launches Open Agent Safety Platform to Secure Agents From Testing to Deployment
September 28, 2026; News Summary; Sentry description
https://nvidianews.nvidia.com/news/open-agent-safety-platform

[SEC07] NVIDIA Open Agent Safety Platform: A Reference for Continuous In-Silicon Agent Monitoring
Three open agent safety platform layers; Vera Rubin POD deployment discussion
https://developer.nvidia.com/blog/nvidia-open-agent-safety-platform-a-reference-for-continuous-in-silicon-agent-monitoring/

[SEC08] NVIDIA Open Agent Safety Platform: Secure AI Agents
FAQ: Does OpenShell require BlueField-4?
https://www.nvidia.com/en-us/solutions/ai/agent-safety/

[SEC09] OpenShell — The OpenShell Architecture
Agent Sandboxes; Supervisor; Gateway
https://build.nvidia.com/openshell/integrations

[SEC10] NVIDIA Vera CPU: Olympus Cores Built for Maximum Single-Thread Performance in Agentic AI
Confidential Compute
https://developer.nvidia.com/blog/?p=120182

[SEC11] Inside the NVIDIA Vera Rubin Platform: Six New Chips, One AI Supercomputer
Third-generation confidential computing: rack-level security; Figure 29
https://developer.nvidia.com/blog/inside-the-nvidia-rubin-platform-six-new-chips-one-ai-supercomputer/

[SEC12] Learn the architecture — Introducing Arm Confidential Compute Architecture
Realm world requirements; Memory management for Arm CCA
https://support.arm.com/documentation/den0125/latest/Arm-CCA-Hardware-Architecture?lang=en

[SEC13] Overview — NVIDIA IMEX Service
What is the NVIDIA Internode Memory Exchange Service?; Multi-Node Memory Sharing Model
https://docs.nvidia.com/deploy/imex-service/overview.html

[SEC14] IMEX Service Config Options
IMEX Service Secure Connections Configuration
https://docs.nvidia.com/multi-node-nvlink-systems/imex-guide/config.html

[SEC15] IMEX Channels
Default Channel Creation; Multi-user channel usage; Multi-node channels
https://docs.nvidia.com/multi-node-nvlink-systems/imex-guide/imexchannels.html

[SEC16] NCCL 2.30.3 User Guide — Environment Variables
NCCL_MNNVL_ENABLE
https://docs.nvidia.com/deeplearning/nccl/archives/nccl_2303/user-guide/docs/env.html

[SEC17] SPDM — DMTF Security Protocols and Data Models
Working Group Description; DSP0274/DSP0277
https://www.dmtf.org/standards/spdm

[SEC18] IDE and TDISP: An Overview of PCIe Technology Security Features
IDE; TDISP
https://pcisig.com/blog/ide-and-tdisp-overview-pcie%C2%AE-technology-security-features

[SEC19] NVIDIA_Sentry_架构与安全洞察报告.pdf（文档 C）
本地 PDF，19 页，资料截至 2026-10-09；p.1-3、5、9-12、16-19

[SEC20] Arm RME System Architecture Compliance Suite Scenario Document
Trusted device / IDE / TDISP RUN scenarios
https://github.com/ARM-software/rme-sysarch-acs/blob/main/Docs/Arm_RME_System_Architecture_Compliance_Suite_Scenario_Document.rst

[SEC21] NVSentinel Overview — v1.25.0
What it is
https://docs.nvidia.com/nvsentinel/v1.25.0/getting-started/overview/

[SEC22] Caliptra RTL — CHIPS Alliance
Caliptra overview
https://github.com/chipsalliance/caliptra-rtl

[VIS01] 用户指定视觉参考：StorageReview Vera Rubin NVL72 报道
A Cable-Free Rack Designed for Massive Scale；只作外观方向参考
https://www.storagereview.com/news/nvidia-launches-vera-rubin-architecture-at-ces-2026-the-vr-nvl72-rack

[NC01] NCCL User Guide — Collective Operations
AllReduce; ReduceScatter; AllGather; AlltoAll
https://docs.nvidia.com/deeplearning/nccl/user-guide/docs/usage/collectives.html

[NC02] NCCL User Guide — Creating a Communicator
Creating a Communicator
https://docs.nvidia.com/deeplearning/nccl/user-guide/docs/usage/communicators.html

[SW01] NVIDIA Dynamo Documentation
Overview / distributed inference serving
https://docs.nvidia.com/dynamo/

[SW02] NVIDIA TensorRT-LLM Documentation
Overview / inference optimization
https://nvidia.github.io/TensorRT-LLM/

[CR01] NIST SP 800-38D — GCM and GMAC
Authenticated encryption with associated data; IV requirements
https://csrc.nist.gov/pubs/sp/800/38/d/final

[CR02] W3C Web Cryptography API
AES-GCM; SubtleCrypto encrypt/decrypt; generateKey
https://www.w3.org/TR/webcrypto/

[USER] 用户任务说明（2026-10-10）
用户提供的规格与历史口径；非官方独立证据