Introducció als Ordinadors

Capítol 1

Característiques genèriques

Manel López

Introducció als computadors

DEFINICIONS PRÈVIES

- En un sentit genèric, un ORDINADOR és aquell aparell dissenyat per processar informació.
- Un procès es correspon a les fases o transformacions que suporta la informació per tal de resoldre un problema determinat.
- L'arquitectura d'un computador defineix el seu comportament funcional.

Arquitectura i Organització

- Arquitectura: consisteix en aquells atributs que són visibles al programador
 - Conjunt d'instruccions
 - Nombre de bits usat per representació de dades
 - Mecanismes Entrada/Sortida
 - Tècniques d'adreça
 - P.ex.:Hi ha instrucció de multiplicar?
- Organització: consisteix en com s'han implementat, típicament amagats al programador
 - Senyals de control, interfícies, tecnologia de memòria
 - P.Ex.: Hi ha unitat de multiplicació per HW o es fa per addició repetida (algoritme)?


Arquitectura i Organització

- Tota la família Intel x86 comparteixen la mateixa arquitectura bàsica
- La família System/370 comparteixen la mateixa arquitectura bàsica
- AMD i Intel comparteixen la mateixa arquitectura.
- Això proporciona compatibilitat de codi
 - Almenys cap enrere
 - Però la complexitat augmenta a cada generació.
 Potser seria més eficient començar nova arquitectura per a cada nova tecnologia e.g. RISC vs. CISC
- Organització difereix entre versions diferents

Arquitectura Incremental

Intel va apostar el seu futur a un processador d'altes prestacions. Aquest desenvolupament portaria anys. Per competir amb Zilog, Intel va desenvolupar un processador temporal anomenat 8086. La idea era que aquest processador durés poc temps al mercat i no tingués successors. Però la història no va ser així. El processador d'altes prestacions va arribar tard al mercat i era molt lent. D'aquesta manera el 8086 va seguir en el mercat i va evolucionar a un processador de 32 bits i eventualment a un de 64 bits. Els noms van anar canviant (8086, 80286, i386, i486, Pentium), però per qüestions de compatibilitat, el conjunt d'instruccions va quedar intacte...

- Stephen P. Morse, arquitecte del 8086
- Intel presenta un ISA incremental, per tal d'obtenir compatibilitat de codi
- Moltes d'aquestes instruccions són obsoletes, però tot i això, es continuen mantenint




S. P. Morse. The Intel 8086 chip and the future of microprocessor design. Computer, 50(4): 8–9, 2017.

Arquitectura Modular

- RISC V un processador *open source* amb un ISA modular
- Incorpora un nucli fonamental anomenat RV32I que permet executar un stack de SW complert.
- La modularitat prové d'extensions opcionals estàndards que el HW pot incorporar en funció de les necessitats de cada aplicació.
- Cal notificar al compilador quines extensions existeixen en el HW.
- Exemple RV32IMFD incorpora:
 - Multiplicació
 - Punt flotant de 32b
 - Punt flotant de 64b

- 10-1						
Base ISA	Instructions	Description				
RV32I	47	32-bit address space and integer instructions				
RV32E	47	Subset of RV32I, restricted to 16 registers				
RV64I	59	64-bit address space and integer instructions, along with several 32-bit integer instructions				
RV128I	71	128-bit address space and integer instructions, along with several 64-and 32-bit instructions				
Extension	Instructions	Description				
M	8	Integer multiply and divide				
Α	11	Atomic memory operations, load- reserve/store conditional				
F	26	Single-precision (32 bit) floating point				
D	26	Double-precision (64 bit) floating point; requires F extension				
Q	26	Quad-precision (128 bit) floating point; requires F and D extensions				
С	46	Compressed integer instructions; reduces size to 16 bits				

Computador com a màquina multi-nivell



Arquitectura i Organització

Nivells

Nivell Lògica Digital

- Unitats Funcionals: (ALU; Registres,..).
- Nivell portes lògiques; Computacions primitives reduïdes a operacions Booleanes (AND, OR, NOT)
- Lògica combinacional. Registres LUTs,
- A aquest nivell no hi ha concepte de programa. Simplement sequencia d'operacions a ser processades

Nivell Microprograma


- Instruccions de llenguatge màquina. Interpretades. Provoca una sèrie d'instruccions simples a ser executades en el nivell inferior Lògica-Digital
- Microprograma per cada instrucció, guardat permanentment a la memòria interna del Microprocessador

Codificació en Binari

Representem la informació. Ex: Codificació ASCII

1 2			4	5			0	1	0 1 1	1 1 1	1 1 0	0 1 0	0 0 0	1 0 0
		3			6	7	0	0						
	2													
0	0	0	0				@	Р		р	0	sp	NUL	DLE
1	0	0	0				A	Q	а	q	1	ĺ	SOH	DC1
0	1	0	0				В	R	b	r	2	"	STX	DC2
1	1	0	0				C	S	С	S	3	#	ETX	DC3
0	0	1	0				D	Т	d	t	4	\$	EOT	DC4
1	0	1	0				E	U	е	u	5	%	ENQ	NAK
0	1	1	0				F	V	f	٧	6	&	ACK	SYN
1	1	1	0				G	W	g	w	7		BEL	ETB
0	0	0	1				H	X	h	Х	8	(BS	CAN
1	0	0	1				- 1	Y	i	У	9)	HT	EM
0	1	0	1				J	Z	j	Z	:	*	LF	SUB
1	1	0	1				K	[k	{	;	+	VT	ESC
0	0	1	1				L	Ň	- 1	Ì	<	1	FF	FS
1	0	1	1				M]	m	}	=	2	CR	GS
0	1	1	1				N	Ā	n	~	>	¥.	so	RS
1	1	1	1				0		0	?	?	1	SI	US

Font: www.LookupTables.com



Source: www.LookupTables.com

Codi Màquina

- Conjunt d'instruccions fonamentals que la màquina pot executar
- Expressada en un conjunt de 0's i 1's

Llenguatge Ensamblador

- Equivalents alfanumèrics del llenguatge màquina
- Mnemònics més intel·ligibles

Ensamblador

- Programa que tradueix (un-a-un) el llenguatge ensamblador a codi màquina
- El llenguatge"nadiu" del computador és el codi màquina

Op Code	Daila reg. #5
MC68000 Assembly Language	Machine Language
MOVE.W D4, D5	0011 101 000 000 100
ADDI.W #9, D2	00000110 01 000 010 0000 0000 0000 1001

On code

Data reg #5

Data red #4

Two Motorola MC68000 Instructions

Format de les instruccions en ensamblador: S'ajusta a les característiques de la màquina.

Exemple

El format d'instruccions d'un processador consta de 3 camps. El primer correspon al OP code, el segon al operand font i el tercer a l'altre operand font, que, a més es fa servir per depositar el resultat de l'operació

El repertori d'instruccions del procesador és de 50

Si els operands es determinen donant les adreces que ocupen en la memòria principal i aquesta pot tenir un mida màxima de 64KBytes, quin serà el format de la instrucció i la longitud dels seus camps en bits.

Resposta

El Op. Code serà de 6 bits ja que amb aquests podem arribar a tenir un nº de 64 combinacions, que és superior a les 50 necessàries.

El camp dels dos operands serà de 16 bits cada un, ja que per adreçar una memòria de 64KBytes precisem de 16 bits (2¹⁶ = 65.536 = 64 KB)

Per tant el format de la instrucció serà de 38 bits


Hi ha altres possibilitats, que es veuen al capítol 3


Arquitectura i Organització

Traducció - Interpretació

Instrucció L1: 00000011 11000011

Instrucció Equivalent L2: ADD A, B






Nivell Sistema Operatiu

- Un Sistema Operatiu és un programa que proporciona un entorn en el que l'usuari pot executar altres programes de manera convenient i eficient.
- És responsable de controlar els recursos del sistema (en temps I espai), assignant recursos als programes d'usuari i monitorant la integritat del sistema
- Proporciona serveis a programes per facilitar la tasca del programador. Aquests serveis poden ser invocats per el programa d'usuari a través de crides al sistema (system calls)
- La majoria del codi generat per nivells superiors és passat directament al nivell llenguatge màquina


Llenguatges Alt-Nivell

- Llenguatges Compilats: Pascal, C, C++,Fortran, Java
- Llenguatges Interpretats: Perl, Python, JavaScript, Java
- Amaguen al programador els detalls arquitecturals de baix nivell
- Els llenguatges d'alt nivell són generalment independents de la màquina



Llenguatges Alt-Nivell

```
for (int i=0;i<N_MAX;i++){
    double b = i+CONSTANT;
    ...
}</pre>
```



BG loop

ADD R4,R2,R2

ADDI R2,1,R2

SUBI R1,1,R1

Estructura i Funció


- A cada nivell el dissenyador ha de considerar
 - Estructura: La manera amb que es relacionen uns components amb els altres.
 - Funció: L'operació dels components individuals com a part de l'estructura

Funció

- Les funcions d'un computador són:
 - Processat de dades
 - Emmagatzematge de dades
 - Moviment de dades
 - Control


Visió Funcional

Visió funcional d'un computador



Operacions (1)

- Moviment o transferència de dades
 - P.ex. Teclat a pantalla



Moviment o transferència de dades


Exemple de moviment de dades

- 1) De teclat a memòria i de memòria a pantalla (Llenguatge ensamblador i8085)
 - IN 04h (captura de dades DES DE l'adreça 04h)
 IN 04h # guardo contingut de disp. Localitzat en l'adreça 04h en registre A
 STA Memoria # guardo contingut registre A en la posició de memòria Memoria
- OUT 05h (sortida de dades CAP A l'adreça 05h)

Operacions (2)

Emmagatzematge (Data Storage)


P.ex. Dades transferides des d'un entorn extern (internet) a



Emmagatzematge (Data Storage)


- 1) De memòria a CPU
 - LOAD offset(R1), R2
- 2) De CPU a memòria
 - STORE R1, offset(R2)

Ex. [R1] = 0, offset = 2



Operacions (3)

Processat des de/a emmagatzematge




Processat i emmagatzematge


 Exemple 0000100100101101 @0 LOAD 3(R0), R1 @1 0000100111101101 LOAD 4(R0), R2 @2 0000001100101101 SUB R3,R3,R3 @3 0000100100101111 000000000101101 @4 loop: ADD R1,R3,R3 @5 0000100100101101 SUBI R2, 1, R2 **BG** loop STORE R3, 5(R0) @N

Operacions (4)

 Processat des d'emmagatzematge a Entrada/Sortida




Estructura simplificada del computador proposada per Von Neumann



Arquitectura i Organització

Nivells

Estructura Harvard. Usualment utilitzada en microcontrol·ladors i sistemes empotrats



Estructura

- Principals Components d'un Computador
 - Unitat Central de Procés (CPU)

Controla l'operació del computador I fa el processat de dades

Memòria primària

Guarda dades

Entrada / Sortida E/S


Mou dades entre el computador I l'entorn extern


Sistema de connexió (BUS)

Mecanisme que proporciona comunicacions entre els components del sistema,

BUS= conjunt de línies agrupades que condueixen senyals relacionats

Estructura – Nivell superior





Bus de sistema = constituït per 3 busos:

Dades

Adreces

Control

Bus de sistema:

- -Constituït per 50 100 linies. Cada una amb la seva funció particular.
- **Bus de dades**: Proporcionen un camí per transmetre dades entre els mòduls del sistema. Normalment consta de 8, 16 o 32 línies diferents (amplada del bus). Això determina el nº de bits a transmetre en un interval de temps.
 - 1.- L'amplada del bus és clau per determinar les prestacions del conjunt del sistema

Ex: Amplada de bus de 8 bits, instruccions de 16 bits

- -Bus d'Adreces: S'utilitza per designar la font o el destí de les dades. P.E. Si la CPU desitja llegir una paraula (8, 16, o 32 bits) de dades de la memòria, posarà la direcció de la paraula al bus de direcció.
 - i) L'amplada del bus d'adreces determina la màxima capacitat de memòria possible del sistema.
 - ii) Les línies d'adreces també s'utilitzen per adreçar els ports d'E/S.
 - iii) Els bits d'ordre més alt s'utilitzen per seleccionar una posició de memòria o un port E/S dintre del mòdul.

Ex: BUS de 8bits. La direcció 01111111 o inferiors fan referència a posicions dintre d'un mòdul de memòria. La direcció 10000000 i superiors designen dispositius conectats a un mòdul E/S,

- -Bus de control. S'utilitza per control.lar l'accés i l'ús de les línies de dades i de adreces. Això es fa ja que les línies de dades i d'adreces són compartides per tots els components, i per tant ha d'existir una forma de control.lar el seu ús.
 - i) Transmissió d'ordres: Especifiquen les operacions a realitzar
 - ii) Transmissió d'informació de temporització entre mòduls del sistema, indicant la validesa de les dades i les adreces.

Ex. Línies de control típiques:

- . Escriptura en Memòria
- . Escriptura de E/S
- . Lectura de E/S
- . Petició de Bus
- . Cesió de Bus

. . . .

Funcionament del BUS:


Si un mòdul desitja enviar una dada a un altre mòdul farà dues coses:

- 1.- Obtenir l'ús del bus
- 2.- Transferir la dada a través del bus

Si un mòdul desitja demanar una dada un altre mòdul haurà de:

- 1.- Obtenir l'ús del bus
- 2.- Transferir la petició a l'altre mòdul mitjançant les línies de control i adreces apropiades

Exemple d'ús dels busos:



Estructura - La CPU

Principals components de la CPU UNITAT DE CONTROL (UC) **CPU** • UNITAT DE PROCÉS (UP) ALU i Computador Registres altres E/S recursos Bus de CPU sistema\ BUS i connexió interna Memòria UP UC Unitat de Control


Estructura - Unitat de procés (UP)

- ALU i altres recursos:
 - Unitat aritmètico-lògica
 - Basada en sumador
 - Suma, resta, complementació, x2, /2
 - AND, OR, XOR,.. (bit-a-bit)
 - Multiplicador, Desplaçador, LUT
- REGISTRES
 - Propòsit específic:
 - IR, PC, SP, Status, AR, DR, AC
 - Propòsit general
 - Conjunt de registres (dual port)
- BUS i connexions internes
 - DADES; ADRECES; CONTROL
 - Diferents estructures de BUS dades

Estructura – Unitat de Control (UC)

- Unitat de Control cablejada (hardwired)
 - Màquina d'estats fixa.
 Diferents estratègies de disseny
- Unitat de Control Microprogramada
 - La unitat de control és en si un petit computador.
 - Una instrucció del processador és implementada amb un microprograma amb determinat nombre de microinstruccions
 - Lògica seqüencial Control de l'ordre dels events
 - Microprograma
 - Memòria del microprograma

Estructura busos. Accés MP-CPU



Estructura busos. Accés MP-CPU






Diagrama de blocs General d'un Computador



Placa Base: Chipset

North Bridge: Controla l'accés a CPU, MP i AGP

- Conecta la CPU amb MP
- Conecta la CPU amb AGP o bé
- Conecta la CPU amb PCI Express



*Font: Puente Norte - Wikipedia

North Bridge

- PCI Express és un desenvolupament del bus PCI molt més ràpid
- Es basa en el bus PCI, està pensat per fer-se servir com a bus local.
- Cada ranura d'expansió porta 1, 2, 4, 8 ó 16 carrils de dades entre la placa base i les targetes connectades.
 Pot assolir amples de banda de 500MB/s per cada canal → en el cas de fer servir x16 podem arribar a 8GB/s en cada adreça èr a PCIE 2.x
- 8 carrils tenen un ample de banda comparable a la versió més ràpida de AGP

Ranura PCI Express 1x

^{*}Font: PCI Express - Wikipedia

North Bridge

 AGP (Accelerated Graphics Port) és una especificació de bus que proporciona una connexió directa entre l'adaptador de gràfics i la memòria. És un port → Només permet

connectar un dispositiu

 Conté la majoria dels senyals del bus PCI + agregats

AGP 1.5 V


AGP Pro 1.5 V

AGP Pro Universal

Placa Base. Chipset

La funcionalitat que trobem als southbridges actuals inclou:

- •Bus PCI
- •Bus ISA
- •Bus SPI
- System Management Bus (SMBus)
- Controlador DMA
- Controlador de Interrupcions
- Controlador IDE (SATA o PATA)
- Pont LPC
- •Real Time Clock
- Administració de potencia eléctrica APM i ACPI
- •BIOS
- •Interfaç de so AC97 o HD Audio.




South Bridge

 Peripheral Component Interconnect o PCI és un bus estàndard de computadores per connectar dispositius perifèrics directament a la placa base

Molt comú en Pcs i Labtops on ha substituit al

bus ISA



South Bridge


 Industry Standard Architecture (ISA). Dissenyat per connectar targetes d'ampliació a la placa base. Baixa velocitat. Substituït per PCI




South Bridge

 Serial ATA o S-ATA (acrònim de Serial Advanced Technology Attachment) és una interfície de transferència de dades entre la placa mare i alguns dispositius d'emmagatzematge, com pot ésser el disc dur, o bé d'altres dispositius d'altes prestacions que encara s'estan desenvolupant. Serial ATA substitueix la tradicional Parallel ATA o P-ATA (estàndard que també és conegut com a IDE o ATA). El S-ATA proporciona velocitats més altes, més aprofitament quan hi ha diversos discos, més longitud de cable de transmissió de dades i capacitat per a connectar discos en calent (amb l'ordinador encès).

 Actualment és una interfície extensament acceptada i estandarditzada a les plaques mares de PC.



Placa Base: Exemple



Placa Base: Exemple

