
Descriu una estructura similar a la de la figura 4 per a una memòria 8M × 32 utilitzant xips de memòria de 512K × 8.

Figura 4: 21-bit address 19-bit internal chip address decoder 512K×8 memory chip D₁₅₋₈ D₂₃₋₁₆

- 16 xips de memòria
- Organitzada en 4 rangs de 4 xips
 - Rang: xips que comparteixen el senyal "chip-select"
- Bus = 1 rang = 4 xips = 32 bits
- Cada xip 512K × 8 bits = 512 KiB
- Memòria = 16 × 512 KiB = 8 MiB
- 2 M línies de 32 bits




Figura 4:



1. Adreça interna del xip

 Els bits 0 - 18 seleccionen un valor dels 16 xips de memòria

Figura 4:




1. Adreça interna del xip

Els bits 0 - 18
seleccionen un valor
dels 16 xips de memòria

2. Activar rang de xips

 Els bits 19 i 20 activen el 'chip select' d'un rang

Figura 4:



1. Adreça interna del xip

 Els bits 0 - 18 seleccionen un valor dels 16 xips de memòria


2. Activar rang de xips

 Els bits 19 i 20 activen el 'chip select' d'un rang

3. Llegir el valor

 Els busos de dades només llegeixen els xips activats

Figura 4:



Descriu una estructura similar a la de la figura 4 per a una memòria 8M × 32 utilitzant xips de memòria de 512K × 8.

- Mateixos xips de 512K × 8 bits
- Mateix bus de 32 bits
- De 2M × 32 a 8M × 32 bits
 - "8M línies de 32 bits"

Figura 4:

