
# Teoricopràctic 4

El camí de dades


#### Exemple de CPU senzilla

 Aquesta és una CPU de 16 bits amb 8 registres. Les instruccions que anem a estudiar són

- LOAD R1, imm(R2)
- ADD R3, R2, R3
- BEQ etiqueta
- L'objectiu és entendre el disseny del camí de dades




### Configuració



W\_Mem MUX1 MUX2 ALU SelR0 SelR1 SelR2 W\_RF W\_PC W\_IR W\_PC W\_IR W\_R@ W\_RA W\_RNZV W\_Ext

### LOAD R1, imm(R2)




Fase FETCH o càrrega de la Instrucció.

Registres implicats:

PC, IR

- -Accés a memòria (LECTURA)
- -Escriptura de PC
- -Escriptura de IR (1 cicle)

# LOAD R1, imm(R2)




Fase ACCÉS previ a memòria

Registres implicats:

R@, R2, IR

- -Accés al banc de registres
- -Escriptura de R@
- -Lectura R2
- -L'imm ve del IR (1 cicle)

### LOAD R1, imm(R2)




Fase ACCÉS a memòria i exec

Registres implicats:

R@, R2, IR

- -Accés al banc de registres
- -Escriptura de R1
- -Lectura R@
- -ALU => permet el pas (1 cicle)

#### ADD R3,R2,R3




Fase FETCH o càrrega de la Instrucció.

Registres implicats:

PC, IR


- -Accés a memòria (LECTURA)
- -Escriptura de PC
- -Escriptura de IR (1 cicle)

#### ADD R3,R2,R3



Busquem R2
Registres implicats:
ACC, R2
-Accés a banc de registres
-Escriptura en ACC
-Lectura R2
R2 => ACC
(1 cicle)

#### ADD R3,R2,R3




Busquem R3 i executem Registres implicats:

ACC, R3

- -Accés a banc de registres
- -Lectura en ACC
- -Lectura R3 i escriptura en R3
- -ALU (suma)
- -Resultat ALU es guarda en R3

(1 cicle)




Fase FETCH o càrrega de la Instrucció.

Registres implicats:


PC, IR

- -Accés a memòria (LECTURA)
- -Escriptura de PC
- -Escriptura de IR (1 cicle)



Fase de decodificació

- Analitzem el contingut de RNZV (Reg. Estat)
- Si Z == 1 MUX\_SEL = 1
- Si Z == 0 MUX\_SEL = 0




Fase ACCÉS previ a memòria MUX\_SEL = 1:

Registres implicats:

R@, R0, IR

- -Accés al banc de registres
- -Escriptura de R@
- -Lectura RO
- -L'etiqueta ve del IR (1 cicle)



MUX\_SEL = 1:
Fase ACCÉS a propera
Adreça de memòria
Registres implicats:
R@, PC
-Escriptura de PC
-Lectura R@
(1 cicle)

# Single Cycle RISC-V Processor


• Analitzem ara el nostre microprocessador...


ENTRADES
Opcode (6 bits)
Funct3 (3 bits)
Funct7 (7 bits)

SORTIDES
MUX1
MUX2
MUX3 (from Branch module)
MUX4 (from Branch module)
MUX5 (2 bits)
W\_PC
W\_RF
W\_Mem
ALU (x bits)


Dec\_Reg (5 bits)

31 30 25	24 21	20	19	15 14	12 1	1 8	7	6 0	
funct7	rs2		rs1	func	t3	$^{\mathrm{rd}}$		opcode	R-type
12	2)		Ď.	-0	10.			il.	
imm[1]	L:0]		rs1	func	t3	$^{\mathrm{rd}}$		opcode	I-type
9:				v4.	400			d:	<del>.</del>
imm[11:5]	rs2		rs1	func	t3	imm[4:	0]	opcode	S-type
	-			15	4972		18.0		
$[imm[12] \mid imm[10:5]$	rs2		rs1	func	t3 in	$\operatorname{mm}[4:1] \mid \operatorname{ir}$	nm[11]	opcode	B-type
			7	195	000		1,		1
imm[31:12]						$\operatorname{rd}$		opcode	U-type
95.								0	
imm[20] $imm[10]$	):1] i	mm[11]	imr	n[19:12]		$\operatorname{rd}$		opcode	J-type







### lw a1, offset(a2)




$A_1$	$A_0$	$Y_3$	$Y_2$	$Y_1$	$Y_0$
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0




4:1 multiplexer




#### Veure-ho al simulador...




# add a1, a2, a3




$A_1$	$A_0$	$Y_3$	$Y_2$	$Y_1$	$Y_0$
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0



4:1 multiplexer



#### Veure-ho al simulador



#### Veure-ho al simulador

