CIRCUITS ARITMÈTICS

Índex de conceptes

- Sumador Complet
- Sumador amb generació anticipada de carry
- Restador
- Sumador modificat
- ALU



Un tipus especial d'aplicacions dels circuits combinacionals són la realització de funcions aritmètiques: **suma**, resta, producte, divisió.

Sumadors

Realitzen la suma de paraules de n bits.

Per realitzar la suma de 2 bits individuals es pot fer servir un circuit que es denomina semi-sumador.

Per sumar paraules de n bits ens caldrà tenir en compte a la suma de cada bit l'arrossegament (carry) del bit anterior en ordre de significació.

Semi-sumador (S.S.)(Half Adder)


La suma de 2 bits ve donada a la taula següent:

А	В	S	С	Operació
0	0	0	0	0+0= 0
0	1	1	0	0+1= 1
1	0	1	0	1+0= 1
1	1	0	1	1+1=10 (=2)

Si simplifiquem les dues funcions **S** (suma) i **c** (carry, arrossegament) per separat tenim:

$$S = \overline{A} \cdot B + A \cdot \overline{B} = A \oplus B$$
$$c = A \cdot B$$

Així, la funció suma de 2 bits serà la donada pel circuit semisumador (Half-adder, HA):




Sumador complet (S.C.)(Full Adder)

Per sumar números de 2 o més bits cal que tinguem present l'arrossegament (*carry*) que hem generat amb el bit anteriorment

significatiu segons la taula següent:

Fent la simplificació per a les dues funcions S_i i c_{i+1} per separat obtenim el circuit següent:



Ci	A _i	B _i	Si	C _{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_{i} = (A_{i} \oplus B_{i}) \oplus c_{i}$$


$$c_{i+1} = A_{i} \cdot B_{i} + c_{i} \cdot (A_{i} + B_{i})$$

Sumador complet (S.C.)(Full Adder)

Per sumar números de 2 o més bits cal que tinguem present l'arrossegament (*carry*) que hem generat amb el bit anteriorment

significatiu segons la taula següent:

També podem realitzar el sumador complet a partir de dos semisumadors



Ci	A _i	B _i	Si	C _{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$S_{i} = (A_{i} \oplus B_{i}) \oplus c_{i}$$


$$c_{i+1} = A_{i} \cdot B_{i} + c_{i} \cdot (A_{i} + B_{i})$$

Sumador complet (S.C.)(Full Adder)

Per sumar números de 2 o més bits cal que tinguem present l'arrossegament (*carry*) que hem generat amb el bit anteriorment significatiu segons la taula següent:


Fent la simplificació per a les dues funcions S_i i c_{i+1} per separat obtenim el circuit següent:





Ripple-carry adder (propagador del carry)


Consisteix en connectar el carry de sortida del sumador i-èssim al carry d'entrada del sumador i+1-èssim.




Ripple-carry adder (propagador del carry)

Consisteix en connectar el carry de sortida del sumador i-èssim al carry d'entrada del sumador i+1-èssim.

Sumador Complet de n bits



Problema: Augmentant el nombre de bits a sumar, les etapes augmentem, per tant es sistema es molt lent (retard proporcional al nombre de bits)



Sumador amb generació anticipada del carry

Per tal de fer les sumes de forma més ràpida podem fixar-nos en com s'obté el terme d'arrossegament:

En aquest cas podeu

$$c_{i+1} = a_i \cdot b_i + (a_i + b_i) \cdot c_i = a_i \cdot b_i + (a_i \oplus b_i) \cdot c_i$$

comprovar que la XOR és equivalent a la OR, el terme 11 que li falta a la XOR l'aporta la AND a_ib_i

Definim dos termes en aquest arrossegament, el terme generador (es genera al sumador d'1 bit) i el terme propagador (generat com a conseqüència de l'arrossegament d'entrada):

Terme generador
$$G_i = a_i \cdot b_i$$

Terme propagador $P_i = (a_i \oplus b_i)$

Per tant l'arrossegament l'obtenim a partir de: $c_{i+1} = G_i + P_i \cdot c_i$

Si apliquem aquesta relació de recurrència a la suma d'n bits, tenim: c = G + P c

$$c_{1} = G_{0} + P_{0}c_{0}$$

$$c_{2} = G_{1} + P_{1}c_{1} = G_{1} + P_{1}G_{0} + P_{1}P_{0}c_{0}$$


$$c_{3} = G_{2} + P_{2}C_{2} = G_{2} + P_{2}G_{1} + P_{2}P_{1}G_{0} + P_{2}P_{1}P_{0}c_{0}$$

$$c_{4} = G_{3} + P_{3}C_{3} = G_{3} + P_{3}G_{2} + P_{3}P_{2}G_{1} + P_{3}P_{2}P_{1}G_{0} + P_{3}P_{2}P_{1}P_{0}c_{0}$$


$$c_{i} = G_{i-1} + P_{i-1}c_{i-1} = G_{i-1} + P_{i-1}G_{i-2} + P_{i-1}P_{i-2}G_{i-3} + \dots + P_{i}P_{i-1}\dots P_{1}c_{0}$$


Per tal de realitzar aquesta operació podem definir un nou bloc sumador que doni els termes suma, generador i propagador


(bloc SPG):



Per tal de realitzar la suma de 4 bits fem servir 4 sumadors SPG i un *bloc generador d'arrossegament* (**BGA4**), que realitza totes les sumes i productes dels termes generador i propagador:








Restador

Tal com s'ha vist al tema 1, per fer resta de dos números és molt útil treballar amb la representació dels números negatius en complement a 2 (Ca2): es complementa el substraend i se li suma al minuend.

El complement a 2 es realitza a partir del complement a 1 (inversió de tots el nombres) i sumant-li 1 al resultat:


- El complement a 1 el podem obtenir a partir de la funció XOR, que inverteix o no una entrada en funció del valor de l'altra entrada.
- 2. La suma d'1 la realitzem utilitzant l'arrossegament d'entrada.

Exemple: RESTADOR de dos nombres A i B de 8 bits (7 bits + 1 bit de signe) utilitzant 2 sumadors de 4 bits



Sumador / Restador

Per tal de realitzar un circuit que permeti sumar i restar es pot utilitzar una senyal de control (S/R) per tal de decidir si es fa la suma o la resta. Exemple: SUMADOR / RESTADOR de dos nombres A i B de 8 bits (7 bits + 1 bit de signe) utilitzant 2 sumadors de 4 bits



Aquí per fer-ho més complert podem fer un circuit per detectar el desbordament (overflow), es a dir detectar quan no es poden realitzar de forma correcta les operacions que ens demanen. En aquest cas es produirà desbordament quan:


- (i) Si sumem dos nombres positius (Sa=0, Sb=0) i el bit de signe del resultat és (Ss=1)
- (ii) Si sumem dos nombres negatius (Sa=1, Sb=1) i el bit de signe del resultat és (Ss=0)
- (iii) Si restem un nombre negatiu d'un positiu (Sa=0, Sb=1) i el bit de signe del resultat és (Ss=1)
- (iv) Si restem un nombre positiu d'un negatiu (Sa=1, Sb=0) i el bit de signe del resultat és (Ss=0)

La simplificació d'aquesta funció és la següent:

$$D = \overline{S_s} S_a(S_b \oplus S/R) + S_s \overline{S_a} (\overline{S_b \oplus S/R})$$

on S/R es la senyal de control que fa la suma (=0) i la resta (=1) El circuit resultant del *sumador/restador amb desbordament* és:

Exemple: SUMADOR / RESTADOR de dos nombres A i B de 8 bits (7 bits + 1 bit de signe) utilitzant 2 sumadors de 4 bits, amb detecció de desbordament



Unitats aritmètico-lògiques (ALU)

És un circuit combinacional que permet de realitzar funcions aritmètiques o lògiques en funció d'unes variables de control.

Són la unitat central dels microprocessadors i d'altres sistemes digitals.

Treballa amb paraules d'n bits i, en funció d'unes variables de control F_j , realitza una sèrie de funcions (operacions) tant aritmètiques com lògiques.


Com a exemple dissenyarem una ALU amb el següent llistat d'operacions:

Tipus	Variables de selecció F2 F1 F0			OPERACIO
Funció aritmètica	0	0	0	A + B
Funció aritmètica	0	0	1	A – B
Funció aritmètica	0	1	0	A – 1
Funció aritmètica	0	1	1	A + 1
Funció aritmètica	1	0	0	Ca2 B
Funció lògica	1	0	1	A or B
Funció lògica	1	1	0	A and B
Funció lògica	1	1	1	Transferir A

Com veiem amb 3 variables de selecció podem realitzar fins a 8 funcions diferents.




Dissenyarem una ALU de 8 bits amb 8 funcions Aritmètic/Lògiques en base al sumador modificat






Per tal de fer aquestes funcions es pot utilitzar un sumador complet igual que el presentat anteriorment, però modificat, per tal de poder extreure altres funcions necessàries apart de la suma i el *carry* out:







S'han definit unes variables de control SL i SA, així com uns blocs FA, FB i FCin que modifiquen les variables d'entrada del sumador modificat per tal de poder realitzar les operacions amb el mínim de blocs possibles.




Cal dissenyar les funcions lògiques dels blocs de selecció dels multiplexors que defineixen la sortida del ALU i les funcions lògiques de modificació de les entrades A, B i Carry in necessàries per fer les funcions que ens demanen










Tipus	Variables de selecció F2 F1 F0			OPERACIO
Funció aritmètica	0	0	0	A + B
Funció aritmètica	0	0	1	A – B
Funció aritmètica	0	1	0	A – 1
Funció aritmètica	0	1	1	A + 1
Funció aritmètica	1	0	0	Ca2 B
Funció lògica	1	0	1	A or B
Funció lògica	1	1	0	A and B
Funció lògica	1	1	1	Transferir A

En base a la taula de funcions construïm la taula de la veritat dels blocs que hem de dissenyar

F2	F1	F0	Operació	MA[70]	MB[70]	FCin	Sortida	SA	SL
0	0	0	A + B	A[70]	B[70]	0	S	1	X
0	0	1	A – B	A[70]	/B[70]	1	S	1	X
0	1	0	A – 1	A[70]	11111111	0	S	1	X
0	1	1	A + 1	A[70]	00000000	1	S	1	X
1	0	0	Ca2 B	00000000	/B[70]	1	S	1	X
1	0	1	A or B	A[70]	B[70]	X	OR	0	0
1	1	0	A and B	A[70]	B[70]	X	AND	0	1
1	1	1	Transferir A	A[70]	11111111	X	AND	0	1





Per calcular MA i MB haurem de postular amb quines portes es podem trobar aquestes funcions de sortida de cada bloc.


Ara ja podem calcular els mapes de Karnaugh de FCin, SA i SL (on hi ha 0's, 1's i X's) en funció de F2, F1 i F0.


F2	F1	F0	Operació	MA[70]	MB[70]	FCin	Sortida	SL	SA
0	0	0	A + B	A[70]	B[70]	0	S	X	1
0	0	1	A – B	A[70]	/B[70]	1	S	X	1
0	1	0	A – 1	A[70]	11111111	0	S	X	1
0	1	1	A + 1	A[70]	00000000	1	S	X	1
1	0	0	Ca2 B	00000000	/B[70]	1	S	X	1
1	0	1	A or B	A[70]	B[70]	X	OR	0	0
1	1	0	A and B	A[70]	B[70]	X	AND	1	0
1	1	1	Transferir A	A[70]	11111111	X	AND	1	0




Disseny de les funcions de control de sortida (SA i SL) i FCin

F2	F1	F0	FCin	SA	SL
0	0	0	0	1	X
0	0	1	1	1	X
0	1	0	0	1	X
0	1	1	1	1	X
1	0	0	1	1	X
1	0	1	X	0	0
1	1	0	X	0	1
1	1	1	X	0	1








F2	F1	F0	MA[70]	FA
0	0	0	A[70]	1
0	0	1	A[70]	1
0	1	0	A[70]	1
0	1	1	A[70]	1
1	0	0	00000000	0
1	0	1	A[70]	1
1	1	0	A[70]	1
1	1	1	A[70]	1

Per implementar el **bloc FA** cal que fem que MA sigui igual a A excepte en el cas 100, llavors la MA valdrà 00...0. Això es pot aconseguir amb una porta AND de 2 entrades a cadascun dels bits A_i,

Quan F2=1, F1=0 i F0=0, el senyal FA=0, per tant cadascun dels bits MA[i]=0



Les condicions pel **bloc FB** són més complexes, ja que ens cal:

- Poder complementar o deixar passar (realitzable amb portes XOR)
- Posar tot a 1 (realitzable amb portes OR)
- Posar tot a 0 (realitzable amb AND o NOR, o complementant l'anterior)


Definirem 2 blocs:

- FB' (control de porta OR) i
- FB" (segona entrada de la porta XOR)

FB'	FB"	- MB[i]
B[i] —		

F2	F1	F0	MB[70]
0	0	0	B[70]
0	0	1	/B[70]
0	1	0	11111111
0	1	1	00000000
1	0	0	/B[70]
1	0	1	B[70]
1	1	0	B[70]
1	1	1	11111111

FB'	FB"
0	0
0	1
1	0
1	1
0	1
0	0
0	0
1	0



$$FB"=/F_2F_0+F_2/F_1/F_0$$

 $FB' = /F_2F_1 + F_1F_0$

Bloc

Les condicions pel **bloc FB** són més complexes, ja que ens cal:

- Poder complementar o deixar passar (realitzable amb portes XOR)
- Posar tot a 1 (realitzable amb portes OR)
- Posar tot a 0 (realitzable amb AND o NOR, o complementant l'anterior)

Bloc $F_2 F_1 F_0$

MB[i]

Definirem 2 blocs:

Si ho fem amb ANDs enlloc d'ORs

FB"

B[i]


FB'\

0


- FB" (control de porta AND) i
- FB'v (segona entrada de la porta XOR)

F2	F1	F0	MB[70]
0	0	0	B[70]
0	0	1	/B[70]
0	1	0	11111111
0	1	1	00000000
1	0	0	/B[70]
1	0	1	B[70]
1	1	0	B[70]
1	1	1	11111111


FB"	FB'V
1	0
1	1
0	1 1
0	0
1	1
1	0
1	0
0	1














Per fer més opcions hem de fer combinacions de portes








Sortides Zero i BS

- La Sortida Zero és una sortida que dóna un 1 quan tots els bits del resultat (OUT[7..0]) són 0, per tant és una funció NOR dels 8 bits
- La BS, és directament el bit de signe del resultat
- Aquestes dues sortides són útils quan es vol implementar una comparació amb l'ALU. Les comparacions es fan amb una resta i la sortida Zero indica la igualtat i quan A i B són diferents el BS indica quin és el més gran

A.L.U. 74181 Pin-out



Variables de control

M mode d'operació: lògica (M=1) o aritmètica (M=0)

S selecció de funció (16 de lògiques i 16 d'aritmètiques)

Sortides aritmètiques

 $EQ = F_3F_2F_1F_\theta$ detecció de sortida zero

 $C_{out} = 0$ (sortida < 16) o I (sortida \geq 16)

P,G termes propagat i generat de la suma aritmètica

Exemple d'una ALU comercial

Taula de funcions de l'ALU 74181

$S_3S_2S_4S_\theta$	M=I	M=0
0000	F=A'	$w=v(A)+v(C_{in})$
0001	F=(A+B)'	$w=v(A+B)+v(C_{in})$
0010	F=A'B	$w=v(A+B')+v(C_{in})$
0011	F=(0,0,0,0)	$w=v(C_{in})$
0100	F=(AB)'	$w=v(A)+v(AB')+v(C_{in})$
0101	F=B'	$w=v(A+B)+v(AB')+v(C_{in})$
0110	F=XOR(A,B)	$w=v(A)-v(B)-v(C'_{in})$
0111	F=AB'	$w=v(AB')-v(C'_{in})$
1000	F=A'+B	$w=v(A)+v(AB)+v(C_{in})$
1001	F=XNOR(A,B)	$w=v(A)+v(B)+v(C_{in})$
1010	F=B	$w=v(A+B')+v(AB)+v(C_{in})$
1011	F=AB	$w=v(AB)-v(C'_{in})$
1100	F=(1,1,1,1)	$w=v(A)+v(A)+v(C'_{in})$
1101	F=A+B'	$w=v(A+B)+v(A)+v(C_m)$
1110	F=A+B	$w=v(A+B')+v(A)+v(C_{in})$
1111	F=A	$w=v(A)-v(C'_{in})$