LUCRAREA NR. 5 CIRCUITE LOGICE COMBINAȚIONALE MSI

1. Scopul lucrării

Se studiază și se verifică funcționarea unor componente integrate pe scară medie (MSI – Medium Scale Integration): demultiplexor, multiplexor, decodificator. Se studiază și se verifică funcționarea convertorului de cod din binar natural în cod Gray (binar reflectat). Se studiază comportarea unor circuite combinaționale MSI conform descrierii funcționale din catalog: detector/generator de paritate, codificator prioritar.

2. Considerații teoretice

Blocurile constitutive ale dispozitivelor numerice sunt unități mai mari decât porțile logice obișnuite. În tehnologia MSI se încadrează circuitele integrate pe scară medie, și anume cele care cuprind 50-500 de tranzistori integrați.

Circuitele integrate MSI oferă utilizatorului structuri logice mai complexe, disponibile ca module standard. Din acest motiv, sinteza cu circuite integrate SSI (Small Scale Integration) se utilizează în prezent numai acolo unde nu pot fi folosite circuitele cu înalt grad de integrare. În mod obișnuit circuitele logice elementare sunt necesare pentru a realiza adaptări sau interfațări ale circuitelor integrate MSI și LSI (Large Scale Integration) standardizate, care nu satisfac întotdeauna cu exactitate toate cerințele proiectului.

Anumite combinații ale unui număr relativ mic de porți logice reprezintă funcții care se întâlnesc foarte des și constituie ceea ce am putea numi un al doilea nivel de circuite elementare - MSI. Întotdeauna forma ecuațiilor logice care dorim să fie implementate cu circuite MSI trebuie corelată cu circuitele integrate MSI disponibile în cataloage. Din acest motiv, un sistem de proiectat trebuie definit mai întâi sub formă de blocuri MSI și LSI, iar momentul în care se trece la scrierea ecuațiilor logice trebuie amânat cât mai mult.

2.1 Demultiplexorul (DMUX)

Demultiplexarea este operația de distribuire a unui semnal sursă x la mai multe destinații y_i în funcție de valoarea unor semnale de selecție \mathbf{s} . În mod evident, semnalul \mathbf{s} denotă un index, un număr. Pentru a deriva un circuit dintr-un demultiplexor, este necesar să stabilim o codificare a întregilor în termenii semnalelor numerice. Codificarea standard este cea binară, care se bazează pe ipoteza de pornire că valoarea binară a unui semnal ("0" sau "1") este luată drept valoare numerică și că fiecare componentă a semnalului (\mathbf{s}_0 , \mathbf{s}_1 , ...) este un termen ponderat în suma \mathbf{s} , și anume:

$$s = s_0 \cdot 2^0 + s_1 \cdot 2^1 + s_2 \cdot 2^2 + \dots + s_i \cdot 2^i + \dots$$
 (5.1)

Funcția demultiplexorului o exprimăm ca:

$$y_i = (\mathbf{if} \ i = s \ \mathbf{then} \ x \ \mathbf{else} \ 0)$$

 $y_i = x \bullet (i = s)$

Circuitul rezultant este prezentat în figura 5.1, împreună cu simbolul utilizat pentru demultiplexor.




Figura 5.1 Demultiplexorul 1:2

Pentru a obține un demultiplexor cu mai multe ieșiri, se folosește tehnica de *cascadare*: un demultiplexor cu 2^n ieșiri poate fi într-adevăr obținut prin cascadarea a n nivele de demultiplexoare cu 2 ieșiri (cum se poate vedea în figura 5.2 pentru n=2). Se vorbește despre un demultiplexor I-la- 2^n .




Figura 5.2 Cascadarea demultiplexoarelor

Dacă intrarea \mathbf{x} este menținută constantă la valoarea 1 logic, atunci $y_s = 1$ și toate celelalte ieșiri sunt 0. În acest caz, demultiplexorul acționează ca un *decodificator* al cuvântului de cod binar \mathbf{s} (iar \mathbf{x} este numit *semnal de validare (enable)*). Așadar, termenii de demultiplexor și decodificator sunt adeseori folosiți ca echivalenți în practică.

Există mai multe tipuri de demultiplexoare disponibile: 1-la-2 (prezentat anterior), 1-la-4, 1-la-8, 1-la-16 etc. (figura 5.3):




Figura 5.3 Demultiplexoare 1:4 și 1:8

2.2 Multiplexorul (MUX)

Circuitele de multiplexare sunt circuite logice combinaționale care permit trecerea datelor de la una din intrări spre o ieșire unică. Un multiplexor este inversul demultiplexorului. Funcția sa constă în a uni mai multe surse x_i către o destinație unică y în funcție de semnalul de selecție \mathbf{s} . Din acest motiv el mai este numit și selector.

Funcția multiplexorului poate fi exprimată astfel:

$$y = (\mathbf{if} \ s \ \mathbf{then} \ x_1 \ \mathbf{else} \ x_0)$$

 $y = x_0 \cdot \bar{s} + x_1 \cdot s$

Circuitul rezultant are două intrări și este prezentat în figura 5.4, împreună cu simbolul utilizat pentru multiplexor.




Figura 5.4 Multiplexor 2:1

Cascadarea se face în mod analog cu cea a demultiplexoarelor.

Aceste circuite se găsesc și în formă integrată, în capsule MSI. Prezentăm în continuare un multiplexor cu 4 intrări: selectarea intrărilor se face cu 2 biți (figura 5.5):




Figura 5.5 Multiplexor 4:1

Implementarea din 3 MUX 2:1 (prin cascadare) duce la realizarea unui MUX 4:1 folosind schema bloc (figura 5.6):




Figura 5.6 Multiplexor 4:1 obținut prin cascadarea a trei multiplexoare 2:1

Circuitul poate fi implementat cu porți TTL sau folosind 3 circuite integrate specializate MUX 2:1.

Prezentăm simbolul circuitului multiplexor integrat MSI 4151 cu trei intrări de selecție (adresă) care realizează funcția (figura 5.7):

 $Y = \overline{CBA} \bullet D_0 + \overline{CBA} \bullet D_1 + \overline{CBA} \bullet D_2 + \overline{CBA} \bullet D_3 + \overline{CBA} \bullet D_4 + \overline{CBA} \bullet D_5 + \overline{CBA} \bullet D_6 + \overline{CBA} \bullet D_7$ când ENABLE = 0. Pentru ENABLE = 1 ieşirea circuitului este Y = 0.




Figura 5.7 *Multiplexor MSI* 8:1 (4151)

2.3 Decodificatorul

Decodificatorul este un circuit logic combinațional cu funcția de a asigura o singură ieșire a circuitului activă la un moment dat, pentru o combinație (cuvânt de cod binar) corespunzătoare a variabilelor de intrare. În general ieșirile decodificatoarelor sunt active pe "0" logic, deoarece implementarea lor este realizată cu porți de tip ŞI-NU. Vom studia ca exemplu decodificatorul BCD-zecimal, care decodifică intrările din cod BCD în zecimal. Circuitul MSI corespunzător este 442. În figura 5.8 este prezentat simbolul circuitului 442, iar în tabelul 5.1 tabelul lui de adevăr.




Figura 5.8 *Decodificator MSI BCD-zecimal (442)*

Intrări - BCD Ieşiri - zecimal NrВ D \mathbf{C} A INVALID

Tabelul 5.1 Tabelul de adevăr al decodificatorului BCD-zecimal

2.4 Convertor de cod din binar natural în binar reflectat (Gray)

Un convertor de cod este un circuit combinațional cu ieșiri multiple care realizează conversia unui cuvânt dintr-un cod în alt cod.

Se consideră că la intrare se aplică un cuvânt în cod binar natural pe 4 biți $B_3B_2B_1B_0$, iar la ieșire se obține cuvântul în cod Gray (binar reflectat), tot pe 4 biți, $G_3G_2G_1G_0$.

În tabelul 5.2 se prezintă funcționarea convertorului de cod din binar natural în binar reflectat (Gray).

B 3	B ₂	B ₁	B ₀	G ₃	G ₂	G ₁	G ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

Tabelul 5.2 *Tabelul de adevăr al unui convertor de cod din binar natural în binar reflectat*

Expresiile funcțiilor de ieșire, după minimizare, sunt (5.2):

$$G_{0} = B_{1} \bullet \overline{B_{0}} + B_{0} \bullet \overline{B_{1}} = B_{1} \oplus B_{0}$$

$$G_{1} = B_{2} \bullet \overline{B_{1}} + B_{1} \bullet \overline{B_{2}} = B_{2} \oplus B_{1}$$

$$G_{2} = B_{3} \bullet \overline{B_{2}} + B_{2} \bullet \overline{B_{3}} = B_{3} \oplus B_{2}$$

$$G_{3} = B_{3}$$

$$(5.2)$$

Implementarea funcțiilor obținute pentru ieșirile convertorului de cod se poate face cel mai simplu utilizând porți logice SAU-EXCLUSIV, ca în figura 5.9.




Figura 5.9 Convertor de cod din binar în binar reflectat (Gray)

2.5 Detector / generator de paritate

Circuitul integrat 4180 din figura 5.10 reprezintă un detector / generator de paritate pe 9 biți (8 biți în cuvântul de cod transmis + bitul de paritate), a cărui comportare este descrisă în tabelul 5.3. Acest gen de circuite se folosește mai ales în transmisii de date, pentru verificarea corectitudinii transmisiei.

Tabelul 5.3 *Tabelul de adevăr al unui detector / generator de paritate*

Intra	Ieşiri				
Σ de valori de	EI	OI	Σpar	Σimpar	
1 de la A la H					
Par	1	0	1	0	
Impar	1	0	0	1	
Par	0	1	0	1	
Impar	0	1	1	0	
X	1	1	0	0	
X	0	0	1	1	

În funcție de operația efectuată, generare sau detectare de paritate, intrările EI (pentru paritate pară) și OI (pentru paritate impară) sunt folosite ca și bit de paritate (bitul 9).

Lungimea cuvintelor a căror paritate se generează / verifică poate fi extinsă prin cascadarea circuitelor 4180.




Figura 5.10 Detector/generator de paritate 4180

2.6 Codificator prioritar

Circuitul din figura 5.11 reprezintă un codificator prioritar, iar în tabelul 5.4 este prezentată funcționarea lui. Dacă intrarea de activare EI=0 și cel puțin una dintre intrările 0 - 7 este activă (nivel logic 0) atunci ieșirile A_2 , A_1 , A_0 iau valoarea corespunzătoare codului celei mai prioritare intrări active (7 este intrarea cea mai prioritară). În cazul în care cel puțin o intrare este activă, ieșirea GS este 0. Dacă EI=0 și nici o intrare nu este activă, atunci ieșirea EO=0.

Tabelul 5.4 *Tabelul de adevăr al codificatorului prioritar*

Intrări									Ieşiri				
EI	0	1	2	3	4	5	6	7	A2	A1	A0	GS	EO
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	X	0	1	1	1	0	1	1	0	1
0	X	X	X	0	1	1	1	1	1	0	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1




Figura 5.11 Codificatorul prioritar integrat MSI 4148

3. Desfășurarea lucrării

- 1. Se realizează circuitul din figura 5.1 și i se verifică funcționarea conform ecuatiilor.
- 2. Se realizează circuitele din figurile 5.2, 5.3 și 5.4 și se verifică functionarea lor.
- 3. Verificați comportarea circuitului multiplexor 8:1, 4151 (figura 5.7) și a circuitului decodificator BCD zecimal 442 (figura 5.8).
- 4. Verificați comportarea circuitului detector / generator de paritate 4180 (figura 5.10) și extindeți domeniul la 16 biți.
- 5. Verificați comportarea circuitului codificator prioritar 4148 (figura 5.11).
- 6. Implementați funcția:

$$f(A, B, C, D, E) = A + \overline{C} \bullet D + B \bullet \overline{D} + \overline{B} \bullet D + \overline{B} \bullet C \bullet E$$

folosind *numai* un multiplexor. Sunt disponibile semnalele "0", "1" și variabilele numai în forma directă, nu și negate. Verificați practic corectitudinea implementării.

7. Verificați practic comportarea convertorului de cod din codul binar natural în codul Gray (binar reflectat) (figura 5.9), conform tabelului de adevăr și ecuațiilor.