

东南大学

《数字逻辑与计算机体系结构（含实验）》

实验报告

实验二 组合逻辑与设计

姓 名：赵舞穹

学 号：61520522

同 组：郑瑞琪

学 号：61520523

专 业：工科试验班

实 验 室：计算机硬件技术

实验时间：2021 年 11 月 5 日

报告时间：2022 年 4 月 13 日

评定成绩：

评阅教师：冯熳

目录

一. 实验目的与内容

1. 进一步熟悉数字逻辑与硬件接口基本实验仪器的使用及 TPC 实验装置中基本数字逻辑单元的基本原理和组成结构, 学会利用开关输入/LED 发光管/8 段数码管输出电路及示波器、电平逻辑笔等验证测试组合逻辑基本特性;
2. 分析掌握 TPC 实验装置板上组合逻辑电路(开关电平转换、LED 发光管驱动、与或非门、74LS244 三态总线缓冲器)、扩展 CD4518 译码器(BCD-7 段数码管)的工作原理和实验方案, 完成接线、演示功能及特性验证;
3. 在认识 HDL 和 FPGA 设计工具软件基本概念、功能、逻辑设计流程的基础上, 学习掌握 FPGA 数字系统基于门级(原理图)、数据流和行为描述的 HDL 模型的基本开发方法, 通过实践理解开发组合逻辑设计过程;
4. 完成典型实验电路的 HDL 模型搭建、模块编程、配置、调试、分析环节, 完成仿真运行分析和输入输出演示实验, 掌握基于工具软件的组合逻辑设计概念和设计流程.

二. 基本实验原理

实验器材 1

- 清华科教仪器厂 TPC-ZK-II_PCI 微机接口实验装置
- EEEEC-020A 计算机组成实验箱一台(自带电压表)
- RIGAL DG1022U 25MHz 双路波形发生器
- RIGOL DS1072E-EDU 70MHz 双踪数字记忆示波器
- Xilinx Vivado Hx 2017.4
- Ubuntu 20 / Windows 11 (x86_64) (主要实验于 Ubuntu 平台完成)
- 没有具体的开发板, 仅限于线上仿真和使用 Verilog 进行电路设计

(一) 三态总线缓冲器特性实验

1. 简单组合逻辑

利用与门、或门和非门搭建图 ?? 组合逻辑电路, 输入接开关, 输出接指示灯. $in = 000 \sim 111$.




图 1: 简单组合逻辑电路特性

通过理论分析, 可以得到其真值表如表 ?? 所示.

in_0	in_1	in_2	S_1	S_2	S_3	out
0	0	0	0	0	1	1
0	0	1	0	1	0	0
0	1	0	0	0	1	1
0	1	1	0	1	0	0
1	0	0	0	0	1	1
1	0	1	0	1	0	0
1	1	0	1	1	0	0
1	1	1	1	1	0	0

表 1: 简单组合逻辑电路的真值表

我们也可以写出其布尔表达式:

$$out = \overline{(in_0 \times in_1)} + in_2 = (\overline{in_0} + \overline{in_1})\overline{in_2}. \quad (1)$$

2. 三态总线缓冲器

三台总线缓存器相当于三态门（three-state logic）的叠加，三态门的主要情况如下^{wiki:3logic}：

In digital electronics three-state, tri-state, or 3-state logic allows an output or input pin/pad to assume a high impedance state, effectively removing the output from the circuit, in addition to the 0 and 1 logic levels.

This allows multiple circuits to share the same output line or lines (such as a bus which cannot listen to more than one device at a time).

Three-state outputs are implemented in many registers, bus drivers, and flip-flops in the 7400 and 4000 series as well as in other types, but also internally in many integrated circuits. Other typical uses are internal and external buses in microprocessors, computer memory, and peripherals. Many devices are controlled by an active-low input called OE (Output Enable) which dictates whether the outputs should be held in a high-impedance state or drive their respective loads (to either 0- or 1-level).




图 2: 三态门^{wiki:3logic}

完整的三态总线驱动器见图 ??.

(二) 扩展 CD4518 译码器（BCD-7 段数码管）应用

CD4511BC 是一 BCD-7 段数码管的译码驱动器，引脚功能如图 ??，真值表如图 ??.




图 3: CD4511 BCD-7 段显示译码驱动器^{guide}

Inputs							Outputs							Display
LE	BI	LT	D	C	B	A	a	b	c	d	e	f	g	
X	X	0	X	X	X	X	1	1	1	1	1	1	1	B
X	0	1	X	X	X	X	0	0	0	0	0	0	0	
0	1	1	0	0	0	0	1	1	1	1	1	1	0	0
0	1	1	0	0	0	1	0	1	1	0	0	0	0	1
0	1	1	0	0	1	0	1	1	0	1	1	0	1	2
0	1	1	0	0	1	1	1	1	1	1	0	0	1	3
0	1	1	0	1	0	0	0	1	1	0	0	1	1	4
0	1	1	0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	0	1	1	1	1	1	1	0	0	0	0	7
0	1	1	1	0	0	0	1	1	1	1	1	1	1	8
0	1	1	1	0	0	1	1	1	1	0	0	1	1	9
0	1	1	1	0	1	0	0	0	0	0	0	0	0	
0	1	1	1	0	1	1	0	0	0	0	0	0	0	
0	1	1	1	1	0	0	0	0	0	0	0	0	0	
0	1	1	1	1	1	0	0	0	0	0	0	0	0	
0	1	1	1	1	1	1	0	0	0	0	0	0	0	
1	1	1	X	X	X	X				*				*

图 4: CD4511 BCD-7 段显示译码驱动器真值表^{guide}

我们可以给出其逻辑表达式：

$$\left\{ \begin{array}{ll} a = \sum m(0, 2, 3, 5, 7, 8, 9) & = D + AB + AC + \bar{A}\bar{C} \\ b = \sum m(0, 1, 2, 3, 4, 7, 8, 9) & = D + \bar{C} + AB + \bar{A}\bar{B} \\ c = \sum m(0, 1, 3, 4, 5, 6, 7, 8, 9) & = D + \bar{B} + A \\ d = \sum m(0, 2, 3, 5, 6, 8) & = B + \bar{A}\bar{C} \\ e = \sum m(0, 2, 6, 8) & = \bar{A}\bar{D} \\ f = \sum m(0, 4, 5, 6, 8, 9) & = \bar{A}\bar{B} + \bar{B}C + \bar{B}D + \bar{A}C \\ g = \sum m(2, 3, 4, 5, 6, 8, 9) & = D + AC + B\bar{C} + \bar{B}C \end{array} \right. \quad (2)$$

式中从最小项表达式化为逻辑表达式使用卡诺图（注意有 $d(10, 11, 12, 13, 14, 15)$ ）。

三. 实验内容

（一）三态总线缓冲器特性实验

1. 简单组合逻辑

利用实验箱上与门、或门和非门搭建图 ?? 组合逻辑电路，输入接开关，输出接指示灯. $in = 000 \sim 111$. 真实电路如图 ?? 所示.




图 5: 简单组合逻辑的真实电路连接

注意 1: 示波器的使用

注意示波器需要和实验箱共地，否则无法测出实际有效的波形.

结果分析 1

通过观测示波器高低电平判断以及 LED 灯的现实，我们发现结果与表 ?? 一致，验证了简单组合逻辑电路.


2. 三态总线缓冲器

接线如图 ??，利用实验箱简单输入接口实验区的三态总线缓冲器 74LS244（实际为双向缓冲器 74LS245 单向模式工作，即 DIR 接高电平，A→B）。接线：


注意 2

期间需要断开 PC 机总线。

排线 1 一端接逻辑开关输入 JP1（K0-K7），一端接总线缓冲器输入端 JP11（IN7—IN0）；
排线 2 一端接总线缓冲器输出/JP12（O7—O0），一端接 LED 指示灯显示/JP2（L7—L0）。
按动开关 K7 控制使能端，记录示波器观察缓冲器输出（L7-L0）及指示灯状态等结果；



(a) 原理图



(b) 接线图

图 6：8 路三态总线驱动器特性guide




图 7：8 路三态总线驱动器的真实电路连接

结果分析 2

没有触发时，指示灯不变；经过触发，可以显示触发前对应开关的取值。

(二) 扩展 CD4518 译码器（BCD-7 段数码管）应用

在实验箱扩展实验区顶头插入 CD4511 芯片，引脚 Pin16-Vcc (+5V)，Pin8-GND；引脚 Pin(6) D、(2)C、(1)B、(7)A 分别接开关 K3-K0；引脚 Pin(5) LE 接低电平，引脚 Pin(4) BI 和 (3)LT 接高电平。引脚 Pin(9-15) a-g 分别接数码管段选 JP3(A—DP)（可借用 8255 的 PA 排线与插孔 PA0-PA6 过渡，如图 1-7）。带显示 LED 数码管位选 S_x ($x = 0 \sim 7$) 接高电平。

利用 8421 开关 K3-K0 拨码输入 0000-1001B。




图 8: CD4511 BCD-7 段显示译码实际电路

结果分析 3

通过控制开关 K3-K0 作为输入的 8421 码，成功显示数字，并且与图 ?? 中的结果一致。

(三) CAD 逻辑设计与仿真

1. 三级组合逻辑电路

利用门级模型，搭建图 ?? 电路，按真值表模拟输入，完成仿真分析和特性记录；改变门延时参数，观察记录状态变化。

cl01_tb.v

```
1 module cl01_tb(input [2:0] in, output out1); // testbench file
2   reg [2:0] xin;
3   wire out;
4   wire [2:0] s;
5   cl01 DUT(.in(xin),.S1(s[0]),.S2(s[1]), .S3(s[2]), .out(out));
6
7   assign out1=out;
8   initial
9     begin
10      #10 xin = 0;
```



```
11    #10 xin = 1;
12    #10 xin = 2;
13    #10 xin = 3;
14    #10 xin = 4;
15    #10 xin = 5;
16    #10 xin = 6;
17    #10 xin = 7;
18    #10 xin = 0;
19    #10;
20    end
21    endmodule
```

cl01.v

```
1  'timescale 1ns / 100ps
2  module cl01(
3      input [2:0] in,
4      output S1,S2,S3,
5      output out
6  ); // GATE model
7      // wire S0,S1,S2,S3;
8      and #1 U1(S1,in[0],in[1]);
9      or  #2 U2(S2,S1,in[2]);
10     not #3 U3(S3,S2);
11     assign out=S3;
12 endmodule
```

结果分析 4

行为仿真（图 ??, behavioral simulation）的结果与表 ?? 一致，不过需要注意表 ?? 中 *in* 和 *S* 的顺序是反的。

RTL 门级电路结果（图 ??）与设计（图 ??）一样，此处代码采用了门级描述，其实也可以使用行为描述，如下代码：

cl01.v

```
'timescale 1ns / 100ps
module cl01(
    input [2:0] in,
    output S1,S2,S3,
    output out
); // BEHAVIORAL model
```

```
// wire S0,S1,S2,S3;  
assign S1=in[0]&in[1];  
assign S2=S1|in[2];  
assign S3=~S2;  
endmodule
```

此外，修改门延时影响不大，就是各输出变化的延迟变长了，和预期一致。




图 9：三级组合逻辑电路的行为仿真




图 10: 三级组合逻辑电路的 RTL 级电路

2. 搭建 3-8 译码器

仿 74LS138 结构和功能，搭建 3-8 译码器数据流模型。




图 11: 74138 模块guide

x74x138_tb.v

```
1 module x74x138_tb; // testbench file
2     reg g1;
3     reg g2;
4     reg g3;
5     reg [2:0] a;
6     wire [7:0] y;
7
8     x74x138 u1(g1,g2,g3,a,y);
```

```
9  initial begin
10      g1=0;
11      g2=0;
12      g3=0;
13      a =0;
14      #100;
15      g1=1;
16      g2=0;
17      g3=0;
18  end
19  always #100 a=a+1; // clock signal
20 endmodule
```

x74x138.v

```
1  module x74x138(g1,g2,g3,a,y); // define model for 74138
2  input g1,g2,g3;
3  input [2:0] a;
4  output [7:0] y; // declare output variable
5  reg [7:0] y=0; // in declaration it should be 'reg'
6
7  always @ *
8  begin
9      if(g1 && ~g2 && ~g3) // gate terminal
10         case(a)
11             7: y = 8'b01111111;
12             6: y = 8'b10111111;
13             5: y = 8'b11011111;
14             4: y = 8'b11101111;
15             3: y = 8'b11110111;
16             2: y = 8'b11111011;
17             1: y = 8'b11111101;
18             0: y = 8'b11111110;
19             default: y= 8'b11111111;
20         endcase
21     else
22         y = 8'b11111111;
23     end
24 endmodule
```

结果分析 5

如图 ?? 所示行为仿真结果显示 3-8 译码器工作正常，此外，RTL 级电路（图 ??）让我对 74138 有了更深入的了解。

这个代码中是没有门延时的，所以时间点对的非常准。




图 12: 74138 的行为仿真




图 13: 74138 的 RTL 级电路

3. 搭建 BCD-7 段译码驱动器数据流模型

参考第 ?? 节，参考 CD4511 结构和功能，搭建 BCD-7 段译码驱动器数据流模型。

CD4511_tb.v

```

1 module CD4511_tb;
2
3 wire a_tb, b_tb, c_tb, d_tb, e_tb, f_tb, g_tb;
4 reg D_tb, C_tb, B_tb, A_tb;
5 reg LTbarr_tb, BIbarr_tb, LE_tb;
6
7 CD4511 dut( a_tb, b_tb, c_tb, d_tb, e_tb, f_tb, g_tb, D_tb, C_tb,
8             B_tb, A_tb, LTbarr_tb, BIbarr_tb, LE_tb );
9
10 initial
11 begin
12     LTbarr_tb = 0; #1
13     LTbarr_tb = 1; BIbarr_tb = 0; #1
14     LTbarr_tb = 1; BIbarr_tb = 1; LE_tb = 0;
15     D_tb = 0; C_tb = 0; B_tb = 0; A_tb = 0; #1
16     D_tb = 0; C_tb = 0; B_tb = 0; A_tb = 1; #1
17     D_tb = 0; C_tb = 0; B_tb = 1; A_tb = 0; #1
18     D_tb = 0; C_tb = 0; B_tb = 1; A_tb = 1; #1

```

```
18     D_tb = 0; C_tb = 1; B_tb = 0; A_tb = 0; #1
19     D_tb = 0; C_tb = 1; B_tb = 0; A_tb = 1; #1
20     D_tb = 0; C_tb = 1; B_tb = 1; A_tb = 0; #1
21     D_tb = 0; C_tb = 1; B_tb = 1; A_tb = 1; #1
22     D_tb = 1; C_tb = 0; B_tb = 0; A_tb = 0; #1
23     D_tb = 1; C_tb = 0; B_tb = 0; A_tb = 1; #1
24     D_tb = 1; C_tb = 0; B_tb = 1; A_tb = 0; #1
25     D_tb = 1; C_tb = 0; B_tb = 1; A_tb = 1; #1
26     D_tb = 1; C_tb = 1; B_tb = 0; A_tb = 0; #1
27     D_tb = 1; C_tb = 1; B_tb = 0; A_tb = 1; #1
28     D_tb = 1; C_tb = 1; B_tb = 1; A_tb = 0; #1
29     D_tb = 1; C_tb = 1; B_tb = 1; A_tb = 1; #1;
30 end
31 endmodule
32
33 /* Reference:
34 https://www.embarcados.com.br/
35 tutorial-de-verilog-conversor-bcd-para-7-segmentos/
36 */
```

CD4511.v

```
1 module CD4511( a, b, c, d, e, f, g, D, C, B, A , LTbarr, BIbarr, LE );
2     // BCD -> 7 segments
3
4 output a, b, c, d, e, f, g;
5 input D, C, B, A;
6 input LTbarr, BIbarr, LE;
7 reg [6:0] SevenSegments;
8
9 always @(*)
10
11 if ( LTbarr == 0 )
12 begin
13     SevenSegments = 8'b11111111;
14 end
15 else
16 begin
17     if ( BIbarr == 0 )
18     begin
19         SevenSegments = 8'b00000000;
20     end
21 end
22 end
```



```
19 end
20 else if(( BIbarr == 1 ) && ( LTbarr == 1 ) && ( LE == 0))
21 begin
22     case({D, C, B, A})
23         4'b0000: SevenSegments = 7'b1111110;
24         4'b0001: SevenSegments = 7'b0110000;
25         4'b0010: SevenSegments = 7'b1101101;
26         4'b0011: SevenSegments = 7'b1111001;
27         4'b0100: SevenSegments = 7'b0110011;
28         4'b0101: SevenSegments = 7'b1011011;
29         4'b0110: SevenSegments = 7'b0011111;
30         4'b0111: SevenSegments = 7'b1110000;
31         4'b1000: SevenSegments = 7'b1111111;
32         4'b1001: SevenSegments = 7'b1110011;
33         default: SevenSegments = 7'b0000000;
34     endcase
35 end
36 end
37
38 assign {a, b, c, d, e, f, g} = SevenSegments;
39
40 endmodule
41
42 /* Reference:
43 https://www.embarcados.com.br/
44 tutorial-de-verilog-conversor-bcd-para-7-segmentos/
45 */
```

结果分析 6

CD4511 代码的总体思路较为清晰，即在某一个特定输入下时某几根 LED 管需要亮起。因此，公式 (??) 其实不需要进行推导。




图 14: CD4511 的行为仿真




图 15: CD4511 的 RTL 级电路

四. 探索与应用设计

(一) 环形振荡器电路

在图 ?? 的基础上增加一条导线，观察震荡电路。




图 16: 环形振荡器电路^{guide}

在此处，取 $in_1 = 1, in_2 = 0$ 恒定. 我自己设计得到了以下的代码：

cl01_pro_tb.v

```

1 module cl01_pro_tb(input [2:0] in, output out1); // testbench file
2   reg xin; // Only in0 works, while in1 as 1 and in2 as 0
3   wire out;
4   wire [2:0] s;
5   cl01_pro DUT(.in(xin),.S1(s[0]),.S2(s[1]), .S3(s[2]), .out(out)
6 );
7
8   assign out1=out;
9   initial begin
10    #1 xin=0;
11  end
12  always @ * begin
13    xin=out; // feedback from S3 to in0
14  end
15 endmodule

```

cl01_pro.v

```

1 `timescale 1ns / 100ps
2 module cl01_pro(
3   input in, // in0 only
4   output S1,S2,S3,
5   output out
6 ); // GATE model
7   // wire S0,S1,S2,S3;
8   and #1 U1(S1,in,1); // in1=1
9   or #2 U2(S2,S1,0); // in2=0

```

```

10  not #3 U3(S3,S2);
11  assign out=S3;
12  endmodule

```

结果分析 7

代码主要是添加了 feedback，实现方法是使用了 `always` 语句，使得每一次进入 `cl01_pro` 模块的输出结果 `out` 返回给 `in0`，由于门延时，形成了如图 ?? 所示的震荡效果。此外可以观察到， $S_{1,2,3}$ 中间存在相位差，就是一个门所造成的。

思考 1: Vivado 实战遇到的问题

在具体的操作中遇到了几个问题，现在在此记录下来，准备在未来不断的学习中逐渐找到感觉来解决。

- 对于模块的 `input` 做 `assign` 无效；
- `inout` 类型编译错误。

我一直认为编程属于“熟能生巧”的工作，所以不太希望直接对着教程来一步一步走，而是在自己的探索中寻找一种写代码的合理的感觉。题外话：我目前在做 IRS 信道估计方向的研究时，也没有先去了解对应的基础知识，而是在看论文的基础上对问题有了一个整体的认识，随后包括 MATLAB, Python 等技巧就自然掌握了。




图 17: 环形震荡电路的行为仿真




图 18: 环形振荡电路的 RTL 级电路

(二) 选做实验实现分析

- **复用器**：结构图简单，可以参见文献^{guide}；转换更高位数时需要互相连接，总的来说就是嵌套，有主从（master-slave）结构的存在。
- **三态 8 总线驱动器数据流**：具体实现较为简单，和之前在实验箱上完成的工作类似，都可以依据电路图完成。

五. 实验总结

硬件的实验总体来说较为简单，只需要将原理理解清楚后动手操作即可。这里也比较强调一些规范性，例如示波器要求共地、实验箱各个模块需要检验等等。

Vivado 的实验我认为还是比较有难度的，需要在整体上对于所写的内容要有一个较为深入的理解，然后就要熟悉 Verilog 的基本语法，通过代码描述出这个硬件。目前我所在的课题组内能将硬件做好的人不多，除了算法，我也需要在硬件上有一定的技术，这样能够有更加全面的发展，很多工作时需要有算法的硬件实现部分的。

附录 A：实验报告 L^AT_EX 模板

实验报告使用自己编写的 L^AT_EX 模板 (SEU-Digital-Report.cls)，在基本适配 Microsoft Word 版报告的格式要求之外，增加了更多的功能，使得报告看起来更加优雅多彩。

后续升级后，报告模板将于 <https://github.com/Teddy-van-Jerry/TVJ-Digital-Report> 基于 MIT License 开源共享。

编译需要使用 XeLaTeX + Biber，封面页修改如下内容即可。

```

1 %%%%%%%%%%% 报告基本信息 %%%%%%%%%%%
2 \expno{二} % 实验序号
3 \expname{组合逻辑与设计} % 实验名称
4 \expauthor{赵舞穹} % 姓名
5 \expID{61520522} % 学号
6 \expmates{郑瑞琪} % 同组
7 \expmatesID{61520523} % 学号（同组）
8 \expmajor{工科试验班} % 专业
9 \explab{计算机硬件技术} % 实验室
10 \expdate{2021年11月5日} % 实验日期
11 \expreportdate{\today} % 实验日期
12 \expgrade{} % 成绩评定
13 \exptutor{冯煜} % 评阅教师
14 %%%%%%%%%%%

```

附录 B：Vivado 程序真伪判别

1. Vivado 程序我在 Ubuntu 20.4 LTS 平台完成，标题栏为经典的 GNOME 桌面风格，与 Windows 有很大区别。
2. 标题栏现实程序所在文件夹为 /home/tvj/Documents/Verilog/SEU_Digital_Experiment，这是我的 GitHub 私有项目。