蜂考
FENGKAO

数字电子技术·系统课

12小时精通

课程讲义

蜂考独家编辑，版权所有

江苏博事达
JIANGSU BOOMSTAR

江 苏 博 事 达 律 师 事 务 所
JIANGSU BOOMSTAR LAW OFFICE

中国 南京 奥体大街68号国际研发总部园4A栋17楼 邮编：210019
17F 4ABuilding NO.68 Aoti Street, Nanjing, China P.C: 210000
电话(Tel)：(86)-25-82226685 传真(Fax)：(86)-25-82226696

律 师 声 明

江苏博事达律师事务所接受蜂考品牌公司的委托，发表以下律师声明：

“蜂考系列课程”（含视频、讲义、音频等）内容均为蜂考原创，蜂考品牌公司对此依法享有著作权，任何单位或个人不得侵犯。

蜂考品牌公司为维护创作作品的合法权益，已与江苏博事达律师事务所开展长期法律顾问合作，凡侵犯课程版权等知识产权的，蜂考品牌公司将授权江苏博事达律师事务所依据国家法律法规提起民事诉讼。对严重的侵权盗版分子将报送公安部门采取刑事手段予以严厉打击。

感谢大家对蜂考品牌的长期支持，愿与各位携手共同维护知识产权保护。遵守国家法律法规，从自身做起，抵制盗版！

特此声明！

江苏博事达律师事务所
二〇二一年七月十四日

课时一　数字逻辑基础（1）

考点	重要程度	占分	题型
1. 数制与数制转换	★★★★	2～6	选择、填空
2. 几种简单的编码	★★★		

1. 数制与数制转换

1）模拟量和数字量

模拟量：模拟量就是连续变化的量。自然界中可测试的物理量一般都是模拟量，例如温度、压力、距离、时间等。

数字量：数字量是离散的量。数字量一般是将模拟量经过抽样、量化和编码后而得到的。

2）数字电路特点

a. 工作信号是二进制表示的二值信号（只有“0”和“1”两种取值）；

b. 电路中器件工作于“开”和“关”两种状态，研究电路的输出和输入的逻辑关系；

c. 数字电路既能进行“代数”运算，也能进行“逻辑”运算；

d. 数字电路工作可靠，抗干扰性能好，数字信号便于存储传输，保密性好。

3）数制

数制：指进位计数制，即用进位的方法来计数，数制包括计数符号（数码）和进位规则两个方面。

常用数制有十进制、十二进制、十六进制、六十进制等。

a. 十进制

（1）计数符号：0，1，2，3，4，5，6，7，8，9；

（2）进位规则：逢十进一；

（3）十进制数按权展开式：

$$(N)_{10}=\sum_{i=-m}^{n-1}a_i\times 10^i$$

系数 ——↑　　↑—— 权

eg：$1987.45=1\times10^3+9\times10^2+8\times10^1+7\times10^0+4\times10^{-1}+5\times10^{-2}$。

b. 二进制

（1）计数符号：0，1；

（2）进位规则：逢二进一；

（3）二进制按权展开式：$(N)_2=\sum_{i=-m}^{n-1}a_i\times 2^i$，

eg：$(101.11)_2=1\times2^2+0\times2^1+1\times2^0+1\times2^{-1}+1\times2^{-2}$。

c. 十六进制和八进制

（1）十六进制数计数符号：0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F；

十六进制数进位规则：逢十六进一；

按权展开式：$(N)_{16}=\sum_{i=-m}^{n-1}a_i\times16^i$，

eg：$(6D.4B)_{16}=6\times16^1+D\times16^0+4\times16^{-1}+B\times16^{-2}$

$=6\times16^1+13\times16^0+4\times16^{-1}+11\times16^{-2}$。

（2）八进制数计数符号：0，1，2，3，4，5，6，7；

八进制数进位规则：逢八进一；

按权展开式：$(N)_8=\sum_{i=-m}^{n-1}a_i\times8^i$，

eg：$(64.35)_8=6\times8^1+3\times8^0+4\times8^{-1}+5\times8^{-2}$。

d. 二进制数与十进制数之间的转换

（1）二进制数转换为十进制数（按权展开法），例：

$(1101.101)=1\times2^3+1\times2^2+1\times2^0+1\times2^{-1}+1\times2^{-3}$



$=8+4+1+0.5+0.125=(13.625)_{10}$

（2）十进制数转换为二进制数（提取2的幂法）

方法一：提取2的幂法：$(45.5)_{10}=32+8+4+1+0.5$

$=1\times2^5+0\times2^4+1\times2^3+1\times2^2+0\times2^1+1\times2^0+1\times2^{-1}$

$=(101101.1)_2$。

方法二：若十进制数包含整数和小数，则整数部分和小数部分需按不同方法分别进行转换。

① 整数部分的转换

将十进制数除以2，所得余数即二进制数的k_0；

将上面得到的商再除以2，所得余数即二进制数的k_1；

将上面得到的商再除以2，所得余数即二进制数的k_2；

依此类推，直到所得商等于0为止，就得到了等值的二进制数。

② 小数部分的转换

将十进制数的小数乘以2，所得乘积的整数部分即k_{-1}；

将上面得到的乘积的小数部分再乘以2，所得乘积的整数部分即k_{-2}；

将上面得到的乘积的小数部分再乘以2，所得乘积的整数部分即k_{-3}；

依此类推，直到求出要求的位数为止，就得到了等值的二进制数。

eg：将十进制数$(273.69)_{10}$转换为等值的二进制数，小数部分要求保留4位有效数字。

解：首先进行整数部分的转换：

$2\,|\,273$ ……余数$=1=k_0$

$2\,|\,136$ ……余数$=0=k_1$

$2\,|\,68$ ……余数$=0=k_2$

$2\,|\,34$ ……余数$=0=k_3$

$2\,|\,17$ ……余数$=1=k_4$

$2\,|\,8$ ……余数$=0=k_5$

$2\,|\,4$ ……余数$=0=k_6$

$2\,|\,2$ ……余数$=0=k_7$

$2\,|\,1$ ……余数$=1=k_8$

0

故整数部分等值的二进制数为$(100010001)_2$。

其次进行小数部分的转换：

$$\begin{array}{r} 0.69 \\ \times\quad 2 \\ \hline 1.38 \end{array} \quad \cdots\cdots \text{整数部分}=1=k_{-1}$$

$$\begin{array}{r} 0.38 \\ \times\quad 2 \\ \hline 0.76 \end{array} \quad \cdots\cdots \text{整数部分}=0=k_{-2}$$

$$\begin{array}{r} 0.76 \\ \times\quad 2 \\ \hline 1.52 \end{array} \quad \cdots\cdots \text{整数部分}=1=k_{-3}$$

$$\begin{array}{r} 0.52 \\ \times\quad 2 \\ \hline 1.04 \end{array} \quad \cdots\cdots \text{整数部分}=1=k_{-4}$$

于是得到小数部分的转换结果为$(0.1011)_2$。

总的转换结果为$(273.69)_{10}=(100010001.1011)_2$。

题 1. $(1111110.1111)_2=(\quad)_{10}=(\quad)_{16}=(\quad)_8$。

解：$(1111110.1111)_2=2^6+2^5+2^4+2^3+2^2+2^1+2^{-1}+2^{-2}+2^{-3}+2^{-4}$

$=64+32+16+8+4+2+0.5+0.25+0.125+0.0625$

$=(126.9375)_{10}=(7E.F)_{16}=(176.74)_8$。

答案：$(126.9375)_{10}$；$(7E.F)_{16}$；$(176.74)_8$。

题 2. 十进制数25转换为二进制数为（　　）。

A. 110001　　*B*. 10111　　*C*. 10011　　*D*. 11001

解：

2 | 25 ……余数 $=1=k_0$

2 | 12 ……余数 $=0=k_1$

2 | 6 ……余数 $=0=k_2$

2 | 3 ……余数 $=1=k_3$

2 | 1 ……余数 $=1=k_4$

0

答案：*D*

题 3. 将十进制数204.26转换为二进制数为_____，转换为八进制数为_____，转换为十六进制数为_____。

解：

2 | 204 ……0

2 | 102 ……0

2 | 51 ……1

2 | 25 ……1

2 | 12 ……0

2 | 6 ……0

2 | 3 ……1

2 | 1 ……1

0

0.26 × 2 = 0.52 ……0

0.52 × 2 = 1.04 ……1

0.04 × 2 = 0.08 ……0

0.08 × 2 = 0.16 ……0

0.16 × 2 = 0.32 ……0

0.32 × 2 = 0.64 ……0

0.64 × 2 = 1.28 ……1

因此，整数部分：11001100；小数部分：0100001。

故$(204.26)_{10}=(11001100.0100001)_2=(314.204)_8=(CC.42)_{16}$

答案：$(11001100.0100001)_2$；$(314.204)_8$；$(CC.42)_{16}$。

2. 几种简单的编码

1）二-十进制码（*BCD* 码）

用四位二进制代码来表示一位十进制数码，这样的代码称为二-十进制码，或*BCD* 码。

四位二进制有16 种不同的组合，可以在这16 种代码中任选10 种表示十进制数的10 个不同符号，选择方法很多。选择方法不同，就能得到不同的编码形式。

常见的*BCD* 码有8421 码、5421 码、2421 码、余3 码等。

常用*BCD* 码

十进制数	8421 码	5421 码	2421 码	余3 码
0	0000	0000	0000	0011
1	0001	0001	0001	0100
2	0010	0010	0010	0101
3	0011	0011	0011	0110
4	0100	0100	0100	0111
5	0101	1000	1011	1000
6	0110	1001	1100	1001
7	0111	1010	1101	1010
8	1000	1011	1110	1011
9	1001	1100	1111	1100

a. 有权*BCD* 码：每位数码都有确定的位权的码。例如：8421 码、5421 码、2421 码（如5421 码1011 代表5＋0＋2＋1＝8，2421 码1100 代表2＋4＋0＋0＝6）。

（1）8421*BCD* 码和代表0~9 的二进制数一一对应；

（2）5421*BCD* 码的前5 个码和8421*BCD* 码相同，后5 个码在前5 个码的基础上加1000 构成，这样的码前5 个码和后5 个码一一对应，仅高位不同；

（3）2421*BCD* 码前5 个码和8421*BCD* 码相同，后5 个码以中心对称取反，这样的码称为自反代码，如：4→0100，5→1011，0→0000，9→1111 。

b. 无权*BCD* 码：每位数码无确定的位权。例如：余3 码。（余3 码的编码规律为：在8421*BCD* 码上加0011，6 的余3 码为：0110＋0011＝1001 ）

题 1. 有一数码10010011，当作为普通二进制数时，等于十进制的_____，当作为8421*BCD* 码时，它表示十进制数_____。

解：$(10010011)_2=2^7+2^4+2^1+2^0=128+16+2+1=(147)_{10}$

$(10010011)_{8421BCD}=(93)_{10}$

答案：$(147)_{10}$，$(93)_{10}$。

题 2. 下列*BCD*代码，不属于有权代码的编码是（　　）。

A. 2421码　　*B*. 5421码　　*C*. 余3码　　*D*. 8421码

答案：*C*

题 3. $(01100100)_{8421BCD}$码对应的十进制数是_____。

答案：$(64)_{10}$

课时一　练习题

1. 下列各组数中，是8进制的是（　　）。

A. 27452　　*B*. 63957　　*C*. 47*EF*8　　*D*. 37481

2. 将十进制小数0.6875转换为二进制数，结果为（　　）。

A. $(0.1011)_2$　　*B*. $(1.1011)_2$　　*C*. $(0.1111)_2$　　*D*. $(1.1111)_2$

3. 将十进制数$(25.25)_{10}$转换为等值的二进制数和十六进制数，要求写出转换过程。

4. 十六进制数$(4F)_{16}$转换为二进制数为_____，转换为十进制数为_____。

5. 用8421码表示的十进制数65可以写成（　　）。

A. 65　　*B*. $[1000001]_{BCD}$　　*C*. $[01100101]_{BCD}$　　*D*. $[1000001]_2$

6. 8421*BCD*编码为$(0011\ 0100)_{8421BCD}$的十进制数转换为二进制数是_____。

7. 在*BCD*码中，属于有权码的编码是（　　）。

A. 余3码　　*B*. 循环码　　*C*. 格雷码　　*D*. 8421码

8. 8421码、2421码属于_____代码。

9. $(2AA)_{16}=(\quad\quad)_2=(\quad\quad)_{10}=(\quad\quad)_{8421BCD}$

答案解析 请扫码

课时二　数字逻辑基础（2）

考点	重要程度	占分	题型
1. 算术运算	★★★★	2～6	选择、填空
2. 逻辑代数中的逻辑运算	★★★★		

1. 算术运算

1）二进制加法

$0+0=0$

$1+0=0+1=1$

$1+1=10$

$1+1+1=11$

$$\begin{array}{r} 1001\ (9) \\ +\ 1011\ (11) \\ \hline 10100\ (20) \end{array}$$

2）有符号数的表示方法

表示二进制数的方法有三种，即原码、反码和补码。

在数字电路中是用加在二进制数绝对值前面的符号位表示正、负数的。习惯上用符号位的0表示正数，用符号位的1表示负数。用这种表示方法得到的数码叫做原码。同时还规定，正数的反码和补码与原码相同，所以正数不存在需要转换的问题。

a. 从负数的原码求反码和补码，解题方法和步骤如下：

（1）保持符号位的1不变，将数字部分的每一位求反（1改为0，0改为1），就得到了反码；

（2）在反码的末位上加1，即得到补码。

b. 从负数的补码求原码

因为“补码的补码等于原码”，所以将补码再求补，得到的就是原码。

eg：写出二进制数＋1010和－0101的原码、反码和补码。

＋1010的原码应写成01010，反码和补码与原码相同，也是01010。

－0101的原码是10101，反码是11010，补码是11011。

3）补码系统中的加法

a. 两个正数相加：



b. 正数与一个比它小的负数相加：



c. 正数与一个比它大的负数相加：

d. 两个负数相加：



题 1. 设十进制数 $X=-39$，则 X 的原码为_____，反码为_____，补码为_____。

解：
2 | 39 ……1
2 | 19 ……1
2 | 9 ……1
2 | 4 ……0
2 | 2 ……0
2 | 1 ……1
2 0

故 X 的原码为1100111，反码为1011000，补码为1011001。

答案：1100111；1011000；1011001。

题 2. 二进制数 $A=1011010$，$B=10111$，则 $A-B=$_____。

解：
$$\begin{array}{r} 1\,0\,1\,1\,0\,1\,0 \\ -\quad\ 1\,0\,1\,1\,1 \\ \hline 1\,0\,0\,0\,0\,1\,1 \end{array}$$

答案：1000011

题 3. 用二进制的补码运算算式：$(9-12)_{10}$。要求：写出对应数据的补码，数据格式为一位符号位、五位有效位，结果转换为原码，并写出对应的十进制值。

解：9的原码为01001，补码为01001；

－12的原码为11100，补码为10100（原码除符号位取反加1）。

$$\begin{array}{rll} & 0\,1\,0\,0\,1 & (+9)_{10} \\ +\quad & 1\,0\,1\,0\,0 & (-12)_{10} \\ \hline & 1\,1\,1\,0\,1 & (-3)_{10} \end{array}$$

故结果原码为（补码除符号位取反加1）10011，对应的十进制值为$(-3)_{10}$。

2. 逻辑代数中的逻辑运算

在逻辑代数中，变量常用字母A，B，C，……，Y，Z，a，b，c，……，x，y，z等表示，变量的取值只能是“0”或“1”。

逻辑代数中只有三种基本逻辑运算，即“与”、“或”、“非”。

1）基本逻辑运算

a. 与逻辑运算

定义：只有决定一事件的全部条件都具备时，这件事才成立；如果有一个或一个以上条件不具备，则这件事就不成立。这样的因果关系称为“与”逻辑关系。

“与”逻辑真值表

A	B	$F=A\cdot B$
0	0	0
0	1	0
1	0	0
1	1	1



与门的逻辑功能包括：

（1）有“0”出“0”；

（2）全“1”出“1”。

真值表：把所有输入变量取值的各种可能组合和对应的输出变量值之间的逻辑关系列成表格的形式。

b. 或逻辑运算

定义：在决定一事件的各种条件中，只要有一个或一个以上条件具备时，这件事就成立；只要所有的条件都不具备时，这件事就不成立。这样的因果关系称为“或”逻辑关系。

“或”逻辑真值表

A	B	$F=A+B$
0	0	0
0	1	1
1	0	1
1	1	1



或门的逻辑功能包括：

（1）有“1”出“1”；

（2）全“0”出“0”。

c. 非逻辑运算

定义：假定事件F成立与否同条件A的具备与否有关，若A具备，则F不成立；若A不具备，则F成立。F和A之间的这种因果关系称为“非”逻辑关系。

“非”逻辑真值表

A	$F=\bar{A}$
0	1
1	0



非门逻辑符号

(1) 与门和或门可以有多个输入端，一个输出端。

(2) 非门只有一个输入端，一个输出端。

2）复合逻辑运算

a. 与非逻辑（由与逻辑和非逻辑组合而成）

“与非”逻辑真值表

A	B	$F=\overline{A\cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0



与非门逻辑符号

与非门的逻辑功能概括为：“有0出1，全1出0”。

b. 或非逻辑运算（由或逻辑和非逻辑组合而成）

“或非”逻辑真值表

A	B	$F=\overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0



或非门逻辑符号

或非门的逻辑功能概括为：“全0出1，有1出0”。

c. 与或非逻辑运算（由与、或、非三种逻辑组合而成）

（1）与或非逻辑函数式：$F=\overline{AB+CD}$；

（2）与或非门的逻辑符号：



（3）与或非门的逻辑功能概括为：“每组有0出1，某组全1出0”。

d. 异或逻辑（异或逻辑的函数式为：$F=\bar{A}B+A\bar{B}=A\oplus B$）

异或逻辑真值表

A	B	$F=A\oplus B$
0	0	0
0	1	1
1	0	1
1	1	0



异或门逻辑符号

异或逻辑的功能为：相同得“0”，相异得“1”。

e. 同或逻辑

同或逻辑真值表

A	B	$F=A\odot B$
0	0	1
0	1	0
1	0	0
1	1	1



同或门逻辑符号

同或逻辑的功能为：相同得“1”，相异得“0”。

对照异或和同或逻辑真值表，可以发现：

同或和异或互为反函数，即 $A\oplus B=\overline{A\odot B}$。

题 1. 数字电路中，最基本的逻辑关系是_____、_____、_____。

答案：与；或；非。

题 2. 常用逻辑运算的运算结果如下表所示，则 L_1、L_2、L_3 分别为_____、_____和_____逻辑运算。

A	B	L_1	L_2	L_3
0	0	1	1	0
0	1	0	1	1
1	0	0	1	1
1	1	1	0	1

答案：同或；与非；或。

题 3. 逻辑符号如图所示，当输入 $A=$“0”，输入 B 为方波时，输出 F 为（　　）。

A. “1”　　*B*. “0”　　*C*. 方波　　*D*. 三角波

解：$F=A+B$，故输出 F 为：



答案：*C*

课时二　练习题

1. $[X]_{反}=10111$，则$[X]_{补}=$_____，$[X]_{原}=$_____。

2. 求出用补码表示的下列带符号位数的运算：110011 + 001010 。其结果用二进制补码形式表示为_____。

3. x 的原码为1011011，则其补码为_____。

4. 反码10011 的原码是_____，补码是_____。

5. 常用逻辑门电路的真值表如下表所示，则F_1、F_2分别属于何种常用逻辑门：F_1_____，F_1_____。

A	B	F_1	F_2
0	0	1	1
0	1	0	1
1	0	0	1
1	1	1	0

6. 在何种输入情况下，“与非”运算的结果是逻辑0？（　　）

   A. 全部输入是0　　*B*. 任一输入是0　　*C*. 任一输入是1　　*D*. 全部输入是1

7. 试写出下列逻辑电路的逻辑函数表达式。



题 7

8. 已知两变量输入逻辑门的输入 A、B 和输出 Y 的波形如下图所示，试判断该逻辑门是（　　）。

A. 与非门　　*B*. 或非门　　*C*. 与或门　　*D*. 异或门



题 8

答案解析 请扫码

课时三　数字逻辑基础（3）

考点	重要程度	占分	题型
1. 逻辑代数的基本定律和规则	★★★	2～6	选择、填空
2. 逻辑代数的常用公式	★★★		

1. 逻辑代数的基本定律和规则

1）逻辑函数的相等

设有两个逻辑函数：$F_1=f_1(A_1,A_{2,\ldots}A_n)$，$F_2=f_2(A_1,A_{2,\ldots}A_n)$。

如果对于$A_1,A_2,\ldots A_n$的任何一组取值（共2^n组），F_1和F_2的值均相等，则称F_1和F_2相等。

因此，如两个函数的真值表相等，则这两个函数一定相等。

2）基本定律

a. 0－1律：　$A\cdot 0=0$　；　$A+1=1$

b. 自等律：　$A\cdot 1=A$　；　$A+0=A$

c. 重迭律：　$A\cdot A=A$　；　$A+A=A$

d. 互补律：　$A\cdot \overline{A}=0$　；　$A+\overline{A}=1$

e. 交换律：　$A\cdot B=B\cdot A$　；　$A+B=B+A$

f. 结合律：　$A(BC)=(AB)C$　；　$A+(B+C)=(A+B)+C$

g. 分配律：　$A(B+C)=AB+AC$　；　$A+BC=(A+B)(A+C)$

h. 反演律：　$\overline{A+B}=\overline{A}\cdot\overline{B}$　；　$\overline{AB}=\overline{A}+\overline{B}$

反演律也称德·摩根定理，是一个非常有用的定理。

i. 还原律：　$\overline{\overline{A}}=A$

3）逻辑代数的三条规则

a. 代入规则

任何一个含有变量x的等式，如果将所有出现x的位置，都用一个逻辑函数式F代替，则等式仍然成立。

eg：已知等式$\overline{A+X}=\overline{A}\cdot\overline{X}$，有函数式$F=B+C$，则用$F$代替等式中的$X$，有$\overline{A+(B+C)}=\overline{A}\,\overline{B+C}$，即$\overline{A+B+C}=\overline{A}\,\overline{B}\,\overline{C}$。

由此可以证明反演定律对n变量仍然成立：

$\overline{A_{1+}A_2+\cdots\cdots+A_n}=\overline{A_1}\,\overline{A_2}\cdots\cdots\overline{A_n}$。

b. 反演规则

设F为任意逻辑表达式，若将F中所有运算符、常量及变量作变换：

$\cdot$	$+$	0	1	原变量	反变量
$\downarrow$	$\downarrow$	$\downarrow$	$\downarrow$	$\downarrow$	$\downarrow$
$+$	$\cdot$	1	0	反变量	原变量

则所得新的逻辑式即为F的反函数，记为$\overline{F}$。

eg：已知$F=\overline{A}B+A\overline{B}$，根据上述规则可得：$\overline{F}=\left(A+\overline{B}\right)\left(\overline{A}+B\right)$。

eg：已知$F=A+B+\overline{C}+\overline{D+\overline{E}}$，则$\overline{F}=\overline{A}\,\overline{B}C\overline{D}E$。

由F求反函数注意：① 保持原式运算的优先次序；

② 原式中的不属于单变量上的非号不变。

c. 对偶规则

设F为任意逻辑表达式，若将F中所有运算符和常量作如下变换：

$\cdot$	$+$	0	1
$\downarrow$	$\downarrow$	$\downarrow$	$\downarrow$
$+$	$\cdot$	1	0

则所得新的逻辑表达式即为F的对偶式，记为F'。

eg：有$F=A\overline{B}+C\overline{D}$，$F'=\left(A+\overline{B}\right)\left(C+\overline{D}\right)$。

eg：有$F=A+B+\overline{C}+\overline{D+\overline{E}}$，$F'=AB\overline{C}\,\overline{D\overline{E}}$。

对偶是相互的，F和F'互为对偶式。求对偶式注意：① 保持原式运算的优先次序；② 原式中的长短“非”号不变；③ 变量的对偶式为自己。

对偶规则：若有两个逻辑表达式F和G相等，则各自的对偶式F'和G'也相等。

使用对偶规则可使得某些表达式的证明更加方便。

eg：已知$A(B+C)=AB+AC\xrightarrow{\text{对偶关系}}A+BC=(A+B)(A+C)$

题 1. 下列函数中运算结果不等于B的是（　　）。

A. $B+1$　　*B*. $B+B$　　*C*. $B+BC$　　*D*. $B(B+C)$

解：*A*：$B+1=1$，*B*：$B+B=B$，*C*：$B+B\cdot C=B(1+C)=B$，

D：$B(B+C)=B+BC=B(1+C)=B$。

答案：*A*。

题 2. 函数 $\overline{F}=\overline{A}\,\overline{B}+AB$ 的对偶式为（　　）。

A. $\left(\overline{A}+\overline{B}\right)\cdot(A+B)$　　B. $\overline{A}+\overline{B}\cdot A+B$

C. $A+B\cdot\overline{A}+\overline{B}$　　D. $\left(\overline{A}+B\right)\left(A+\overline{B}\right)$

答案：A。

题 3. 逻辑函数 $Y=\overline{\overline{\overline{A}B}+C+D}+C$ 的反函数为_____。

解：$Y=\overline{\overline{\overline{A}B}+C+D}+C$，则 $\overline{Y}=\left(\left(\overline{\overline{A}+\overline{B}}\right)\cdot\overline{C}\cdot\overline{D}\right)\cdot\overline{C}$。

答案：$\overline{Y}=\left(\left(\overline{\overline{A}+\overline{B}}\right)\cdot\overline{C}\cdot\overline{D}\right)\cdot\overline{C}$

2. 逻辑代数的常用公式

1）消去律：$AB+A\overline{B}=A$

证明：$AB+A\overline{B}=A\left(B+\overline{B}\right)=A\cdot1=A\xrightarrow{\text{对偶关系}}(A+B)\left(A+\overline{B}\right)=A$

该公式说明：两个乘积项相加时，若它们只有一个因子不同（如一项中有 B，另一项中有 $\overline{B}$），而其余因子完全相同，则这两项可以合并成一项，且能消去那个不同的因子(即 B 和 $\overline{B}$)。

2）吸收律1：$A+AB=A$

证明：$A+AB=A(1+B)=A\cdot1=A\xrightarrow{\text{对偶关系}}A(A+B)=A$

该公式说明：两个乘积项相加时，若其中一项是另一项的因子，则另一项是多余的。

3）吸收律2：$A+\overline{A}B=A+B$

证明：$A+\overline{A}B=\left(A+\overline{A}\right)(A+B)=1\cdot(A+B)=A+B\xrightarrow{\text{对偶关系}}$

$A\left(\overline{A}+B\right)=AB$

该公式说明：两乘积项相加时，若其中一项的非是另一项的因子，则此因子是多余的。

4）包含律：$AB+\overline{A}C+BC=AB+\overline{A}C$

证明： $AB+\overline{A}C+BC$

$=AB+\overline{A}C+\left(A+\overline{A}\right)BC$

$=AB+\overline{A}C+ABC+\overline{A}BC$

$=AB(1+C)+\overline{A}C(1+B)$

$=AB+\overline{A}C$

对偶关系

$(A+B)\left(\overline{A}+C\right)(B+C)$

$=(A+B)\left(\overline{A}+C\right)$

该公式说明：三个乘积项相加时，其中两个乘积项中，一项含有原变量 A，另一项含有反变量 $\overline{A}$，而这两项的其余因子都是第三个乘积的因子，则第三个乘积项是多余的。

该公式可以推广为：$AB+\overline{A}C+BCDE=AB+\overline{A}C$。

5）关于异或和同或运算

对偶数个变量而言，有：$A_1\oplus A_2\oplus\ldots\oplus A_n=\overline{A_1\odot A_2\odot\ldots\odot A_n}$；

对奇数个变量而言，有：$A_1\oplus A_2\oplus\ldots\oplus A_n=A_1\odot A_2\odot\ldots\odot A_n$。

异或和同或的其他性质：

$A\oplus 0=A$　　$A\odot 1=A$　　$A\oplus 1=\overline{A}$　　$A\odot 0=\overline{A}$

$A\oplus A=0$　　$A\odot A=1$

$A\oplus(B\oplus C)=(A\oplus B)\oplus C$　　$A\odot(B\odot C)=(A\odot B)\odot C$

$A(B\oplus C)=AB\oplus AC$　　$A+(B\odot C)=(A+B)\odot(A+C)$

利用异或门可实现数字信号的极性控制。

同或功能由异或门实现。

注意：$A\oplus(B+C)\neq A\oplus B+A\oplus C$。

题 1. 和逻辑式 $A+A\overline{BC}$ 相等的是（　　）。

A. ABC　　B. $1+BC$　　C. A　　D. $A+\overline{BC}$

解：$A+A\overline{BC}=A\left(1+\overline{B}C\right)=A$

答案：C

题 2. 将2004个“1”异或起来得到的结果是_____。

解：$1\oplus1=0$，$1\oplus1\oplus1=1$，$1\oplus1\oplus1\oplus1=0$，$1\oplus1\oplus1\oplus1\oplus1=1$，
偶数个“1”异或为0，奇数个“1”异或为1。
答案：0。

题 3. 逻辑函数$F=A\oplus(A\oplus B)$的运算结果为（　　）。

$A.\ B$　　$B.\ A$　　$C.\ A\oplus B$　　$D.\ \overline{\overline{A}\oplus B}$

解：$F=A\oplus(A\oplus B)=(A\oplus A)\oplus B=0\oplus B=B$
答案：A。

课时三　练习题

1. 以下表达式符合逻辑法则的是（　　）。

$A.\ C\cdot C=C^2$　　$B.\ 1+1=10$　　$C.\ 0<1$　　$D.\ A+1=1$

2. 逻辑函数$F=A\overline{B}+C\overline{D}$，其对偶函数$F'$为（　　）。

$A.\ \left(\overline{A}+B\right)\left(\overline{C}+\overline{D}\right)$　　$B.\ \left(A+\overline{B}\right)\left(\overline{C}+D\right)$

$C.\ \left(A+\overline{B}\right)\left(C+\overline{D}\right)$　　$D.\ (A+B)\,(C+D)$

3. 下面逻辑式中，错误的是（　　）。

$A.\ \overline{A\cdot(B+C)}=\left(\overline{A}+\overline{B}\right)\left(\overline{A}+\overline{C}\right)$　　$B.\ A\cdot(A+B)=A$

$C.\ (A+B)\,(A+C)=A+BC$　　$D.\ A+\overline{A}B=\overline{A}+B$

4. $F=AB+C$，$\overline{F}$为（　　）。

$A.\ (A+B)C$　　$B.\ \overline{A}\cdot\overline{B}+\overline{C}$　　$C.\ 0$　　$D.\ \left(\overline{A}+\overline{B}\right)\overline{C}$

5. 逻辑函数$F=\overline{A\overline{\overline{B}C}+\overline{A\overline{B}}}$的对偶式_____，反函数式_____。

6. 判断正误：连续同或2005个0，其结果为0。（　　）

7. 下列逻辑代数中值为1的是（　　）。

$A.\ A\oplus A$　　$B.\ A\oplus 1$　　$C.\ A\oplus 0$　　$D.\ A\oplus\overline{A}$

8. 2017个1相异或结果为_____。

答案解析 请扫码

课时四　数字逻辑基础（4）

考点	重要程度	占分	题型
1. 最小项和最大项	★★★★	2～10	选择、填空、大题
2. 逻辑函数式化简为其他形式	★★★★		

1. 最小项和最大项

1）最小项

a. 最小项特点（最小项是“与”项）

（1）n个变量逻辑函数的最小项，一定包含n个因子；

（2）在各个最小项中，每个变量必须以原变量或反变量形式作为因子出现一次，而且仅出现一次；

（3）n个变量最多有2^n个最小项。

eg：有A、B两变量的最小项共有四项（2^2）：$\overline{A}\,\overline{B}$，$\overline{A}B$，$A\overline{B}$，$AB$。

eg：有A、B，C三变量的最小项共有八项（2^3）：

$\overline{A}\,\overline{B}\,\overline{C}$，$\overline{A}\,\overline{B}C$，$\overline{A}B\overline{C}$，$\overline{A}BC$，$A\overline{B}\,\overline{C}$，$A\overline{B}C$，$AB\overline{C}$，$ABC$。

b. 最小项编号

任一个最小项用m_i表示，m表示最小项，下标i为使该最小项为1的变量取值所对应的等效十进制数。

eg：有最小项$\overline{A}BC$，要使该最小项为1，A、B、C的取值应为0、1、1，二进制数011所等效的十进制数为3，所以$\overline{A}BC=m_3$。

最小项	$\overline{A}\,\overline{B}\,\overline{C}$	$\overline{A}\,\overline{B}C$	$\overline{A}B\overline{C}$	$\overline{A}BC$	$A\overline{B}\,\overline{C}$	$A\overline{B}C$	$AB\overline{C}$	ABC
	↓	↓						
二进制数	000	001	010	011	100	101	110	111
	↓	↓						
十进制数	0	1	2	3	4	5	6	7
	↓	↓						
编　　号	m_0	m_1	m_2	m_3	m_4	m_5	m_6	m_7

c. 最小项的性质

（1）变量任取一组值，仅有一个最小项为1，其他最小项为零；

（2）n变量的全体最小项之和为1；

（3）不同的最小项相与，结果为0；

（4）两最小项相邻，相邻最小项相“或”，可以合并成一项，并可以消去一个变量因子。（相邻的概念：两最小项如仅有一个变量因子不同，其他变量均相同，则称这两个最小项相邻。）

任一n变量的最小项，必定和其他n个不同最小项相邻。

相邻最小项相“或”的情况，例：$ABC+AB\overline{C}=AB$。

2）最大项

a. 最大项特点（最大项是“或”项）

（1）n个变量构成的每个最大项，一定是包含n个因子的“或”项；

（2）在各个最大项中，每个变量必须以原变量或反变量形式作为因子出现一次，而且仅出现一次。

eg：有最大项$\overline{A}+B+C$，要使该最大项为0，A、B、C的取值应为1、0、0，二进制数100所等效的十进制数为4，所以$\overline{A}+B+C=M_4$。

b. 最大项的性质

（1）变量任取一组值，仅有一个最大项为0，其它最大项为1；

（2）n变量的全体最大项之积为0；

（3）不同的最大项相或，结果为1。

3）最小项和最大项的关系

eg：$m_0=\overline{A}\,\overline{B}\,\overline{C}=\overline{A+B+C}=\overline{M_0}$，$M_0=A+B+C=\overline{\overline{A}\,\overline{B}\,\overline{C}}=\overline{m_0}$。

编号下标相同的最小项和最大项互为反函数，即$M_i=\overline{m}_i$或者$m_i=\overline{M}_i$。

题 1. 函数$F(A,B,C)=AB+BC+AC$的最小项表达式为（　　）。

A. $F(A,B,C)=\sum m(0,2,4)$　　*B*. $F(A,B,C)=\sum m(3,5,6,7)$

C. $F(A,B,C)=\sum m(0,2,3,4)$　　*D*. $F(A,B,C)=\sum m(2,4,6,7)$

解：$F(A,B,C)=AB\left(C+\overline{C}\right)+\left(A+\overline{A}\right)BC+AC\left(B+\overline{B}\right)$

$=ABC+AB\overline{C}+ABC+\overline{A}BC+ABC+A\overline{B}C$

$=\sum m(7,6,3,5)$。

答案：B。

题 2. 函数$F(A,B)=\overline{AB}$的最小项表达式为_____，最大项表达式为_____，对偶式为_____，反演式为_____。

解：$F(A,B)=\overline{AB}=\overline{m_3}=\sum m(0,1,2)$，

$F(A,B)=\overline{A\cdot B}=\overline{A}+\overline{B}=M_3$，

对偶式$=\overline{A+B}$，$\overline{F}=(A,B)=\overline{\overline{A}+\overline{B}}$

答案：$\sum m(0,1,2)$；M_3；$\overline{A+B}$；$\overline{\overline{A}+\overline{B}}$。

2. 逻辑函数式化简为其他形式.

以$F(A,B,C)=AB+\overline{A}C$为例，说明如何将与或式转换为其他类型的表达式。

$F(A,B,C)=AB+\overline{A}C$　　与或式

$=\left(\overline{A}+B\right)(A+C)$　　或与式（由与或式两次求对偶）

$=\overline{\overline{AB}\cdot\overline{\overline{A}C}}$　　与非-与非式（由与或式两次求反）

$=\overline{\overline{\overline{A}+B}+\overline{A+C}}$　　或非-或非式（由或与式两次求反）

$=\overline{A\overline{B}+\overline{A}\overline{C}}$　　与或非式（先求$\overline{F}$的最简与或式，再对$\overline{F}$求反即可）

1）或与式

由最简的与或式，运用两次求对偶：

$F=\left(\left(AB+\overline{A}C\right)'\right)'=\left((A+B)\cdot\left(\overline{A}+C\right)\right)'$

$=\left(\overline{A}B+AC\right)'=\left(\overline{A}+B\right)(A+C)$

2）与非-与非式

由最简的与或式，经过两次求反，可得与非-与非式：

$F=AB+\overline{A}C=\overline{\overline{AB+\overline{A}C}}=\overline{\overline{AB}\cdot\overline{\overline{A}C}}$。

3）或非-或非式

最简的或与式，经过两次求反，可得或非-或非式：

$F=(A+C)\left(\overline{A}+B\right)=\overline{\overline{(A+C)\left(\overline{A}+B\right)}}=\overline{\overline{A+C}+\overline{\overline{A}+B}}$。

4）与或非式

求出反函数$\overline{F}$的最简与或式，再对$\overline{F}$求反：$\overline{F}=\overline{A}\overline{C}+A\overline{B}$，$F=\overline{\overline{F}}=\overline{A\overline{B}+\overline{A}\overline{C}}$。

题 1. 逻辑函数$Y=AB+BC+CA$的与非与非式为_____。

解：$Y=AB+BC+CA=\overline{\overline{AB+BC+CA}}$（两次求反）$=\overline{\overline{AB}\cdot\overline{BC}\cdot\overline{CA}}$

答案：$\overline{\overline{AB}\cdot\overline{BC}\cdot\overline{CA}}$。

题 2. 将逻辑函数$Y=A\overline{B}C+B\overline{C}$化为或非－或非形式。

解：$Y=A\overline{B}C+B\overline{C}$（两次求对偶得或与式）

$$Y'=\left(A+\overline{B}+C\right)\left(B+\overline{C}\right)=AB+\cancel{B\overline{B}}+BC+A\overline{C}+\overline{B}\,\overline{C}+\cancel{C\overline{C}},$$

$$Y=((Y)')'=(A+B)\cdot(B+C)\cdot\left(A+\overline{C}\right)\cdot\left(\overline{B}+\overline{C}\right),$$

或与式经两次求反得或非-或非：$Y=\overline{\overline{(A+B)\,(B+C)\left(A+\overline{C}\right)\left(\overline{B}+\overline{C}\right)}}$

$$=\overline{\overline{A+B}+\overline{B+C}+\overline{A+\overline{C}}+\overline{\overline{B}+\overline{C}}}\ 。$$

题 3. 将函数$Y=A\overline{B}+A\overline{C}$转化成与或非式：_____。

解：求$\overline{Y}$的最简与或式，再对$\overline{Y}$求反

$$\overline{Y}=\overline{A\overline{B}+A\overline{C}}=\overline{A\overline{B}}\cdot\overline{A\overline{C}}$$

$$=\left(\overline{A}+B\right)\cdot\left(\overline{A}+C\right)$$

$$=\overline{A}\cdot\overline{A}+B\overline{A}+\overline{A}C+BC$$

$$=\overline{A}+BC$$

$$\overline{\overline{Y}}=\overline{\overline{A}+BC}$$

答案：$\overline{\overline{A}+BC}$。

课时四　练习题

1. 某个4变量逻辑函数，其全部最小项之和为（　　）。

$A.\ 0$　　$B.\ 1$　　$C.\ 16$　　$D.$无法确定

2. 四变量逻辑函数$Y(A,B,C,D)$的最大项m_8为（　　）。

$A.\ A\overline{BCD}$　　$B.\ A+\overline{B}+\overline{C}+\overline{D}$　　$C.\ ABC\overline{D}$　　$D.\ \overline{A}+B+C+D$

3. 逻辑函数的最小项标准为（　　）。

$A.\ F(A,B,C)=\sum m(0,2,4)$　　$B.\ F(A,B,C)=\sum m(1,5,6,7)$

$C.\ F(A,B,C)=\sum m(0,2,3,4)$　　$D.\ F(A,B,C)=\sum m(3,4,6,7)$

4. 逻辑函数$F(ABC)=\overline{A}B+A\overline{B}$的最小项标准式为_____。

$A.\ F(A,B,C)=\sum m(0,4)$　　$B.\ F=\overline{A}C+A\overline{C}$

$C.\ F=m_0+m_1+m_5+m_7$　　$D.\ F(A,B,C)=\sum m(2,3,4,5)$

5. 三变量逻辑函数$Y=A+BC$的最小项表示是以下哪项（　　）。

$A.\ \sum m(2,3,5,6,7)$　　$B.\ \sum m(2,4,5,6,7)$

$C.\ \sum m(3,4,5,6,7)$　　$D.\ \sum m(1,2,5,6,7)$

6. 逻辑函数$F=A\overline{B}+\overline{A}B$的最简与非实现的表达式是（　　）。

$A.\ F=\overline{\overline{A\overline{B}}\cdot\overline{\overline{A}B}}$　　$B.\ F=\overline{\overline{A\overline{B}}+\overline{\overline{A}B}}$

$C.\ F=A\overline{B}+\overline{A}B$　　$D.\ F=\overline{A\overline{AB}}\cdot\overline{B\overline{AB}}$

7. $Y=A\overline{B}+B+\overline{A}B$的最简的与或形式为（　　）。

$A.\ Y=AB$　　$B.\ Y=A+B$　　$C.\ Y=1$

8. 已知$F=AB+\overline{A}C+\overline{B}\,\overline{C}$，则与或非形式为_____。

答案解析 请扫码

课时五　数字逻辑基础（5）

考点	重要程度	占分	题型
1. 逻辑函数的化简-公式化简法	必考	2～10	选择、填空、大题
2. 逻辑函数的化简-卡诺图化简法	必考		

1. 逻辑函数的化简-公式化简法

化简的意义：

- 节省元器件，降低电路成本；
- 提高电路可靠性；
- 减少连线，制作方便。

最简与或表达式的标准：

- 所得与或表达式中，乘积项（与项）数目最少；
- 每个乘积中所含的变量数最少。

针对某一逻辑式，反复运用逻辑代数公式消去多余的乘积项和每个乘积项中多余的因子，使函数式符合最简标准。化简中常用方法：

1）并项法：利用公式 $AB+A\bar{B}=A$（消去律）

$$eg：\ F=A\bar{B}C+\bar{A}BC+ABC+\bar{A}\bar{B}C$$
$$=\left(A\bar{B}+\bar{A}B\right)C+\left(AB+\bar{A}\bar{B}\right)C$$
$$=(A\oplus B)C+(A\odot B)C$$
$$=(A\oplus B)C+\overline{(A\oplus B)}C=C$$

在化简中注意代入规则的使用

2）吸收法：利用公式 $A+AB=A$（吸收率 1）

$$eg：\ F=\bar{A}+\overline{A\bar{B}C}\,\overline{B+AC+\bar{D}}+BC$$
$$=\left(\bar{A}+BC\right)+\left(\bar{A}+BC\right)\overline{B+AC+\bar{D}}$$
$$=\bar{A}+BC$$

反演律

3）消项法：利用公式 $AB+\bar{A}C+BC=AB+\bar{A}C$ ← 包含律

$$eg：\ F=A\bar{B}C\bar{D}+\bar{A}E+BE+C\bar{D}E$$
$$=A\bar{B}C\bar{D}+\left(\bar{A}+B\right)E+C\bar{D}E$$
$$=A\bar{B}C\bar{D}+\overline{A\bar{B}}E+C\bar{D}E$$
$$=A\bar{B}C\bar{D}+\left(\bar{A}+B\right)E$$
$$=A\bar{B}C\bar{D}+\bar{A}E+BE$$

4）消因子法：利用公式 $A+\bar{A}B=A+B$（吸收律 2）

$$eg：\ F=AB+\bar{A}C+\bar{B}C$$

$$= AB + (\bar{A} + \bar{B})C$$
$$= AB + \overline{AB}C$$
$$= AB + C$$

5）配项法：利用公式 $\bar{A} + A = 1$；$A \cdot 1 = A$ 等

eg：$F = AB + \bar{A}C + BC$
$$= AB + \bar{A}C + (A + \bar{A})BC$$
$$= AB + \bar{A}C + ABC + \bar{A}BC$$
$$= (AB + ABC) + (\bar{A}C + \bar{A}BC)$$
$$= AB + \bar{A}C$$

题 1. 用公式法化简下面的逻辑函数 $F = A\bar{B} + \bar{A}B + AB$

解：$F = A\bar{B} + \bar{A}B + AB$
$$= A(\bar{B} + B) + \bar{A}B \quad (\bar{B} + B = 1)$$
$$= A + \bar{A}B \quad (A + \bar{A}B = A + B)$$
$$= A + B$$

题 2. 用代数法化简 $\bar{B} + ABC + \overline{AC} + \overline{AB}$

解：$\bar{B} + ABC + \overline{AC} + \overline{AB}$（反演）
$$= \bar{B} + ABC + \bar{A} + \bar{C} + \bar{A} + \bar{B}$$
$$= \bar{B} + \bar{C} + \bar{A} + BC$$
$$= \bar{B} + \bar{C} + B + \bar{A}$$
$$= 1 + \bar{C} + \bar{A}$$
$$= 1$$

题 3. 证明：$AB\bar{C} + \bar{A}BC + ABC = (AB + C)B$

解：$AB\bar{C} + \bar{A}BC + ABC = AB\bar{C} + BC = B(A\bar{C} + C) = B(A + C) = AB + BC$

$(AB + C)B = AB \cdot B + BC = AB + BC$

$\therefore AB\bar{C} + \bar{A}BC + ABC = (AB + C)B$

2.逻辑函数的化简-卡诺图化简法

该方法是将逻辑函数用一种称为“卡诺图”的图形来表示，然后在卡诺图上进行函数的化简的方法。

1）卡诺图的构成

卡诺图是一种包含一些小方块的几何图形，图中每个小方块称为一个单元，每个单元对应一个最小项。两个相邻的最小项在卡诺图中也必须是相邻的。卡诺图中相邻的含义：

a.几何相邻性，即几何位置上相邻,也就是左右紧挨着或者上下相接；

b.对称相邻性，即图形中对称位置的单元是相邻的。

2）卡诺图

二变量图

A	B	m_i
0	0	m_0
0	1	m_1
1	0	m_2
1	1	m_3

⇒

A \ B	$\bar{B}$	B
$\bar{A}$	$\bar{A}\bar{B}$	$\bar{A}B$
A	$A\bar{B}$	AB

A \ B	0	1
0	m_0	m_1
1	m_2	m_3

A \ B	0	1
0	0	1
1	2	3

三变量图

循环码

A \ BC	00	01	11	10
0	$\bar{A}\bar{B}\bar{C}$ m_0	$\bar{A}\bar{B}C$ m_1	$\bar{A}BC$ m_3	$\bar{A}B\bar{C}$ m_2
1	$A\bar{B}\bar{C}$ m_4	$A\bar{B}C$ m_5	ABC m_7	$AB\bar{C}$ m_6

相邻性规则

$m_1 \leftarrow m_3 \rightarrow m_2$

$\downarrow$

m_7

A \ BC	00	01	11	10
0	0	1	3	2
1	4	5	7	6

相邻性规则

$m_2 \leftarrow m_0 \rightarrow m_1$

（对称）$\downarrow$

m_4

四变量图

AB \ CD	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

相邻性规则

m_3

$m_5 \leftarrow m_7 \rightarrow m_6$

$\downarrow$

m_{15}

3）逻辑函数的卡诺图表示法

用卡诺图表示逻辑函数，只是把各组变量值所对应的逻辑函数F的值，填在对应的小方格中。（其实卡诺图是真值表的另一种画法）

4）在卡诺图上合并最小项的规则

当卡诺图中有最小项相邻时（即：有标1的方格相邻），可利用最小项相邻的性质，对最小项合并。

规则为：

a. 卡诺图上任何两个标1的方格相邻，可以合为1项，并可消去1个变量。

b. 卡诺图上任何四个标1方格相邻，可合并为一项，并可消去两个变量。四个标1方格相邻的特点：（1）同在一行或一列；（2）同在一田字格中。

c. 卡诺图上任何八个标1的方格相邻，可以并为一项，并可消去三个变量。

综上所述，在n个变量的卡诺图中，只有2的i次方个相邻的标1方格（必须排列成方形格或矩形格的形状）才能圈在一起，合并为一项，该项保留了原来各项中$n-i$个相同的变量，消去i个不同变量。

5）化简中注意的问题：

a. 每一个标1的方格必须至少被圈一次；

b. 每个圈中包含的相邻小方格数，必须为2的整数次幂；

c. 为了得到尽可能大的圈，圈与圈之间可以重叠，但不能完全包含；

d. 若某个圈中的所有标1方格，已经完全被其它圈所覆盖，则该圈为多余的。

6）不完全确定的逻辑函数及其化简

在某些实际数字电路中，逻辑函数的输出只和一部分最小项有确定对应关系，而和余下的最小项无关。余下的最小项无论写入逻辑函数式还是不写入逻辑函数式，都不影响电路的逻辑功能。把这些最小项称为无关项。用英文字母d表示，对应的函数值记为“×”。包含无关项的逻辑函数称为不完全确定的逻辑函数。利用不完全确定的逻辑函数中的无关项往往可以将函数化得更简单。

题 1. 用卡诺图法化简函数：$F(A,B,C)=\sum m(0,1,2,4,6,7)$

解：



$$F=\bar{C}+\bar{A}\bar{B}+AB$$

题 2. 用卡诺图化简逻辑函数（要求画出卡诺图并画出相应的卡诺圈）。

$$F(A,B,C,D)=\sum m(0,4,6,13,14,15)+\sum d(1,2,3,5,7,9,10,11)$$

解：



$$F(A,B,C,D)=\bar{A}+D+C$$

题 3. 卡诺图化简 $\begin{cases} Y=\bar{B}\cdot\bar{C}\cdot D+\bar{A}\cdot C\cdot\bar{D} \\ AB+AC=0 \end{cases}$

解：



$$Y=C\bar{D}+\bar{B}\bar{C}D$$

课时五　练习题

1. 将下列函数化简为最简与或表达式

$F_1=\bar{A}\bar{C}+\bar{A}\bar{B}+BC+\bar{A}\bar{C}\bar{D}$（代数法）

2. 证明等式$AB+BC+AC+\bar{A}(B+C)=B+C$

3. 用公式法化简函数$Y_1=A+A\bar{B}\bar{C}+\bar{A}CD+\bar{C}E+\bar{D}E$

4. 用卡诺图化简$A\bar{C}D+\bar{B}C\bar{D}+ABCD$

5. 用卡诺图法求下列函数的最简与或形式。

$Y(A,B,C,D)=\sum m(0,2,4,6,9,13)+\sum d(1,3,5,7,11,15)$

6. 用卡诺图法化简函数$L(A,B,C,D)=\sum m(2,3,4,5,10,11,12,13)$

答案解析 请扫码

课时六　逻辑门电路

考点	重要程度	占分	题型
1. *TTL* 门电路	★★★★	2～10	选择、填空
2. *CMOS* 门电路	★★★★		

1. *TTL* 门电路

三极管-三极管逻辑门电路（*TTL*），是指输入端和输出端都用三极管的电路，简称*TTL* 电路，是双极型数字集成电路。

1）*TTL* 与非门典型电路及其工作原理

a. 电路组成：电路分为输入级、中间级和输出级三个部分。



（1）输入级（R_1、T_1、D_1、D_2）

T_1为多发射极晶体管；D_1、D_2为钳位二极管，起保护T_1管的作用。



（2）中间级（R_2、T_2、R_3）：分相、放大作用。

（3）输出级（R_4、T_4、T_5、D_3）

特点为静态功耗低，开关速度快，这种电路结构称为推拉式电路。

b. 工作原理

设：输入信号高低电平分别为$V_{iH}=3.4\text{V}$，$V_{iL}=0.2\text{V}$；*PN*结正向导通电压为0.7V；三极管电流放大倍数$\beta=20$。

（1）输入中有低电平

T_1管发射结导通，T_1管饱和。由于T_2基极电压仅为0.3V，故T_2、T_5均截止。T_4、D_3导通，输出约为3.6V（5－0.7－0.7＝3.6）。输出高电平1。



（2）输入均为高电平

T_1管处于倒置工作状态（*be*结反偏，*bc*结正偏）；T_2管处于饱和工作状态；T_4管处于截止工作状态；T_5管处于饱和工作状态。F输出为“0”。



综合上面两种情况，该电路实现与非功能。（$F=\overline{AB}$）

对*TTL*电路而言，输入端的悬空状态和接逻辑高电平等效。输入端经过电阻（通常取几十千欧以内）接电源电压时，与接逻辑高电平等效。输入端经过电阻接地时，输入端的电平与电阻阻值的大小有关，当电阻阻值很小时（例如只有几十欧姆），输入端相当于接逻辑低电平；当电阻阻值大到一定程度以后，输入端电压将升高到逻辑高电平。

2）其他类型的*TTL*门电路

除与非门外，*TTL*电路产品中还有各种功能的门，如或非门、异或门等。这里介绍两种具有不同输入输出结构的*TTL*门，较为重要。

a. 集电极开路门（*OC*门，*Open－Collector*）

（以与非门为例说明）



逻辑符号



*OC*门的特点：实现线与功能。

① 普通的*TTL*电路不能将输出端连在一起。输出端连在一起，可能使电路形成低阻通道，使电路因电流过大而烧毁；

② 由于*OC*门的集电极是开路的，所以若要实现正常的逻辑功能，需外加上拉电阻R_L。



上拉电阻R_L的选取：$R_{L\max}=\dfrac{V_{CC}-V_{OH\min}}{nI_{OH}+mI_{IH}}$，$R_{L\min}=\dfrac{V_{CC}-V_{OL\max}}{I_{OL\max}-PL_{IL}}$。

n为OC门输出端并接的个数，m为负载门的输入端总数，P为负载门的总数。



b. 三态输出门（*TSL*门）

三态门（*TSL*门）的输出有三个状态，即：0，1和高阻。在使用中，由控制端（称使能控制端）来控制电路的输出状态。

(1) 当$EN=1$时，$P=1$，二极管截止，
电路等效为普通与非门。

(2) 当$EN=0$时，$P=0$，
T_4和T_5均截止，输出高阻态。



三态门的基本用途为实现用一根导线轮流传输几个不同的数据或控制信号，通常将接受多个门的输出信号的线称为总线。

注意：在总线结构中，任一时刻仅允许一个门工作。



单向总线结构



双向总线结构

题 1. *TTL* 三态门的三种可能的输出状态分别为_____、_____和_____。

答案：高电平；低电平；高阻。

题 2. *OC* 门的输出端可并联使用，实现_____功能。

答案：线与。

题 3. 如图所示的三态门电路的表达式为（　　）。



A. $Y=AB$　　*B*. $Y=\overline{AB}$　　*C*. $Y=0$　　*D*. 高阻态

答案：*B*。

题 4.　*TTL* 门电路如图所示，试分析输入端状态并写出Y_1、Y_2的表达式。

解：左图：*TTL* 输入端经大电阻接地，输入电压升高到高电平，

故：$Y_1=\overline{A\cdot B\cdot 1}=\overline{A\cdot B}$；

右图：*TTL* 输入端直接接地，输入电压即为低电平，

故：$Y_2=C+D+0=C+D$。

A	B	1	Y_1
0	0	1	1
0	1	1	1
1	0	1	1
1	1	1	0

C	D	0	Y_2
0	0	0	0
0	1	0	1
1	0	0	1
1	1	0	1

2. *CMOS* 门电路

MOS 门电路有制造工艺简单、集成度高、功耗低、体积小、成品率高等优点，特别适用于中、大规模集成电路的制造，在目前数字集成电路产品中占据了相当大的比例。

1）*CMOS* 反相器的电路结构



如图所示，驱动管VT_2为*NMOS*管，负载管VT_1为*PMOS*管。为保证电路正常工作，电源电压V_{DD}需大于两管的开启电压绝对值之和$V_{GS(th)N}+|V_{GS(th)P}|$。

工作原理：

a. 当$v_I=0$时，VT_2管截止，VT_1管导通，$v_O=1$；

b. 当$v_I=1$ (V_{DD})时，VT_2管导通，VT_1管截止，$v_O=0$。

VT_1和VT_2总有一个工作在导通而另一个为截止状态，而且截止内阻又极高，因此流过VT_1和VT_2的静态电流极小，故*CMOS*反相器的静态功耗小。

2）其它类型的*CMOS*门电路

a. *CMOS* 与非门（$V_{TN}=2\text{V}$，$V_{TP}=-2\text{V}$）

（1）电路结构



（2）逻辑真值表

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	1
1	0	导通	截止	截止	导通	1
1	1	导通	截止	导通	截止	0

b. *CMOS*或非门（$V_{TN}=2\text{V}$，$V_{TP}=-2\text{V}$）

（1）电路结构



（2）逻辑真值表

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	0
1	0	导通	截止	截止	导通	0
1	1	导通	截止	导通	截止	0

c. 漏极开路的*CMOS*门电路（*OD*门）

用作输出缓冲/驱动器，或者用于输出电平的变换，可实现线与逻辑。



漏极开路输出的与非门

d. *CMOS*传输门（*TG*门）

（1）功能：在控制信号的作用下，实现输入和输出间的双向传输。

（2）电路结构和逻辑符号



（3）工作原理：设两管开启电压的绝对值为2V，$V_{DD}=5$V，输入信号在0~5V内连续变化。

① $C=0$V，$\overline{C}=5$V时，传输门截止（T_1和T_2均截止）；

② $C=5$V，$\overline{C}=0$V时，传输门导通（T_1和T_2至少有一只导通）。

（4）关于*CMOS*传输门：

① 由于*MOS*为对称的，源极和漏极可以互换，输入和输出端也可以互换，即*CMOS*传输门为双向的；

② 传输门和非门组合，可组成模拟开关；

③ *CMOS*双向模拟开关的电路结构和符号：



e. 三态输出的*CMOS*门电路

$\overline{EN}=0$，$F=\overline{A}$；

$\overline{EN}=1$，F 对外呈高阻。

*CMOS*三态门可方便地用于构成总线结构。

右图为*CMOS*三态非门。



对于*CMOS*门电路而言，通常是不允许输入端工作在悬空状态的。

输入端经过电阻接地时，与接逻辑低电平等效；

经过电阻接电源电压时，与接逻辑高电平等效。

题 1. *MOS*电路具有下列特点：（　　）。

A. 比较快的工作速度　　*B*. 集成度较低

C. 工艺简单，功耗小，高输入阻抗　　*D*. 存在电荷存储效应

答案：*C*。

题 2. 试分析如图所示电路的逻辑功能，列出真值表，写出输出的逻辑表达式，说明其逻辑功能。



解：图示电路可分为两个反相器和两个传输门电路。

从电路图列出表示*Y*与*A*、*B*关系的真值表：

A	*B*	*Y*
0	0	1
0	1	0
1	0	0
1	1	1

$Y=\overline{A}\,\overline{B}+AB=A\odot B$。

题 3. 电路如图所示，输出信号L与输入A、B之间的关系式是（　　）。

$A.\ AB$　　$B.\ A+B$　　$C.\ \overline{A+B}$　　$D.\ \overline{AB}$



答案：D。

题 4. 分析并说明如图所示电路功能。



解：如图所示，图示电路可划分为三个与非门、一个或非门和两个反相器电路。

故$Y=\overline{(AB+CD)+INH}=\overline{AB+CD}\cdot\overline{INH}$。


INH
反相器
V_{DD}
A
B
C
D
$\overline{AB}$
$\overline{CD}$
Y
$\overline{(AB+CD)+INH}$
或非门
$AB+CD$
与非门

课时六　练习题

1. 在*TTL*门电路的输入端与地之间接一个$2M\Omega$电阻，则相当于在该输入端输入_____电平；在*CMOS*门电路的输入端与地之间接一个$2M\Omega$电阻，则相当于在该输入端输入_____电平。

2. 下图是一个*TTL*门电路，其输出*F*的表达式为（　　）。



题 2

A. $F=0$　　*B*. $F=1$

C. $F=A$　　*D*. $F=\overline{A}$

3. 可用于总线结构进行分时传输的门电路是（　　）。

A. 异或门　　*B*. 同或门　　*C*. *OC*门　　*D*. 三态门

4. 在*TTL*逻辑门中，为实现“线与”，应选用（　　）。

A. 三态门　　*B*. *OC*门　　*C*. 异或门　　*D*. 与非门

5. 写出图示电路的逻辑函数表达式。

*TTL*门



（1）$Y_1=$_____；

*TTL*门



（2）$Y_2=$_____；

*CMOS*门



（3）$Y_3=$_____；

*CMOS*门



（4）$Y_4=$_____。

6. *CMOS*门电路的静态功耗（　　）。

A. 不确定　　*B*. 大　　*C*. 为零　　*D*. 小

7. 若将二输入*CMOS*与非门作为非门使用，则多余端应作（　　）处理。

A. 悬空　　*B*. 通过$10k\Omega$电阻接地　　*C*. 接高电平　　*D*. 接地

8. 写出图示电路的逻辑表达式，列出真值表，说明其逻辑功能。



题 8

答案解析 请扫码

课时七　组合逻辑电路

考点	重要程度	占分	题型
1. 组合逻辑电路的分析	★★★★★	10~20	选择、填空、大题
2. 组合逻辑电路的设计	★★★★★		

1. 组合逻辑电路的分析

按照逻辑功能的不同特点，一般将数字逻辑电路分为两大类：一类是组合逻辑电路(简称组合电路)；另一类是时序逻辑电路（简称时序电路）。

组合电路是由各种逻辑门构成的，其逻辑功能可以由一组逻辑函数确定。组合电路在任何时刻的输出信号的稳定值，仅仅与该时刻的输入信号有关，而与该时刻以前的输入信号无关。在理想情况下，若不计组合电路中各级逻辑门的延迟时间，则认为输出信号会随输入信号的变化而立即变化。输入信号存在，输出信号也存在；输入信号撤销，输出信号也随之消失。因此，组合电路没有记忆或存储功能。

如图所示是一个组合逻辑电路的框图，由输入变量、逻辑门及输出变量组成，逻辑门接收输入信号后产生输出信号。这是一个将输入的二进制数据信息转换成需要的输出数据的过程，其中n个二进制变量来自外部的信源；m个输出变量送给外部的接收者。每个输入/输出变量实质上对应于二进制信号的逻辑1和逻辑0，n个输入变量有2^n种输入组合，对于每一种组合，只有一个可能的输出值与其相对应。把每个输入组合与其对应的输出值列成真值表，这样，一个组合电路就能用其真值表来详细说明。组合电路也可以用m个逻辑函数来描述，一个函数对应一个输出变量，每个输出就是n个输入变量的逻辑函数。

组合逻辑电路框图

组合电路的分析就是确定组合电路的实现函数，并从导出的逻辑函数或真值表来描述该电路的逻辑功能。

在进行电路分析之前，要先确认给定的电路是组合电路而非时序电路。组合电路只有逻辑门，没有反馈路径或存储单元。一条反馈路径就是从一个门的输出到另一个门的输入的连接，其中第二个门的输入是第一个门的输入的一部分。有反馈路径的数字电路是时序电路。

由门电路组成的组合逻辑电路的分析，一般可以按照以下几个步骤进行：

第 1 步：根据所给的逻辑电路图，写出输出函数逻辑表达式。一般从电路的输入端开始，逐级写出各级门电路的输出函数，直到整个电路的输出端。

第 2 步：根据已写出的输出逻辑函数表达式，列写该电路的真值表。

第 3 步：由真值表或逻辑函数表达式分析电路功能。

题 1. 组合电路由_____构成，它的输出只取决于_____，与电路原状态无关。

解：逻辑门和电子元件，该时刻各输入的状态组合

题 2. 组合逻辑电路如图所示，（1）写出函数F的逻辑表达式（2）列出真值表（3）分析电路的功能



解：（1）$F_1=\overline{A\cdot B}\quad F_2=\overline{AF_1}=\overline{A\cdot\overline{A\cdot B}}$

$$F_3=\overline{F_1\cdot B}=\overline{B\cdot\overline{A\cdot B}}$$

$$F=\overline{F_2\cdot F_3}=\overline{\overline{A\cdot\overline{A\cdot B}}\;\overline{B\cdot\overline{A\cdot B}}}$$

$$=\overline{\left(\bar{A}+AB\right)\left(\bar{B}+AB\right)}$$

$$=\overline{\bar{A}\cdot\bar{B}+A\cdot B\cdot\bar{B}+\bar{A}\cdot A\cdot B+AB\cdot AB}$$

$$=\overline{\bar{A}\cdot\bar{B}+AB}$$

$$=\overline{A\odot B}$$

$$=A\oplus B$$

（2）

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

（3）实现异或功能，相同出“1”，相异出“0”。

题 3. 写出如图所示的电路的真值表及逻辑表达式。



解：

A	B	C_{i-1}	C_i	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$S = A \oplus B \oplus C_{i-1}$$

$$C_i = \overline{\overline{(A \oplus B) \cdot C_{i-1}} \cdot \overline{A \cdot B}} = (A \oplus B)C_{i-1} + A \cdot B$$

题 4. 某组合逻辑电路如右图所示，试求：
（1）写电路输出Z的函数式并简化；
（2）写出真值表；
（3）分析电路的逻辑功能选择。



解：（1）$Z = \overline{\overline{R \cdot A} \cdot \overline{A \cdot G} \cdot \overline{R \cdot G} \cdot \overline{\bar{R}\bar{A}\bar{G}}}$

$$= RA + AG + RG + \bar{R}\bar{A}\bar{G}$$

R \ AG	00	01	11	10
0	1	0	1	0
1	0	1	1	1

$$Z = \sum m(0,3,5,6,7)$$

（2）

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

（3）交通信号灯：同一时刻只有一种颜色（绿、黄、红）的灯亮不报故障，当多于1盏灯亮或者灯灭时会发出警报。

2.组合逻辑电路设计

组合电路的设计方法有很多种，针对不同的设计对象、不同的实现手段，可以采用不同的设计方法；而对于相同的设计对象，如果采用不同的设计方法和设计思路，也可以得到不同的设计结果。

电路的设计过程可以概括为两个阶段：从逻辑功能的文字描述到某种形式的逻辑描述；各种逻辑描述之间的变换。真值表、逻辑方程、逻辑框图、逻辑图、硬件描述语言等都是用于逻辑描述的工具，对于相同的逻辑问题，若设计者采用不同的设计工具，则其设计方法也不同。本节介绍由小规模集成电路构成的组合电路的设计方法。

设计由小规模集成电路构成的组合电路时，强调的基本原则是能获得最简电路，即所用的门电路最少以及每个门的输入端数最少。一般可以按以下步骤进行：

第 1 步：由实际问题列出真值表。一般首先根据事件的因果关系确定输入、输出变量，进而对输入、输出进行逻辑赋值，即用0、1表示输入、输出各自的两种不同状态；再根据输入、输出之间的逻辑关系列出真值表。n个输入变量，应用2^n个输入变量取值的组合，即真值表中有2^n行。但有些实际问题，只出现部分输入变量取值的组合。未出现者，在真值表中可以不列出。如果列出，可在相应的输出处标记 “×”号，以示区别；化简逻辑函数时，可做无关项处理。

第 2 步：由真值表写出输出函数逻辑表达式。对于简单的逻辑问题，也可以不列真值表，而直接根据逻辑问题写出函数逻辑表达式。

第 3 步：化简、变换输出函数逻辑表达式。因为由真值表写出的函数逻辑表达式不一定是最简式，为使所设计的电路最简，需要运用第1章介绍的化简逻辑的数的方法，使输出表达式化为最简。同时根据实际要求(如级数限制等)和客观条件(如使用门电路的种类、输入有无反变量等)将输出表达式变换成适当的形式，例如要求用与非门来实现所设计的电路，则需将输出表达式变换成最简的与非-与非式。

第 4 步：画出逻辑图。

以上步骤并非是固定不变的，设计时应根据具体情况和问题的难易程度进行取舍。

题 1. 设计一个三按键保密锁电路，要求两个或两个以上按键同时按下时锁才可以打开，要求用与非门实现，请写出完整的设计步骤。

解：根据题意列真值表，设三个按键分别为A、B、C，按下取“1”，不按下取“0”，输出为Y，锁打开为“1”，没打开为“0”

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$Y=\bar{A}BC+A\bar{B}C+AB\bar{C}+ABC=\sum m(3,5,6,7)$$

画卡诺图



$$Y=AB+BC+AC$$



$$Y=\bar{\bar{Y}}=\overline{\overline{AB+BC+AC}}$$
$$=\overline{\overline{AB}\cdot\overline{BC}\cdot\overline{AC}}$$

题 2. 现有三个车间。每个车间各需$10kW$电力，这三个车间由两台发电机组供电，一台功率为$10kW$，另一台功率为$20kW$，三个车间经常不同时工作。试用与非门和异或门设计一个逻辑电路，能够根据各车间的工作情况。以最节约电能的方式自动完成配电任务。

解：根据题意列真值表，设三个车间分别A、B、C，电机组分别为$Y_1(10kW)$，$Y_2(20kW)$，车间工作为“1”，不工作为“0”，电机组工作为“1”，不工作为“0”

A	B	C	Y_1	Y_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$\begin{aligned}Y_1 &= \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC \\ &= \bar{A}\left(\bar{B}C + B\bar{C}\right) + A\left(\bar{B}\bar{C} + BC\right) \\ &= \bar{A}(B \oplus C) + A\left(\overline{B \oplus C}\right) \\ &= A \oplus B \oplus C\end{aligned}$$

$$Y_2 = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC = \sum m(3,5,6,7)$$



$$Y_2 = BC + AB + AC$$



$$\begin{aligned}Y_2 = \overline{\overline{Y_2}} &= \overline{\overline{BC + AB + AC}} \\ &= \overline{\overline{BC} \cdot \overline{AB} \cdot \overline{AC}}\end{aligned}$$

题 3. 用与非门设计四变量多数表决电路，当输入变量A、B、C、D有3个或3个以上1时输出为1，输入为其他状态时输出为0。

解：根据题意列真值表

A	B	C	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

$$Y = \bar{A}BCD + A\bar{B}CD + AB\bar{C}D + ABC\bar{D} + ABCD$$

AB \ CD	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	0

$$\begin{aligned} Y &= ABD + ABC + BCD + ACD \\ &= \overline{ABD + ABC + BCD + ACD} \\ &= \overline{\overline{ABD} \cdot \overline{ABC} \cdot \overline{BCD} \cdot \overline{ACD}} \end{aligned}$$



课时七　练习题

1. 组合电路的分析是指（　　）

A. 已知逻辑图，求解逻辑表达式的过程

B. 已知逻辑图，求解逻辑功能的过程

C. 已知真值表，求解逻辑功能的过程

D. 已知真值表，求解逻辑表达式的过程

2. 写出如图所示逻辑电路的表达式，化简和列出真值表。



题 2

3. 分析下图所示电路实现的逻辑功能，要求列出逻辑函数表达式，真值表。



题 3

4. 要求用与非门设计一人三人表决用的组合逻辑电路图，只要有 2 票或 3 票同意，表决就通过（要求有真值表等）。

5. 有一车间有*A*、*B*、*C*三台设备，用红*R*，黄*W*两个指示灯表示3台设备的工作情况，若一台设备出现故障，则黄灯亮；若两台设备出现故障则红灯亮；若三台设备出现故障，则红灯和黄灯同时亮。某台设备故障，对应变量*A*、*B*、*C*为0，无故障则为1，试用与非门设计一个能实现此要求的逻辑电路，且电路最简。

6. 分析图中的电路逻辑功能，写出逻辑函数表达式，列出真值表，指出电路完成什么逻辑功能。



题 6

7. 某评委会由三位评委A、B、C和一位主席D组成，对选手比赛结果进行裁决，当满足以下条件时表示裁决通过，有三人或三人以上同意；或者有两人同意，但其中一人是主席。表决时，A,B,C,D为“1”表示同意，为“0”时表示不同意；表决结果$F=1$时表示通过，$F=0$时表示不通过。

⑴、画出该电路逻辑函数的卡诺图，写出$F(A,B,C,D)$的最简与或式

⑵、写出$F(A,B,C,D)$的最简与非——与非式

⑶、用最少的与非门实现该电路，画出电路图

答案解析 请扫码

课时八　常见的组合逻辑电路（1）

考点	重要程度	占分	题型
1. 组合逻辑电路中的冒险	★★★★	10～15	选择、填空、大题
2. 编码器	★★★★		

1. 组合逻辑电路中的冒险

1）组合逻辑电路中的冒险的定义

前面讨论的组合逻辑电路设计都是在理想情况下进行的，即都是在稳态情况下研究如何实现输入与输出之间的逻辑关系，并没有考虑电路中连线及逻辑门的延迟时间，也没有考虑电路中信号变化的过渡时间，即没有考虑瞬态的工作情况。事实上信号经过导线及门电路的传输都需要一定的响应时间，信号的变化也都存在一定的过渡时间，多个信号发生变化时，也可能有先后快慢的差别。因此，理想情况下设计出的逻辑电路，当考虑这些实际因素后，在输入信号变化的瞬间就可能产生错误的输出。

如图(a)所示电路的逻辑功能为$F=A+\bar{A}$。不管A为0或为1，稳态输出F总为1。但是，图(b)所示电路中，当A由$1\to0$变化时，非门输出$\bar{A}$应由$0\to1$，由于非门的延迟，使$\bar{A}$的变化滞后于A的变化。这样在或门的两个输入端上便会出现同时为0的一段时间，从而在输出端将出现一个短暂的0脉冲，即发生了瞬时的错误输出。这种窄脉冲俗称“毛刺”。将组合电路出现毛刺这种错误现象称为组合电路的冒险。



组合电路冒险举例

冒险的出现给数字系统带来的危害，视它的负载电路性质而定。如果负载是组合电路或是惯性大的仪表，则影响不大：如果负载是时序电路，则可能使时序电路中的触发器错误动作。

2）消去冒险的方法

a. 发现并消去互补变量

$eg.\ F=(A+B)(\bar{A}+C)$，在$B=C=0$时，$F=A\bar{A}$。

若直接根据这个逻辑表达式组成电路，就可能出现冒险；将上式写成：$F=AC+\bar{A}B+BC$，已将$A\bar{A}$去掉，则不会出现冒险。

b. 增加乘积项

$eg.\ F=AC+B\bar{C}$，当$A=B=1$时，$F=C+\bar{C}$。

若直接根据这个逻辑表达式组成电路，就可能出现冒险；将上式写成：$F=AC+B\bar{C}+AB$，这样，当$A=B=1$时，不会出现$F=C+\bar{C}$，所以C状态的变化，不会影响输出。

c. 输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去冒险，可以在输出端并联一电容，其容量在4~20pF之间，该电容和门的输出电阻构成RC低通网络，对窄脉冲起平滑作用。

题 1. 引起组合逻辑电路中冒险的原因是（　　）。

A. 工作速度高　　*B*. 干扰信号　　*C*. 供电电源不稳定　　*D*. 电路延迟

答案：*D*。

题 2. 逻辑数$F=\bar{A}C+A\bar{B}+B\bar{C}$，当变量的取值为（　　）时，将出现冒险现象。

A. $B=C=1$　　*B*. $B=C=0$　　*C*. $A=1$，$C=0$　　*D*. $A=0$，$B=0$

解：当$A=1$，$C=0$时，$F=\bar{A}C+A\bar{B}+B\bar{C}=\bar{B}+B$，出现冒险现象。

答案：*C*。

题 3. 下列那种说法可以消除组合电路的竞争冒险（　　）

A. 输入状态不变　　*B*. 加精密的电源　　*C*. 接滤波电容　　*D*. 接错位二极管

答案：*C*。

题 4. 试分析下图电路中，当*A*、*B*、*C*、*D*单独一个改变状态时是否存在竞争-冒险现象？若存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下？



解：由图得到输出的逻辑式为

$$Y=\overline{\bar{A}CD}\cdot\overline{A\bar{B}D}\cdot\overline{B\bar{C}}\cdot\overline{C\bar{D}}=\bar{A}CD+A\bar{B}D+B\bar{C}+C\bar{D}$$

（1）当$B=0$，$C=D=1$，输出逻辑式简化为$Y=A+\bar{A}$，

故A改变状态时存在竞争-冒险现象。

（2）同理，当$A=1$，$C=0$，$D=1$时，$Y=B+\overline{B}$，

故B改变状态则存在竞争-冒险现象。

（3）当$A=0$，$B=D=1$，或者当$A=X$，$B=1$，$D=0$时，

$Y=C+\overline{C}$，故C改变状态时存在竞争-冒险现象。

（4）当$A=1$，$B=0$，$C=1$，或者当$A=0$，$B=X$，$C=1$时，

$Y=D+\overline{D}$，故D改变状态时存在竞争-冒险现象。

2. 编码器

由于数字设备只能处理二进制代码信息，因此对需要处理的任何信息（如数和字符等），必须转换成符合一定规则的二进制代码。编码就是用代码表示特定信息的过程。完成编码功能的逻辑电路称为编码器。常用的编码器有：二进制编码器、二-十进制编码器等。

1）二进制编码器

二进制编码器，是用n位二进制代码对$N=2^n$个特定信息进行编码的逻辑电路。根据输入是否互相排斥，又可分为两类，一类称为具有输入互相排斥的编码器，另一类称为优先编码器。所谓输入互相排斥，是指在某一时刻，编码器的N个输入端中仅有一个为有效电平。换言之，编码器在某一时刻只对一个输入信号编码，而且一个输入信号对应一个n位二进制代码，不能重复。而优先编码器去除了输入互相排斥这一特殊的约束条件，它允许在某个时刻有多个输入端为有效电平，但只对优先级最高的输入信号进行编码。优先级的高低，是由设计者根据各个输入信号的轻重缓急而决定的。

2）二-十进制编码器

二-十进制编码器，是用BCD码对I_0~I_9，这10个输入信号进行编码的逻辑电路。显然，该电路有10根输入线，4根输出线，故常称为10线-4线编码器。10线-4线编码器也可分为输入信号互相排斥和优先编码两种，它们的设计方法和上述二进制编码器是相同的，只是当输入变量较多时(这里有10个)。

3）通用编码器集成电路

这里介绍两种常用的优先编码器集成电路74148和74147，它们都有TTL和$CMOS$(74HC147、74HC148)的定型产品，型号相同而工艺不同的集成电路，在逻辑功能上没有区别，只是电性能参数不同。

a. 8线-3线优先编码器74148

74148的逻辑图和引脚图如图1(*a*)和(*b*)所示，逻辑图中$HPRI$是最高位优先编码器的总说明符号，BIN表示二进制编码器。



(*a*)逻辑图　　(*b*)引脚图

图1　74148优先编码器

表1为74148的功能表。由功能表可知，该电路有8条编码信号输入线，3条输出线，并且编码输入$\overline{I_0}$~$\overline{I_7}$，与编码输出$\overline{Y_0}$~$\overline{Y_2}$，均以低电平为有效电平。在输入信号中，$\overline{I_7}$优先级最高，$\overline{I_0}$最低。该编码器另设有选通输入，即输入使能端$\overline{EI}$、选通输出端$\overline{EO}$及扩展输出$\overline{GS}$。从表1可以看出，使能端$\overline{EI}=0$时，编码器处于工作状态，允许编码。即只要有一个输入$\overline{I_i}$为0，$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}$就输出对应的二进制码的反码。同时扩展输出$\overline{GS}$为0，而选通输出$\overline{EO}$则为1。当所有输入$\overline{I_i}$均为1时，$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}=111$，而$\overline{GS}$为1，$\overline{EO}$为0。当$\overline{EI}=1$时，编码器处于禁止工作状态，此时输入$\overline{I_0}$~$\overline{I_7}$不论输入为何值，输出$\overline{Y_2}$、$\overline{Y_1}$、$\overline{Y_0}$均为1，扩展输出$\overline{GS}$和选通输出$\overline{EO}$均为1。

表1　74148功能表

输入									输出				
$\overline{EI}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{GS}$	$\overline{EO}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	×	×	×	×	×	×	×	0	0	0	0	0	1
0	×	×	×	×	×	×	0	1	0	0	1	0	1
0	×	×	×	×	×	0	1	1	0	1	0	0	1
0	×	×	×	×	0	1	1	1	0	1	1	0	1
0	×	×	×	0	1	1	1	1	1	0	0	0	1
0	×	×	0	1	1	1	1	1	1	0	1	0	1
0	×	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

当输出 $\overline{Y_2}$、$\overline{Y_1}$、$\overline{Y_0}$ 均为1时，究竟是 $\overline{I_0}=0$ 时的正常编码输出，还是8个输入端均为1(无编码信号输入)，或是 $\overline{EI}=1$ 禁止编码时所对应的输出，这可由 $\overline{GS}$ 和 $\overline{EO}$ 的状态来确定。

根据8线-3线优先编码器的真值表，可以写出各输出端的逻辑表达式：

$\overline{Y_2}=\overline{EI(I_4+I_5+I_6+I_7)}$，$\overline{Y_1}=\overline{EI\left(I_2\overline{I_4}\,\overline{I_5}+I_3\overline{I_4}\,\overline{I_5}+I_6+I_7\right)}$，

$\overline{Y_0}=\overline{EI\left(I_1\overline{I_2}\,\overline{I_4}\,\overline{I_6}+I_3\overline{I_4}\,\overline{I_6}+I_5\overline{I_6}+I_7\right)}$，$\overline{EO}=\overline{EI\left(\overline{I_0}\,\overline{I_1}\,\overline{I_2}\,\overline{I_3}\,\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7}\right)}$，

$\overline{GS}=\overline{EI(I_0+I_1+I_2+I_3+I_4+I_5+I_6+I_7)}$

b. 10线-4线优先编码器74147



(*a*)逻辑图　　(*b*)引脚图

图2　74147优先编码器

表2　74147功能表

十进制数	输入									输出			
	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{I_8}$	$\overline{I_9}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
0	1	1	1	1	1	1	1	1	1	1	1	1	1
9	×	×	×	×	×	×	×	×	0	0	1	1	0
8	×	×	×	×	×	×	×	0	1	0	1	1	1
7	×	×	×	×	×	×	0	1	1	1	0	0	0
6	×	×	×	×	×	0	1	1	1	1	0	0	1
5	×	×	×	×	0	1	1	1	1	1	0	1	0
4	×	×	×	0	1	1	1	1	1	1	0	1	1
3	×	×	0	1	1	1	1	1	1	1	1	0	0
2	×	0	1	1	1	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	1	0

74147的逻辑图和引脚图如图2(*a*)和(*b*)所示。

表2为10线-4线优先编码器的编码功能表。由功能表和图2可以看出，这种编码器中没有$\overline{I_0}$线，这是因为信号$\overline{I_0}$的编码，同其他各输入线均无信号输入(功能表中第1行）是等效的，故在商品电路中省去了$\overline{I_0}$线。另由表2可知，输入编码信号为低电平有效，输出是反码形式的8421*BCD*码。

题 1. 在设计编码电路时，若需要对30个信号进行编码，则需要使用（　　）位二进制代码。

A. 3　　*B*. 4　　*C*. 5　　*D*. 6

解：$2^5=32>30$，$2^4=16<30$，30个信号需要5位二进制代码。

答案：*C*。

题 2. 8线-3线优先编码器的输入为I_0~I_7，当优先级别最高的I_7有效时，其输出$\overline{Y_2}\cdot\overline{Y_1}\cdot\overline{Y_0}$的值是（　　）。

A. 111　　*B*. 010　　*C*. 000　　*D*. 101

解：输出$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}$是低电平有效，$I_7$有效时，$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}=000$。

答案：*C*。

题 3. 8线-3线优先编码器74148是高位优先编码电路（$\overline{I_7}$优先级最高），如果输入使能端$\overline{EI}=0$，则当$\overline{I_0}\,\overline{I_1}\,\overline{I_2}\,\overline{I_3}\,\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7}=00110101$时，输出$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}$为_____。

解：根据74148功能表，当$\overline{I_0}\,\overline{I_1}\,\overline{I_2}\,\overline{I_3}\,\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7}=\times\times\times\times\times\times01$时，$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}=001$。

答案：001。

题 4. 用门电路设计一个4线-2线二进制优先编码器。编码器输入为$\overline{A_3}\,\overline{A_2}\,\overline{A_1}\,\overline{A_0}$，$\overline{A_3}$优先级最高，$\overline{A_0}$优先级最低，输入信号低电平有效。输出为$\overline{Y_1}\,\overline{Y_0}$，反码输出。电路要求加一*G*输出端，以指示最低优先级信号$\overline{A_0}$输入有效。

解：根据题意，可列出真值表，求出表达式，画出电路图。

其真值表如右图所示，其表达式和电路图如下图所示。

由真值表可知$G=\overline{A_3}\,\overline{A_2}\,\overline{A_1}\,\overline{A_0}$。

$\overline{A_3}$	$\overline{A_2}$	$\overline{A_1}$	$\overline{A_0}$	$\overline{Y_1}$	$\overline{Y_0}$	G
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	0	1	1	0	1	0
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	1	1
1	1	1	1	1	1	0

(*a*) 真值表

(*b*)求输出表达式



$\overline{Y_1} = \overline{A_3}\,\overline{A_2}$



$Y_0 = \overline{A_3}\,\overline{\overline{A_2}} + \overline{A_3}\,\overline{A_1}$

(*c*)编码器电路图



课时八　练习题

1. 互补信号经过不同级门电路后相遇，可能发生（　　）

A. 竞争冒险　　*B*. 空翻　　*C*. 一次翻转　　*D*. 以上都不对

2. 为了消除竞争冒险，函数$Y=A\bar{C}+BC$应增加冗余项是_____。

3. 逻辑电路的输出函数$Y=\bar{A}\bar{B}+A\bar{C}$, 则该电路（　　）

A. 一定不产生竞争冒险

B. 一定产生竞争冒险

C. 当信号状态改变时，可能出现竞争冒险

D. 不能确定，看情况

4. 下面逻辑函数表达式描述的组合电路，可能产生竞争冒险的是（　　）

A. $AB+AC$　　*B*. $(A+B)C$　　*C*. $\bar{A}B+AC$　　*D*. $AB+CD$

5. 如果对键盘上108个符号进行二进制编码，则至少要（　　）位二进制数码。

6. 编码器是一种（　　）

A. 组合逻辑电路　　*B*. 时序逻辑电路　　*C*. 脉冲整形电路

7. 欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（　　）

A. 5　　*B*. 6　　*C*. 8　　*D*. 43

8. 某普通$4-2$线编码器，输入输出分别为$I_3I_2I_1I_0$，Y_1Y_0；测得$Y_1Y_0=11$，则$I_3I_2I_1I_0=$_____。

9. 优先编码器74*LS*148的编码输入为$\overline{I_0}$~$\overline{I_7}$，编码输出为$\overline{Y_2},\overline{Y_1},\overline{Y_0}$。当使能输入$\overline{S}=0$，编入为$\overline{I_1}=\overline{I_5}=\overline{I_6}=0$，其余编码输入全为1时，则输出$\overline{Y_2}\,\overline{Y_1}\,\overline{Y_0}$应为_____。

10. 试设计一个具有互相排斥输入条件的编码器，将X_0、X_1、X_2和X_3，4个输入信号(设高电平为有效电平）编成二进制代码。

答案解析 请扫码

课时九　常用组合逻辑功能器件(2)——译码器

考点	重要程度	占分	题型
1. 译码器	必考	6～15	选择、填空、大题
2. 显示译码器	★★★★★		

在编码时，每一组代码都赋予了特定的含义，即表示一个确定的信息。而译码则是编码的逆过程，是把每一组代码的含意“翻译”出来的过程。完成译码功能的逻辑电路称为译码器。译码器的种类很多，但工作原理相似，设计方法相同。常见的译码器有二进制译码器、二-十进制译码器和显示译码器等。

1. 二进制译码器

将具有特定含义的一组二进制代码，按其原意“翻译”成为对应的输出信号的逻辑电路，叫做二进制译码器。由于n位二进制代码可对应2^n个特定含义，所以二进制译码器是一个具有n根输入线和2^n根输出线的逻辑电路，框图如下图所示。对每一组可能的输入代码，译码器仅有一个输出信号为有效逻辑电平。因此，我们可以将二进制译码器当做一个最小项发生器，即每个输出正好对应一个最小项。



二进制译码器框图

1）译码器电路结构

以2线-4线译码器为例说明：

a. 高电平输出有效的2线-4线译码器电路

B	A	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1



$Y_0 = \overline{B}\,\overline{A} = m_0$，

$Y_1 = \overline{B}A = m_1$，

$Y_2 = B\overline{A} = m_2$，

$Y_3 = BA = m_3$。

b. 低电平输出有效的2线-4线译码器电路

B	A	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0



$\overline{Y_0} = \overline{\overline{B}\,\overline{A}} = \overline{m_0}$，

$\overline{Y_1} = \overline{\overline{B}A} = \overline{m_1}$，

$\overline{Y_2} = \overline{B\overline{A}} = \overline{m_2}$，

$\overline{Y_3} = \overline{BA} = \overline{m_3}$。

c. 由真值表容易得出：

（1）高电平输出有效二进制译码器，其输出逻辑表达式为$Y_i = m_i$（m_i为输入变量所对应的最小项）；

（2）低电平输出有效二进制译码器，其输出逻辑表达式为$\overline{Y_i} = \overline{m_i}$（$\overline{m_i}$为输入变量所对应的最小项）。

2）译码器的使能控制输入端

a.利用使能控制输入端，既能使电路正常工作，也能使电路处于禁止工作状态；利用使能控制输入端，能实现译码器容量扩展。

b. 逻辑图与逻辑符号

EN为使能控制输入端：$EN=0$，输出均为0；$EN=1$，输出译码信号。

电路满足：$Y_i = m_i EN$。





c. 利用使能端实现扩展的例子

（1）由两片2线-4线译码器组成3线-8线译码器：

① 当$I_2=0$时，(1)片工作，(2)片禁止；

② 当$I_2=1$时，(1)片禁止，(2)片工作。



（2）二-十进制译码器（常称4线-10线译码器）

① 4线-10线译码器的输入为*BCD*码，输出为十个高、低电平。

② 4线-10线译码器的真值表与伪码

	A_3	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$	$\overline{Y_8}$	$\overline{Y_9}$
真值表	0	0	0	0	0	1	1	1	1	1	1	1	1	1
	0	0	0	1	1	0	1	1	1	1	1	1	1	1
	0	0	1	0	1	1	0	1	1	1	1	1	1	1
	0	0	1	1	1	1	1	0	1	1	1	1	1	1
	0	1	0	0	1	1	1	1	0	1	1	1	1	1
	0	1	0	1	1	1	1	1	1	0	1	1	1	1
	0	1	1	0	1	1	1	1	1	1	0	1	1	1
	0	1	1	1	1	1	1	1	1	1	1	0	1	1
	1	0	0	0	1	1	1	1	1	1	1	1	0	1
	1	0	0	1	1	1	1	1	1	1	1	1	1	0
伪码	1	0	1	0	1	1	1	1	1	1	1	1	1	1
			↓							↓				
	1	1	1	1	1	1	1	1	1	1	1	1	1	1

③ 4线-10线译码器逻辑表达式：

$$\overline{Y_0}=\overline{\bar{A}_3\bar{A}_2\bar{A}_1\bar{A}_0}\qquad \overline{Y_1}=\overline{\bar{A}_3\bar{A}_2\bar{A}_1A_0}\qquad \overline{Y_2}=\overline{\bar{A}_3\bar{A}_2A_1\bar{A}_0}$$

$$\overline{Y_3}=\overline{\bar{A}_3\bar{A}_2A_1A_0}\qquad \overline{Y_4}=\overline{\bar{A}_3A_2\bar{A}_1\bar{A}_0}\qquad \overline{Y_5}=\overline{\bar{A}_3A_2\bar{A}_1A_0}$$

$$\overline{Y_6}=\overline{\bar{A}_3A_2A_1\bar{A}_0}\qquad \overline{Y_7}=\overline{\bar{A}_3A_2A_1A_0}\qquad \overline{Y_8}=\overline{A_3\bar{A}_2\bar{A}_1\bar{A}_0}$$

$$\overline{Y_9}=\overline{A_3\bar{A}_2\bar{A}_1A_0}$$

（3）通用译码器集成电路

① 74138（带使能端3线-8线译码器）

3线-8线译码器，其商品型号为74138，它是一种应用广泛的译码器。下图给出了74138的逻辑符号及引脚图，译码器的总限定符号是用输入/输出数码的缩写字符标注的。在如下所示的左图中，符号中的总限定符号*BIN/OCT*，表示74138输入为二进制码，输出为8线。



3线－8线译码器的逻辑图和引脚图

下表为74138的功能表。由表分析可知，74138属于低电平输出有效的3线-8线译码器，输入端为C、B、A，C为高位，A为低位。电路中有3个使能输入端G_1、$\overline{G}_{2A}$和$\overline{G}_{2B}$，当$\overline{G}_{2A}=\overline{G}_{2B}=0$且$G_1=1$时，译码器才能正常工作，否则译码器处于禁止状态，所有输出端为高电平。可见，74138的逻辑表达式为：

$$\overline{Y_i}=\overline{m_iG_1\overline{G}_{2A}\overline{G}_{2B}},\quad i=0,\ 1,\ \cdots,\ 7,$$

式中，m_i为输入C、B、A组成的最小项。在实际电路内，每个输入端都接有反相缓冲器，这样可以减轻信号源的负载。

3线-8线译码器74138的功能表

G_1	$\overline{G}_2^*$	C	B	A	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1

注：$\overline{G}_2^* = \overline{G}_{2A} + \overline{G}_{2B}$

② 74154

4线-16线译码器，其商品型号为74154，其逻辑符号如右图所示。总限定符号*BIN/SIXTEEN*表示，它的输入是二进制码，有16路输出。输出端带小圈，表明有效输出电平为低电平。74154有两个使能输入端，当$\overline{G}_1 = \overline{G}_2 = 0$时，译码器才能正常工作，否则译码器处于禁止状态，输出均呈现高电平。



③ 7442

4线-10线译码器，其商品型号为7442，其逻辑符号如右图所示。总限定符号*BCD/DEC*表示，该译码器输入为8421*BCD*码，有10路输出，输出为低电平有效。该电路有拒绝伪码输入功能，而无使能输入端。



题 1. 3-8 译码器的地址输入端有_____个，其数据输出端有_____个。

答案：3；8。

题 2. 74*LS*138 是3线-8线译码器，译码为输出低电平有效，若输入为 $A_2A_1A_0=110$ 时，输出 $\overline{Y_7Y_6Y_5Y_4Y_3Y_2Y_1Y_0}$ 应为_____。

解：$A_2A_1A_0=110$，输出为Y_6，低电平有效，则 $\overline{Y_7Y_6Y_5Y_4Y_3Y_2Y_1Y_0}=10111111$。

答案：10111111。

题 3. 试采用如图所示译码器74*LS*138 和与非门实现下列逻辑函数。

$Y_1=AB+BC+AC$，$Y_2=AB+\bar{A}C$

解：$Y_1=AB+BC+AC$

$=ABC+AB\bar{C}+\cancel{ABC}+\bar{A}BC+\cancel{ABC}+A\bar{B}C$

$=ABC+AB\bar{C}+\bar{A}BC+A\bar{B}C$

$=\overline{\overline{ABC+AB\bar{C}+\bar{A}BC+A\bar{B}C}}$（两次取反）

$=\overline{\overline{ABC}\cdot\overline{AB\bar{C}}\cdot\overline{\bar{A}BC}\cdot\overline{A\bar{B}C}}$（与非-与非）

$Y_2=AB+\bar{A}C$

$=ABC+AB\bar{C}+\bar{A}BC+\bar{A}\bar{B}C$

$=\overline{\overline{ABC+AB\bar{C}+\bar{A}BC+\bar{A}\bar{B}C}}$（两次取反）

$=\overline{\overline{ABC}\cdot\overline{AB\bar{C}}\cdot\overline{\bar{A}BC}\cdot\overline{\bar{A}\bar{B}C}}$（与非-与非）



如图所示：



题 4. 已知逻辑电路如图所示，分析其功能，要求：（1）写出F_1的函数表达式；（2）列出真值表；（3）描述逻辑功能。



解：（1）$F_1=\overline{\overline{A}\overline{B}C}\cdot\overline{\overline{A}B\overline{C}}\cdot\overline{A\overline{B}\overline{C}}=\overline{A}\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\overline{C}$

（2）该逻辑电路的真值表如下表所示：

A	B	C	F_1
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

（3）A、B、C中仅有一个为1，输出为1；其余输出为0。

2. 显示译码器

1）常用数字显示器包括：

- 半导体显示器，也称发光二极管显示器；
- 液体数字显示器，如液晶显示器、电泳显示器等。

a. 半导体数码管

半导体数码管的7个发光段是7个条状的发光二极管（*Light Emitting*

Diode，*LED*），发光二极管使用的材料和普通二极管不同，有磷砷化镓、磷化镓、砷化镓等几种，而且半导体中的杂质浓度很高。当外加正向电压时，大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁至导价带，把多余的能量以光的形式释放出来，便发出一定波长的可见光。为表示数字，7个发光二极管排列呈“日”字形，如左下图所示；通过不同发光段的组合，显示出0~9十进制数字，如右下图所示。



b. 七段数码管的两种连接方法

（1）共阴：阳极加高电平字段亮。



（2）共阳：阴极加低电平字段亮。



半导体数码管的工作电压比较低（1.5~3*V*），能直接用*TTL*或*CMOS*集成电路驱动。除电压比较低外，半导体数码管还具有体积小、寿命长、可靠性高等优点，而且响应时间短（一般不超过0.1μs），亮度也比较高。*LED*显示器的缺点是工作电流大，每一段的工作电流在10*mA*左右。

2）显示译码器设计

a. 功能：将表示数字的*BCD*码转换成七段显示码。



b. 显示译码器的设计步骤

以输入8421*BCD*码、输出驱动共阳显示器为例：

（1）列真值表；

（2）化简、写最简函数表达式；

（3）画电路图。

3）通用七段显示译码器集成电路

常用的七段显示译码器集成电路有7446、7447、7448、7449和4511等。

下面重点介绍七段显示译码器7448 。

七段显示译码器7448输出高电平有效，用以驱动共阴极显示器。

a. 逻辑图与引脚图



b. 七段显示译码器7448功能表

十进制或功能	输入						*BI* / *RBO*	输出							字形
	LT	*RBI*	*D*	*C*	*B*	*A*		*a*	*b*	*c*	*d*	*e*	*f*	*g*	
0	1	1	0	0	0	0	1	1	1	1	1	1	1	0	0
1	1	×	0	0	0	1	1	0	1	1	0	0	0	0	1
2	1	×	0	0	1	0	1	1	1	0	1	1	0	1	2
3	1	×	0	0	1	1	1	1	1	1	1	0	0	1	3
4	1	×	0	1	0	0	1	0	1	1	0	0	1	1	4
5	1	×	0	1	0	1	1	1	0	1	1	0	1	1	5
6	1	×	0	1	1	0	1	0	0	1	1	1	1	1	6
7	1	×	0	1	1	1	1	1	1	1	0	0	0	0	7
8	1	×	1	0	0	0	1	1	1	1	1	1	1	1	8
9	1	×	1	0	0	1	1	1	1	1	1	0	1	1	9
10	1	×	1	0	1	0	1	0	0	0	1	1	0	1	c
11	1	×	1	0	1	1	1	0	0	1	1	0	0	1	ɔ
12	1	×	1	1	0	0	1	0	1	0	0	0	1	1	u
13	1	×	1	1	0	1	1	1	0	0	1	0	1	1	ɔ
14	1	×	1	1	1	0	1	0	0	0	1	1	1	1	t
15	1	×	1	1	1	1	1	0	0	0	0	0	0	0	
消隐	×	×	×	×	×	×	0	0	0	0	0	0	0	0	
脉冲消隐	1	0	0	0	0	0	0	0	0	0	0	0	0	0	
灯测试	0	×	×	×	×	×	1	1	1	1	1	1	1	1	8

题 1. 半导体数码管的每个显示线段都是由（　　）构成的。

A. 灯丝　　*B*. 发光二极管　　*C*. 发光三极管　　*D*. 熔丝

答案：*B*。

题 2. 发光二极管构成的七段显示器有两种，分别是_____和_____电路。

答案：共阳极；共阴极。

题 3. 七段译码显示器，当译码器七个输出端状态为$abcdefg=0011111$时，高电平有效译码输入状态（8421*BCD*码）应为_____。

答案：0110。

题 4. 七段显示译码电路如图(*a*)所示，对应图(*b*)所示输入波形。试确定显示器显示序列是什么？（74*HC*4511的功能表见下表）



(*a*)



(*b*)

十进制数或功能	输入							输出							字形
	LE	$\overline{RL}$	$\overline{LT}$	D_3	D_2	D_1	D_0	a	b	c	d	e	f	g	
0	L	H	H	L	L	L	L	H	H	H	H	H	H	L	0
1	L	H	H	L	L	L	H	L	H	H	L	L	L	L	1
2	L	H	H	L	L	H	L	H	H	L	H	H	L	H	2
3	L	H	H	L	L	H	H	H	H	H	H	L	L	H	3
4	L	H	H	L	H	L	L	L	H	H	L	L	H	H	4
5	L	H	H	L	H	L	H	H	L	H	H	L	H	H	5
6	L	H	H	L	H	H	L	L	L	H	H	H	H	H	6
7	L	H	H	L	H	H	H	H	H	H	L	L	L	L	7
8	L	H	H	H	L	L	L	H	H	H	H	H	H	H	8
9	L	H	H	H	L	L	H	H	H	H	H	L	H	H	9
10	L	H	H	H	L	H	L	L	L	L	L	L	L	L	熄灭
11	L	H	H	H	L	H	H	L	L	L	L	L	L	L	熄灭
12	L	H	H	H	H	L	L	L	L	L	L	L	L	L	熄灭
13	L	H	H	H	H	L	H	L	L	L	L	L	L	L	熄灭
14	L	H	H	H	H	H	L	L	L	L	L	L	L	L	熄灭
15	L	H	H	H	H	H	H	L	L	L	L	L	L	L	熄灭
灯测试	×	×	L	×	×	×	×	H	H	H	H	H	H	H	8
灭　灯	×	L	H	×	×	×	×	L	L	L	L	L	L	L	熄灭
锁　存	H	H	H	×	×	×	×	*							*

解：观察波形可得：

当LE低电平时，$A_3A_2A_1A_0$分别为0000，0001，0110，1001，0100，

显示器显示序列为：0，1，6，9，4；

当LE高电平时，输出熄灭。

故显示器显示序列为：0，1，6，9，4。

课时九　练习题

1. 二进制译码器可将n位二进制代码译成电路的_____种输出状态，如3/_____线译码器。

2. 试用3线-8线译码器74*LS*138和门电路实现下列函数：
$Z(A,\ B,\ C)=AB+\overline{A}C$。



3. 已知74*LS*138译码器的输入三个使能端$E_1=1$且$\overline{E}_{2A}=\overline{E}_{2B}=0$时，地址码$A_2A_1A_0=011$，则输出$Y_7\sim Y_0$是（　　）。

A. 11111101　　*B*. 10111111

C. 11110111　　*D*. 11111111

4. 根据74138的功能对下图进行分析，要求：

（1）写出输出的逻辑表达式；

（2）把逻辑表达式化简为最简与或式；

（3）列出真值表。

注①：3线-8线译码器74138的功能说明，当$G_1=1$且$G_{2A}=G_{2B}=0$时，74138输出输入满足$Y_i=\overline{m_i}$，其中m_i为C、B、A的最小项。

注②：图中出现的逻辑门为4输入端与非门。



5. 试用一片74*LS*138实现下列函数：

（1）$F_1(A,\ B,\ C)=AB\overline{C}+A\overline{B}\cdot\overline{C}+\overline{A}B\overline{C}+\overline{A}\cdot\overline{B}C$；

（2）$F_2(A,\ B,\ C)=AB+BC+AC$。



6. 七段显示译码器是指（　　）的电路。

A. 将二进制代码转换成0~9的数字

B. 将*BCD*码转换成七段显示字形信号

C. 将七段显示字形信号转换成*BCD*码

7. 驱动共阳极七段数码管的译码器的输出电平为_____有效。

8. 七段共阴显示译码器显示数字“1”，则显示译码器7448的输入$A_3A_2A_1A_0$应为_____，输出*a*~*g*应为_____。

答案解析 请扫码

课时十　常用组合逻辑功能器件（3）——数据选择器

考点	重要程度	占分	题型
1.4选1数据选择器	必考	10～20	选择、填空、大题
2.8选1数据选择器	必考		

1. 4选1数据选择器

在数字系统中，经常需要从多路输入数据中选择其中一路送至输出端。完成这一功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关，其示意图如图1所示。由图可知，数据选择器的功能和数据分配器相反。通常把数据输入端的数目称为通道数，每个通道可以是一路，也可以是多路。选择信号输入端通常也称为地址码输入端。常见的有2选1、4选1、8选1和16选1等数据选择器。



图1　数据选择器示意图

1）数据选择器的电路结构

一个N选1的数据选择器，有N路数据输入端，1路数据输出端，为确定选择何路输出，还须设有k路地址码输入端。为使地址码与数据输入端之间有一一对应关系，应满足$2^k = N$。下面以4选1数据选择器为例，说明其电路结构。

图2(a)为4选1数据选择器的功能表，图中，D_0~D_3为数据输入端，Y为输出端，A_1、A_0为地址码输入端，根据功能表的含义，可写出数据选择器的逻辑表达式为

$$Y = \left(\overline{A_1}\,\overline{A_0}\right)D_0 + \left(\overline{A_1}A_0\right)D_1 + \left(A_1\,\overline{A_0}\right)D_2 + (A_1A_0)D_3$$

$$= \sum_{i=0}^{3} m_i D_i \quad（m_i\text{为地址输入变量构成的最小项}）$$

根据上述表达式，可画出4选1数据选择器的电路图，如图2(b)所示。图2(c)为数据选择器的逻辑符号，符号中MUX为数据选择器的缩写，G为关联符号，后面的“$\frac{0}{3}$”，即0~3四个通道的简写，表示地址码和数据输入通道相关联。

输入		输出
A_1	A_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

(*a*)功能表



(*b*)电路图



(*c*)逻辑符号

图2 4选1数据选择器

2)通用数据选择器集成电路

74153是一种常用的双4选1数据选择器。图3(*a*)为74153的逻辑符号，符号顶部为公共控制框，因此地址A_1A_0是公用的；下部为两个相同的单元框，每单元有4路输入通道，另有一选通控制端$\overline{ST}$，$\overline{ST}$为低电平有效，用*EN*说明它的使能作用，由于这个*EN*后面无数字，所以它对本单元的所有输入均起作用，故可称之为单元选通端。当$\overline{ST}=1$时，则该单元禁止工作，或称未被选中，输出为0。根据图3(*b*)可写出每单元的输出表达式为：

$$Y=\left(\overline{A_1}\,\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3\right)ST$$



(a)逻辑符号

输　　入			输 出
A_1	A_0	$\overline{ST}$	Y
×	×	1	0
0	0	0	D_0
0	1	0	D_1
1	0	0	D_2
1	1	0	D_3

(b)功能表

图3　双4选1数据选择器74153

用数据选择器设计组合逻辑电路设计方法和步骤:

a. 进行逻辑抽象,用逻辑函数的形式来描述所要实现的逻辑功能。

b. 写出逻辑函数式。

(以上两个步骤的具体做法与使用小规模集成门电路进行设计时完全相同。)

c. 选定数据选择器器件。若函数有M个输入变量,选用的数据选择器有n位地址输入,则应取$M \leqslant n+1$,以$M=n+1$时器件的利用最充分。

d. 将逻辑函数式化为最小项之和的形式,并与数据选择器输出的逻辑函数式对照比较,确定输入变量在地址输入端与数据输入端应如何连接才能得到设计函数所含的所有最小项。依此连接后,在数据选择器的输出端就得到了所设计的逻辑函数。

e. 画出逻辑电路图。

题 1. 用四选一数据选择器实现函数$Y=A_1A_0+\overline{A}_1A_0$，应使_____。

A. $D_0=D_2=0$，$D_1=D_3=1$　　*B*. $D_0=D_2=1$，$D_1=D_3=0$

C. $D_0=D_1=0$，$D_2=D_3=1$　　*D*. $D_0=D_1=1$，$D_2=D_3=0$

答案：*A*。

题 2. 已知4选1数据选择器的功能如下表，试用其实现逻辑函数。（画出接线图）

$Y = AB + \overline{AB}$

选择器功能表

地址输入		使能	输出
A_1	A_0	$\overline{ST}$	Y
×	×	1	0
0	0	0	D_0
0	1	0	D_1
1	0	0	D_2
1	1	0	D_3



解：已知4选1数据选择器的输出逻辑式为

$$Y = \overline{A}_1\overline{A}_0D_0 + \overline{A}_1A_0D_1 + A_1\overline{A}_0D_2 + A_1A_0D_3$$

将给定的逻辑函数化为与上式对应的形式

$$Y = AB + \overline{A}\,\overline{B} = \overline{A}\,\overline{B}\cdot 1 + \overline{A}B\cdot 0 + A\overline{B}\cdot 0 + AB\cdot 1$$

令数据选择器的输入接成$A_1 = A$，$A_0 = B$，$D_0 = D_3 = 1$，$D_1 = D_2 = 0$，如图所示，则数据选择器的输出即为要求得到的函数。

题 3. 4选1数据选择器74*LS*153如下图所示，试用4选 1 数据选择器产生逻辑函数$Y = A\overline{BC} + \overline{A}\,\overline{C} + BC$（10 分）

解：已知4选1数据选择器的输出逻辑式为

$$Y = \overline{A}_1\overline{A}_0D_0 + \overline{A}_1A_0D_1 + A_1\overline{A}_0D_2 + A_1A_0D_3$$

将给定的逻辑函数化为与上式对应的形式

$$Y = A\overline{BC} + \overline{A}\,\overline{C} + BC = A + BC + \overline{A}\,\overline{C}$$

$$= AB + A\overline{B} + ABC + \overline{A}BC + \overline{A}B\overline{C} + \overline{A}\,\overline{B}\,\overline{C}$$

$$= \overline{A}\,\overline{B}\,\overline{C} + \overline{A}B\left(\overline{C} + C\right) + A\overline{B}\cdot 1 + AB(1 + C)$$

$$= \overline{A}\,\overline{B}\,\overline{C} + \overline{A}B\cdot 1 + A\overline{B}\cdot 1 + AB\cdot 1$$



令数据选择器的输入接成$A_1 = A$，$A_0 = B$，$D_0 = \overline{C}$，$D_1 = 1$，$D_2 = 1$，$D_3 = 1$，如图所示，则数据选择器的输出即为要求得到的函数。

题 4. 由双4选1数据选择器74*LS*153构成的逻辑电路如下图所示，A_1A_0为地址输入端，$D_3D_2D_1D_0$为数据输入端，Y为输出端，写出Y_1，Y_2的逻辑表达式，并列真值表分析说明其逻辑功能。



解：$1D_0=C$，$1D_1=\overline{C}$，$1D_2=\overline{C}$，$1D_3=C$，$2D_0=0$，$2D_1=C$，$2D_2=C$，$2D_3=1$

4选1数据选择器的输出逻辑式为

$$Y=\overline{A_1}\,\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3$$

$$Y_1=\overline{B}\,\overline{A}C+\overline{B}A\overline{C}+B\overline{A}\,\overline{C}+BAC$$

$$Y_2=\overline{B}\,\overline{A}\cdot 0+\overline{B}AC+B\overline{A}C+BA\cdot 1$$

$$=\overline{B}AC+B\overline{A}C+BA$$

2. 8选1数据选择器

1）逻辑功能

8－1*MUX*的逻辑功能是在三位选择控制信号的作用下，从8个输入信号中选择1个，送至输出端。

2）框图

8－1*MUX*的组成框图如图4所示。



图 4

3）功能表

8－1MUX的功能表如表1所示。

	输 入			输 出
$\overline{E}$	A_2	A_1	A_0	Y
1	×	×	×	0
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7

表 1

4）逻辑函数表达式

8－1MUX的逻辑函数表达式为

$$Y=\overline{\overline{E}}\left(\begin{array}{l}\overline{A_2}\,\overline{A_1}\,\overline{A_0}D_0+\overline{A_2}\,\overline{A_1}A_0D_1\\+\overline{A_2}A_1\overline{A_0}D_2+\overline{A_2}A_1A_0D_3\\+A_2\overline{A_1}\,\overline{A_0}D_4+A_2\overline{A_1}A_0D_5\\+A_2A_1\overline{A_0}D_6+A_2A_1A_0D_7\end{array}\right)$$

5）中规模集成数据选择器

八选一MUX74151



题 1. 一个数据选择器的地址输入端有三个时，最多可以有（　　）个数据信号输出。

A. 4　　*B*. 6　　*C*. 8　　*D*. 16

答案：*C*

题 2. 用一片8选1数据选择器74*HC*151实现函数

$L(A、B、C)=A\overline{B}C+\overline{A}B\overline{C}+AC$



解：8选1数据选择器的输出逻辑式为

$$Y=\overline{S_2}\,\overline{S_1}\,\overline{S_0}D_0+\overline{S_2}\,\overline{S_1}S_0D_1+\overline{S_2}S_1\overline{S_0}D_2+\overline{S_2}S_1S_0D_3+S_2\overline{S_1}\,\overline{S_0}D_4+S_2\overline{S_1}S_0D_5$$
$$+S_2S_1\overline{S_0}D_6+S_2S_1S_0D_7$$

将给定的逻辑函数式化或与上式对应的形式，得到

$$L(A、B、C)=A\overline{B}C+\overline{A}B\overline{C}+ABC+A\overline{B}C$$
$$=\overline{A}\,\overline{B}\,\overline{C}\cdot0+\overline{A}\,\overline{B}C\cdot0+\overline{A}B\overline{C}\cdot1+\overline{A}BC\cdot0$$
$$+A\overline{B}\,\overline{C}\cdot0+A\overline{B}C\cdot1+AB\overline{C}\cdot0+ABC\cdot1$$

令74*HC*151输入$S_2=A$，$S_1=B$，$S_0=C$，$D_0=D_1=D_3=D_4=D_6=0$

$D_2=D_5=D_7=1$，如图所示，则数据选择器的输出即为要求得到的函数

题 3. 八选一数据选择器74*LS*151接成图所示电路，写出电路输出函数F的逻辑表达式（以最小项之和的形成表示）。若要实现函数$Z(A,B,C,D)=\sum_m(0,2,3,7,8,9,13,14)$。电路如何修改？画出电路图（要求他的输入$A,B,C$不变）。



74*LS*151功能表

$\overline{ST}$	A_2	A_1	A_0	W
1	×	×	×	0
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7

解：

$$Y=\overline{A_2}\,\overline{A_1}\,\overline{A_0}D_0+\overline{A_2}\,\overline{A_1}A_0D_1+\overline{A_2}A_1\overline{A_0}D_2+\overline{A_2}A_1A_0D_3+A_2\overline{A_1}\,\overline{A_0}D_4+A_2\overline{A_1}A_0D_5$$
$$+A_2A_1\overline{A_0}D_6+A_2A_1A_0D_7$$

$A_2=A$，$A_1=B$，$A_0=C$，$D_0=D_5=D$，$D_1=1$，$D_2=D_6=0$，

$D_3=D_4=D_7=\overline{D}$

$$F(A,B,C,D)=\overline{A}\,\overline{B}\,\overline{C}\cdot D+\overline{A}\,\overline{B}C\cdot1+\overline{A}B\overline{C}\cdot0+\overline{A}BC\cdot\overline{D}+A\overline{B}\,\overline{C}\,\overline{D}+A\overline{B}C\cdot D$$
$$+AB\overline{C}\cdot0+ABC\cdot\overline{D}$$

$$= \overline{A}\,\overline{B}\,\overline{C}D + \overline{A}\,\overline{B}CD + \overline{A}\,\overline{B}C\overline{D} + \overline{A}BC\overline{D} + A\overline{B}\,\overline{C}\,\overline{D} + A\overline{B}CD + ABC\cdot\overline{D}$$

$$= \sum m(1,3,2,6,8,11,14)$$

若实现$Z(A,B,C,D) = \sum m(0,2,3,7,8,9,13,14)$

$$= \overline{A}\,\overline{B}\,\overline{C}\,\overline{D} + \overline{A}\,\overline{B}C\overline{D} + \overline{A}\,\overline{B}CD + \overline{A}BCD + A\overline{B}\,\overline{C}\,\overline{D} + A\overline{B}\,\overline{C}D + AB\overline{C}D + ABC\overline{D}$$

$$Y = \overline{A_2}\,\overline{A_1}\,\overline{A_0}D_0 + \overline{A_2}\,\overline{A_1}A_0D_1 + \overline{A_2}A_1\,\overline{A_0}D_2 + \overline{A_2}A_1A_0D_3 + A_2\,\overline{A_1}\,\overline{A_0}D_4 + A_2\,\overline{A_1}A_0D_5 + A_2A_1\,\overline{A_0}D_6 + A_2A_1A_0D_7$$

$A_2 = A$, $A_1 = B$, $A_0 = C$, $D_0 = D_7 = \overline{D}$, $D_1 = D_4 = 1$, $D_3 = D_6 = D$, $D_2 = D_5 = 0$,



课时十　练习题

1. 在四选一数据选择器74*HC*153中，当$A_1=A_0=1$且$\overline{ST}=0$，输出$Y=$(　　)。

A. D_0　　*B*. D_1　　*C*. D_2　　*D*. D_3

2. 设某函数的表达式$F=A+B$，若用四选一数据选择器来设计，则数据$D_0D_1D_2D_3$的状态是(　　)。（设A为高位）

A. 0111　　*B*. 1000　　*C*. 1010　　*D*. 0101

3. 一个八选一数据选择器，其地址输入端个数为(　　)。

A. 2个　　*B*. 3个　　*C*. 4个　　*D*. 8个

4. 试用4选1数据选择器实现逻辑函数$L(A,B)=\sum m(0,1,3)$



5. 试分析如图所示组合逻辑电路，74*LS*153为4选1数据选择器，其功能表如表1所示。写出$F(A,B)$的函数表达式。



表1

0	0	A_1	A_0	F
0	D_0	0	0	D_0
0	D_1	0	1	D_1
0	D_2	1	0	D_2
0	D_3	1	1	D_3
1	×	×	×	0

6. 74*HC*151（8选1数据选择器）的连接方式如下图所示，写出Y的表达式。



7. 用八选一数据选择器实现函数$F(A,B,C,D)=\sum m(1,4,6,7,10,12,13)$



答案解析 请扫码

课时十一　常用组合逻辑功能器件（4）

考点	重要程度	占分	题型
1. 算术运算电路	★★★★	6～10	选择、填空、大题
2. 数值比较器	★★★		

1. 算术运算电路

在数字系统中，除了进行逻辑运算外，还经常需要完成二进制数之间的算术运算。数字信号的算术运算主要是加、减、乘、除4个类型，而加法运算最为基础，因为其他的几种运算都可以分解成若干步加法运算。因此，加法器是算术运算的基本单元电路。

1）基本加法器

a. 半加器（*HA*）

如果仅仅考虑两个一位二进制数A和B相加，而不考虑低位的进位，称为半加。实现半加运算的电路叫做半加器。半加器有两个输入端A和B，两个输出端S和C，其中S为本位和，C为向高位的进位。半加器真值表如表1所示。由真值表可以写出输出逻辑表达式：

$$S = A \oplus B \quad C = AB$$

显然，用异或门和与门即可分别实现S和C而构成半加器。其逻辑图及逻辑符号如图1所示

表1　半加速真值表

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



(*a*)逻辑图　　(*b*)逻辑符号

图1　半加器

由于半加器没有考虑低位的进位，所以仅半加是不能解决加法问题的。

b. 全加器

在多位数相加时，除考虑本位的两个加数外，还须考虑低位向本位的进位。

eg：

```
    1 1 0 1   加数
    1 1 1 1   加数
+ ) 1 1 1 1 0 低位向高位的进位
  ------------
  1 1 1 0 0   和
```

实际参加一位数相加,必须有三个量,它们是：本位加数A_i、B_i；低位向本位的进位C_{i-1}。

一位全加器的输出结果为：本位和S_i；本位向高位的进位C_i。

可见，在相加过程中，除最低位外，其余各位既要考虑本位的被加数A_i和加数B_i，还要考虑低位向本位的进位C_{i-1}，即在第i位相加过程中，低位的进位C_{i-1}也作为一个独立变量参与运算。因此，所谓全加就是求取3个变量（本位的被加数A_i、加数B_i 及低位向本位的进位C_{i-1}）的和S_i及本位向高位的进位C_i。由于全加器考虑了低位的进位，所以它反映了两个二进制数相加过程中任何一位相加的一般情况。实现全加运算的逻辑电路叫做全加器。显然，一位全加器有3个输入端（A_i， B_i, C_{i-1},）、两个输出端（S_i, C_i），其真值表如表2所示。

由真值表可以写出输出逻辑表达式：

$$S_i=\left(\overline{A_i}\,\overline{B_i}+A_iB_i\right)C_{i-1}+\left(A_i\,\overline{B_i}+\overline{A_i}B_i\right)\overline{C_{i-1}}$$

$$C_i=\left(\overline{A_i}B_i+A_i\,\overline{B_i}\right)C_{i-1}+A_iB_i$$

由于半加器的和为：$S=\overline{A_i}B_i+A_i\,\overline{B_i}$　　$S=A_iB_i+\overline{A_i}\,\overline{B_i}$

将S, $\overline{S}$代入S_i和C_i的表达式，可得:

$$S_i=S\overline{C_{i-1}}+\overline{S}C_{i-1}=S\oplus C_{i-1}\qquad C_i=SC_{i-1}+A_iB_i$$

可见，S_i是半加器的和S与低位进位C_{i-1}的异或逻辑，因此可用两个半加器和一个或门组成一个全加器，如图2所示。实际全加器的电路结构可有多种不同形式，它们都是通过变换S_i和C_i的表达式所得的。

表2　全加器真值表

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



(*a*)逻辑图 (*b*)逻辑符号

图2 全加器

c. 串行进位加法器

当有多位数字相加时，须将进位信号依次传向高位。图3是4位串行进位加法器（也称为行波进位加法器）的示意图，电路由3个全加器和1个半加器组成。由于低位的进位输出信号作为高位的进位输入信号，故任一位的加法运算必须等到低位加法器运算完成之后送来进位信号时才能进行，这种进位方法称为串行进位(或行波进位)。串行进位加法器属并行加法器，数据并行输入，并行输出。



图3 4位串行进位并行加法器示意图

串行进位加法器的优点是电路结构比较简单，缺点是运算速度慢。为提高运算速度，应设法缩短由于进位信号逐级传递所耗费的时间。

d. 高速加法器

串行进位加法器运算速度较慢，其原因是进位信号是依次传向高位的，加法器位数越多，进位信号传送所经过的路径就越长，延迟时间就越长。因此，在一些要求高速运算的场合，不宜采用串行进位加法器。

题 1. 两二进制数相加时，不考虑低位的进位信号是_____加器。
答案：半。

题 2. 全加器是指（　　）的电路。
A. 两个同位的二进制数相加

B. 两个二进制数相加

C. 两个同位的二进制数及来自低位的进位三者相加

D. 两个二进制数的和的一半

答案：*C* 。

题 3. 串行进位加法器和超前进位加法器运算速度较快的是_____。

答案：超前进位加法器。

题 4. 设计一个全加器电路，能进行加数、被加数和来自低位的进位相加，并输出计算结果和产生的进位，要求：

（1）列为真值表

（2）求出逻辑表达式

（3）根据该逻辑表达式 出对应电路图。

解：（1）

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

（2）$C_i = \overline{A}_i B_i C_{i-1} + A_i \overline{B}_i C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1}$

$= \overline{A}_i B_i C_{i-1} + A_i \overline{B}_i C_{i-1} + A_i B_i$

$= (A_i \oplus B_i) \cdot C_{i-1} + A_i B_i$

$S = \overline{A}_i \overline{B}_i C_{i-1} + \overline{A}_i B_i \overline{C_{i-1}} + A_i \overline{B}_i \overline{C_{i-1}} + A_i B_i C_{i-1}$

$= \left(\overline{A}_i \overline{B}_i + A_i B_i\right) C_{i-1} + \left(\overline{A}_i B_i + A_i \overline{B}_i\right) \overline{C_{i-1}}$

$= \overline{A_i \oplus B_i} \cdot C_{i-1} + A_i \oplus B_i \overline{C_{i-1}}$

$= A_i \oplus B_i \oplus C_{i-1}$

（3）



题 5. 图(*a*)是一位全减器的真值表，试用一片3线—8 线译码器74138 和少量门电路实现一位全减器电路。（74138 逻辑符号如图(*b*)所示）

（1）写出输出逻辑函数$J_i(A_i,B_i,C_{i-1})$、$D_i(A_i,B_i,J_{i-1})$的最小项之和形式；

（2）画出设计电路图。

A_i	B_i	J_{i-1}	J_i	D_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

(*a*)



(*b*)

74138 的功能为：当使能信号有$\overline{Y_i}=\overline{m_i}$，$m_i$为由地址构成的最小

解：（1）

$$J_i=\overline{A_i}\,\overline{B_i}J_{i-1}+\overline{A_i}B_i\overline{J_{i-1}}+\overline{A_i}B_iJ_{i-1}+A_iB_iJ_{i-1}$$
$$=\sum m(1,2,3,7)$$
$$D_i=\overline{A_i}\,\overline{B_i}J_{i-1}+\overline{A_i}B_i\overline{J_{i-1}}+A_i\overline{B_i}\,\overline{J_{i-1}}+A_iB_iJ_{i-1}$$
$$=\sum m(1,2,4,7)$$

（2）



2. 数值比较器

在一些数字系统，特别是计算机中，经常需要比较两个数的大小或是否相等，将能完成这一功能的各种逻辑电路统称为数值比较器。

1）一位数值比较器

一位数值比较器的真值表如表3所示，根据此表可写出各输出逻辑表达式：

$$Y_{(A>B)}=A\overline{B};\quad Y_{(A<B)}=\overline{A}B;\quad Y_{(A=B)}=A\odot B$$

由以上逻辑表达式画出逻辑图如图5所示。实际应用中，可根据具体情况选用门电路。

表3 一位比较器真值表

A	B	$Y_{(A>B)}$	$Y_{(A<B)}$	$Y_{(A=B)}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1



图5 一位数值比较器逻辑图

2）多位数值比较器

比较两个多位数A和B，应从最高位开始，逐位进行比较。现以4位比较器为例，介绍多位数值比较器的设计。设$A=A_3A_2A_1A_0, B=B_3B_2B_1B_0$,若$A_3>B_3$(或$A_3<B_3$)，则不管低位数值如何，必有$A>B$(或$A<B$)；若$A_3=B_3$,则需比较次高位；以此类推。显然，只有对应的每一位都相等时，则$A=B$。

比较方法为：

a. 首先比较A_3和B_3，如$A_3B_3=10$,则$A>B$；如$A_3B_3=01$,则$A<B$；

如$A_3B_3=00$或11（相等），则比较A_2和B_2；

b. 比较A_2和B_2，如$A_2B_2=10$,则$A>B$；如$A_2B_2=01$,则$A<B$；

如$A_2B_2=00$或11（相等），则比较A_1和B_1；

c. 比较A_1和B_1，如$A_1B_1=10$,则$A>B$；如$A_1B_1=01$,则$A<B$；

如$A_1B_1=00$或11（相等），则比较A_0和B_0；

d. 比较A_0和B_0，如$A_0B_0=10$,则$A>B$；如$A_0B_0=01$,则$A<B$；

如$A_0B_0=00$或11（相等），则$A=B$。

四位数值比较器逻辑表达式：

$$Y_{(A>B)}=A_3\overline{B_3}+(A_3\odot B_3)A_2\overline{B_2}+(A_3\odot B_3)(A_2\odot B_2)A_1\overline{B_1}$$
$$+(A_3\odot B_3)(A_2\odot B_2)(A_1\odot B_1)A_0\overline{B_0}$$

$$Y_{(A<B)}=\overline{A_3}B_3+(A_3\odot B_3)\overline{A_2}B_2+(A_3\odot B_3)(A_2\odot B_2)\overline{A_1}B_1$$
$$+(A_3\odot B_3)(A_2\odot B_2)(A_1\odot B_1)\overline{A_0}B_0$$

$$Y_{(A=B)}=(A_3\odot B_3)(A_2\odot B_2)(A_1\odot B_1)(A_0\odot B_0)$$

3）通用数值比较器集成电路

通用数值比较器集成电路有多个品种，属于*CMOS*电路的4位数值比较器的有74*HC*85（对应的*TTL*电路为74*LS*85）、*CC*14585等。图6为74*HC*85的逻辑符号和引脚图，其功能表如表4所示。



(*a*) 逻辑符号　　(*b*) 引脚图

图6 4位数值比较器74*HC*58的逻辑图和引脚图

表4中，输出变量$Y_{(A>B)}$、$Y_{(A<B)}$和$Y_{(A=B)}$是总的比较结果。输入变量$A_3A_2A_1A_0$和$B_3B_2B_1B_0$是两个相比较的4位二进制数。$I_{(A>B)}$、$I_{(A<B)}$和$I_{(A=B)}$是级联输入端，当比较的数大于4位时，级联输入端可和低位比较器输出相连。实现比较器位数扩展。分析功能表可知，当单片使用时，应将$I_{(A=B)}$接高电平。

表4 74*HC*85功能表

比较输入				级联输入			输出		
A_3B_3	A_2B_2	A_1B_1	A_0B_0	$I_{(A>B)}$	$I_{(A<B)}$	$I_{(A=B)}$	$Y_{(A>B)}$	$Y_{(A<B)}$	$Y_{(A=B)}$
$A_3>B_3$	×	×	×	×	×	×	1	0	0
$A_3<B_3$	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2>B_2$	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2<B_2$	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1<B_1$	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0>B_0$	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0<B_0$	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	×	×	1	0	0	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	1	0	0	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	0	1	1	0

题 1. 采用四位比较器对两个四位数比较时，先比较_____位。
答案：高。

题 2. 比较两个一位二进制数A和B，当$A=B$时输出$F=1$，则F的表达式是(　　)。

$A.F=AB$　　$B.F=\overline{A}B$　　$C.A\overline{B}$　　$D.F=A\odot B$

答案：D。

题 3. 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个 4 位二进制数$A(a_3a_2a_1a_0)$、$B(b_3b_2b_1b_0)$、$C(c_3c_2c_1c_0)$是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号，可以附加必要的门电路。
解：将A分别与B、C比较。只有“$A>B$”与“$A>C$”同时满足时，才可判定为“A最大”，所以得到

$$\text{“}A\text{最大”}=(A>B)\cdot(A>C)$$

同理可知

$$\text{“}A\text{最小”}=(A<B)\cdot(A<C)$$

$$\text{“三个数相等”}=(A=B)\cdot(A=C)$$

电路连接如下图所示：


a_3
b_3
a_2
b_2
a_1
b_1
a_0
b_0
A_3
B_3
A_2
B_2
A_1
B_1
A_0
B_0
74LS85
$Y_{(A<B)}$
$Y_{(A=B)}$
$Y_{(A>B)}$
$I_{(A<B)}$
$I_{(A=B)}$
$I_{(A>B)}$
V_{CC}
$A<B$
$A<C$
&
A 最小
$A=B$
$A=C$
$A=B=C$
c_3
c_2
c_1
c_0
$A>B$
$A>C$
A 最大

课时十一　练习题

1. 半加器电路具有_____个输入和_____个输出，全加器具有_____个输入和_____个输出。

2. 一位全加器的输入信号和输出信号是(　　)。

   $A.\ A_i,B_i,C_{i-1};S_i,C_i$　　$B.\ A_i,B_i,C_i;S_i,C_{i-1}$

   $C.\ 1,1,1;S_i,C_i$　　$D.\ 0,0,0;S_i,C_{i-1}$

3. 判断对错：

   (1)超前进位加法器的电路比串行进位加法器简单，但是运算速度更慢。

   (2)超前进位加法器比串行进位加法器速度慢。

4. 半加器逻辑符号如图所示，当$A=$"0"，$B=$"1"时，C和S分别为(　　)。

   $(a)\ S=0\ \ C=0$

   $(b)\ S=1\ \ C=0$



题 4

5. 试用一片74*LS*138译码器和与非门构成一个全加器。要求A_2接加数A_i，A_1接加数B_i，A_0接低位的进位C_{i-1}。

74*LS*138功能表

$\overline{S_1}$	$\overline{S_2}+\overline{S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



题 5

6. 一位数值比较器，两个输入分别为A和B，则比较的输出结果中$Y_{(A>B)}$的表达式为(　　)。

$A.\ \overline{A}\cdot\overline{B}$　　$B.\ \overline{A}\cdot B$　　$C.\ A\cdot\overline{B}$　　$D.\ AB$

7. 以下说法中错误的是(　　)。

$A.$数值比较器可以比较数字大小

$B.$半加器可实现两个一位二进制数相加

$C.$编码器可分为普通全加器和优先编码器

$D.$上述描述至少有一个不正确

答案解析 请扫码

课时十二　触发器（1）

考点	重要程度	占分	题型
1. 锁存器	★★★★	10～20	选择、填空、大题
2. 主从触发器	★★★		

1. 锁存器

锁存器是一种直接由激励信号控制电路状态的存储单元。按照逻辑功能分类，锁存器可分为*RS*锁存器、*D*锁存器；按照电路结构分类，锁存器可分为普通锁存器和门控锁存器。

1）普通锁存器

*RS*锁存器（Reset－Set　Re*set*锁存器，复位-置位锁存器）是普通锁存器中结构最简单的一种，下面以*RS*锁存器为例来介绍普通锁存器。

*RS*锁存器是构成其他锁存器和触发器的最基本单元，也称基本*RS*触发器

a. 锁存器的电路结构及逻辑符号

*RS*锁存器可以用两个交叉耦合的或非门（或者与非门）组成，图1(*a*)所示电路为由或非门构成的*RS*锁存器的逻辑图，图1(b)为它的逻辑符号。



(*a*)电路　　(*b*)逻辑电路

图1 或非门锁存器

*RS*锁存器有两个入端：S_D称为置位端（或置 1 端），R_D称为复位端（或置 0 端），下标*D*表示信号能直接起置位和复位作用。由于对或非门而言，只要输入端有1（即高电平）就能使其输出为 0，故S_D、R_D端为 1 时表示有激励信号，为 0 时表示无激励信号。*RS*锁存器有两个输出端Q和$\overline{Q}$，正常工作时，Q和$\overline{Q}$的逻辑值是互补的，即若$Q=0$，则$\overline{Q}=1$；若$Q=1$，则$\overline{Q}=0$。锁存器（或触发器）的状态，总是用输出端Q的值来命名的，若$Q=0$，称锁存器（或触发器）

为0状态（或复位状态）；若$Q=1$，则称锁存器（或触发器）为1状态（或置位状态）。

b. 锁存器的逻辑功能分析

设激励信号作用前的锁存器状态为原状态，记为Q^n，激励信号作用后的锁存器状态为新状态，记为Q^{n+1}。下面分四种情况来讨论RS锁存器的工作原理。

（1）当$S_D=R_D=0$时，即两输入端均无激励信号，根据或非门的逻辑关系容易看出，不论电路原来是处于 0 状态还是 1 状态，锁存器都维持原状态不变。例如，设电路原状态为 1，即$Q=1,\overline{Q}=0$，由于$R_D=0$，所以Q将维持为 1，$Q=1$又使$\overline{Q}$维持为 0。

（2）当$S_D=0,R_D=1$时，即R_D输入端有激励信号，则$R_D=1$将迫使$Q=0$，而$Q=0$和$S_D=0$又会使$\overline{Q}$=1, 电路进入 0 状态。这时如将R_D的激励信号去除（即R_D由 1 变为 0），电路将维持为 0 状态。

（3）当$S_D=1,R_D=0$时，即S_D输入端有激励信号，则$S_D=1$将迫使$\overline{Q}=0$，而$\overline{Q}=0$和$R_D=0$又会使Q=1, 电路进入1状态。这时如将S_D的激励信号去除（即S_D由 1 变为 0），电路将维持为 1 状态。

（4）当$S_D=R_D=1$时，即S_D和R_D两输入端同时加激励信号，两个或非门的输出端Q和$\overline{Q}$全为 0，这种Q和$\overline{Q}$的非互补状态属于不正常工作状态，并且当两个激励信号同时去除后，锁存器稳定在何种新的状态，将取决于两个或非们传输延迟时间的差别和外界干扰等因素，故不能确定锁存器的新状态。当然，如果R_D和S_D的激励信号不是同时消失的，则锁存器的新状态是确定的。

c. RS锁存器的逻辑功能描述

对锁存器和触发器逻辑功能的描述，通常采用特性表、特性方程、状态图和时序图等几种方法。

（1）特性表

RS锁存器的特性表如表1所示。特性表是反映锁存器的新状态Q^{n+1}和原状态Q^n及输入信号之间关系的一种真值表，也称为状态转换真值表。通过特性表，可以清楚地看出，锁存器的状态不仅和输入信号有关，而且和锁存器的原状态也有关。

表1 锁存器特性表

S_D	R_D	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	×
1	1	1	×

（2）特性方程

特性方程就是锁存器新状态逻辑函数表达式，是用以描述锁存器的新状态Q^{n+1}和原状态Q^n及输入信号之间逻辑关系的一种方法。由锁存器特性表1，可画出相应的状态转换卡诺图，如图2(*a*)所示。由此，可写出*RS*锁存器的特性方程：

$$\begin{cases} Q^{n+1} = S_D + \overline{R_D} Q^n \\ S_D R_D = 0 \end{cases} \tag{1}$$

（3）状态图

*RS*锁存器的状态图，如图2(*b*)所示。可见，状态图形象而直观地描述了锁存器的逻辑功能。

为了更形象化地理解*RS*锁存器的工作特性，图3画出了锁存器在状态转换过程中各输入、输出信号的波形图，它包含了各种可能出现的输入情况。波形图中的阴影部分为不确定状态，起始状态$Q=0$是假设的。



(*a*) 状态转换卡诺图　　(*b*) 状态图

图2 锁存器状态转换卡诺图和状态图



图3 锁存器的工作波形

小结：

a. 或非门构成的*RS*锁存器



S_D	R_D	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	0①
1	1	1	0①

① ：S_D和Q_D的“1”信号同时消失后，Q^{n+1}不定，所以正常工作下，应遵循$S_D R_D = 0$的约束条件。

b. 与非门构成的*RS*锁存器



(*a*)



(*b*)

$\overline{S_D}$和$\overline{R_D}$同时为$0 \Rightarrow Q$，$\overline{Q}$同为1

2）门控锁存器

前面介绍的RS锁存器的状态仅由加在S_D和R_D端的有效电平信号决定，而在实际的数字系统中为了协调各部分的动作，往往需要有一个特定的控制信号去控制锁存器状态转换的时间，当S_D和R_D信号改变时（这时信号往往不稳定）控制信号无效，禁止锁存器状态转换；当S_D和R_D稳定以后，控制信号有效，使锁存器对新的S_D和R_D的值作出响应。这样的器件称为门控RS锁存器，有时也称为同步RS触发器。

a.门控RS锁存器的电路结构及逻辑符号

一种门控RS锁存器的电路图如图4(*a*)所示。该电路包含两个组成部分：一是由G_1、G_2两个或非门组成的RS锁存器；二是由G_3、G_4两个与门组成的输入控制门电路。C为控制信号，加在G_3、G_4两个与门的输入端。



(*a*) 电路　　(*b*) 逻辑符号

图4门控RS锁存器

表2 门控RS锁存器特性表

C	S	R	Q^n	Q^{n+1}
0	×	×	×	Q^n
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	×
1	1	1	1	×

门控RS锁存器的逻辑符号如图4(b)所示，$1S$、$1R$是锁存器的激励信号输入端，$C1$是控制信号输入端，其中C是控制关联标记，受其影响的数据输入以数字1标记，如$1S$和$1R$。

b.门控RS锁存器的逻辑功能分析

由图4(a)可知$R_D = R \cdot C$, $S_D = S \cdot C$, 所以，当$C = 0$时，$R_D = S_D = 0$, 锁存器状态Q维持不变：当$C = 1$时，$R_D = R$, $S_D = S$, 它等效为一个输入信号分别为R和S的RS锁存器。

c.门控RS锁存器的逻辑功能描述

当控制信号$C = 1$时，门控RS锁存器的特性方程为

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \end{cases} \tag{2}$$

其中$SR = 0$也是约束条件。可见, 在$C = 1$时，门控RS锁存器和RS锁存器的功能是相同的。门控RS锁存器的特性表如表2所示，工作波形如图5所示。



图5 门控RS锁存器工作波形图

3）门控D锁存器

在数字系统中，经常要进行存储数据的操作。因此，需要一种器件，它能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中。能够完成这种功能的器件称为D锁存器（或双稳态锁存器）。

a.门控D锁存器的电路结构及逻辑符号

一种门控D锁存器的电路图如图6(a)所示。图中的D为数据输入端，C为控制信号输入端。该门控D锁存器由与非门组成，与非门G_1、G_2组成了一个RS锁存器, G_3、G_4为输入控制门，控制激励信号的输入。图6(e)为门控D锁存器的逻辑符号。

b. 门控D锁存器的逻辑功能分析

下面分两种情况来分析门控D锁存器的逻辑功能。

(1) 当$C=0$时，$\overline{R}_D=\overline{S}_D=1$，电路维持原状态不变。

(2) 当$C=1$时，$\overline{R}_D=D$，$\overline{S}_D=\overline{D}$。这时若$D=0$，则$\overline{R}_D=0$，$\overline{S}_D=1$，锁存器的结果为$Q=0$，$\overline{Q}=1$，即0状态；若$D=1$，则$\overline{R}_D=1$，$\overline{S}_D=0$，锁存器结果为$Q=1$，$\overline{Q}=0$，即为1状态。也就是说，锁存器的状态由激励输入$D$来确定，并和$D$值相同。

需要注意的是，在门控D锁存器的电路图中，门G_4的输出$\overline{S}_D=\overline{D}$，因而可以把反向器$G_5$省去，把$\overline{S}_D$直接引到$G_3$的一个输入端即可。所以，实际的门控$D$锁存器只要4个门，其电路结构如图6(*b*)所示。



(*a*) 原理电路



(*b*) 简化电路

D	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	1

(c) 特性表



(d) 状态图



(e) 逻辑符号

图6 门控D锁存器

c. 门控D锁存器的逻辑功能描述

根据上述分析过程可知，控制信号$C=1$时，门控D锁存器的特性方程为：

$$Q^{n+1}=D \tag{3}$$

由此可列出门控D锁存器的特性表，如图6(c)所示；其状态如右图6(d)所示。

图7是门控D锁存器的工作波形。由图可以看出，当控制信号C为低电平0时，D锁存器处于锁存状态，输出Q保持不变：当C为高电平 1 时，D的所有变化都将直接引起D锁存器输出Q的变化。因此，锁存器中存储的数据，为C由高电平转为低电平时所对应的D的值。



图7 门控锁存器的波形图

题 1. 已知*SR*锁存器的逻辑图及输入波形如图所示，试画出输出Q及$\overline{Q}$的波形。

解：





题 2. 画出如图所示与非门组成的*SR*锁存器输出端Q、$\overline{Q}$的电压波形。





2. 主从触发器

在时序逻辑电路中，往往要求电路中的存储器件能在同一控制信号的作用下同步工作。回顾上一节所介绍的锁存器，可以发现，将锁存器作为时序电路中的存储器件是不合适的，其原因如下：

- 门控锁存器在控制信号C有效的期间内，都可以接收输入信号，所以，激励信号的任何变化，都将直接引起锁存器输出状态的改变。这时输入信号若发生多次变化，输出状态也可能发生多次变化，这一现象称为锁存器的空翻。
- 当门控锁存器的控制信号C有效时，锁存器就变成了一个组合电路，这时图8所示的时序逻辑电路结构模型就等效为由两个组合电路构成的一个互为反馈网络的反馈系统，因此，该系统有可能因其瞬态特性不稳定而产生振荡现象。

为了解决上述问题，可以利用一个称为“时钟”的特殊定时控制信号去限制存储单元状态的改变时间，具有这种特点的存储单元电路称为触发器。

触发器按照组成结构的不同可以分为两种类型：一是主从触发器，二是边沿触发器。

按照逻辑功能来分类，主从触发器包括主从RS、主从D、主从JK触发器等，下面介绍它们的电路结构和功能。

1）主从RS触发器

a. 主从RS触发器的电路结构和逻辑符号

图8给出了主从RS触发器的电路及逻辑符号。该电路由两个相同的门控RS锁存器连接而成，它们的控制信号由外时钟信号CLK提供，互为反相。F_1为主锁存器，F_2为从锁存器。从图中可以看出，主锁存器的输出信号（Q_m和$\overline{Q}_m$）就是从锁存器的输入信号，从锁存器的输出状态将按照与主锁存器相同的输出状态来动作，因此，称该触发器为主从RS触发器。

b. 主从RS触发器的工作原理

当时钟信号CLK为低电平0时，主锁存器被选通，处于工作状态，从锁存器被封锁，处于保持状态。这是前半拍的工作情况，即输入信号先存入主锁存器中，而不直接影响输出状态。

当时钟信号CLK由低电平0变为高电平1时，主锁存器被封锁，处于保持状态。而从锁存器被选通，处于工作状态。此时，不论输入激励信号S、R如何变化，主锁存器的状态不再改变，而从锁存器按照与主锁存器相同的输出状态动作。这是后半拍的工作情况，在后半拍才能实现整个触发器状态的改变。

从上述过程可以看出，在CLK的一个变化周期中，主从触发器的输出状态只可能改变一次，从而克服了空翻现象。而且在一个CLK周期中，主锁存器和从锁存器总有一个处于保持状态，阻断了电路的反馈回路，破坏了不稳定瞬态特性。因此，将主从RS触发器应用于时序电路中，也不会因不稳定而产生振荡。

主从RS触发器在CLK为0期间接收R、S的数据，而在CLK的上升沿时，输出Q和$\overline{Q}$才改变状态，所以在图8(b)所示的逻辑符号中，在Q和$\overline{Q}$端加上了延迟符号“⌟”



(a)逻辑图　　(b)逻辑符号

图8　主从RS触发器

c. 主从RS触发器的逻辑功能描述

主从RS触发器定时波形如图9所示。

主从RS触发器的特性表如表4所示。需要注意的是，表中S、R和Q^n为时钟脉冲作用之前的输入信号和触发器状态，Q^{n+1}是时钟脉冲作用之后的新状态。和表1相比较，可以发现，主从RS触发器和简单的RS锁存器具有相同的特性，因此，其状态图和特性方程也相同，特性方程为：

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \end{cases} \qquad (4)$$

表4　主从RS触发器特性表

CLK	S	R	Q^n	Q^{n+1}	
×	×	×	×	Q^n	
↑	0	0	0	0	保持
↑	0	0	1	1	
↑	0	1	0	0	置“0”
↑	0	1	1	0	
↑	1	0	0	1	置“1”
↑	1	0	1	1	
↑	1	1	0	×	禁止
↑	1	1	1	×	



图9 主从*RS*触发器的定时波形

*RS*锁存器和主从*RS*触发器的不同之处在于，*RS*锁存器的任何输入改变，将立刻引起输出响应，而主从*RS*触发器的输出变化却受时钟*CLK*的控制。

2）主从*D*触发器

和主从*RS*触发器的组成方法相似，可以用两个*D*锁存器构成一个主从*D*触发器。主从*D*触发器的逻辑图和逻辑符号如图 10 所示。

由逻辑图可以看出，主从*D*触发器的操作方法和主从*RS*触发器相同，当$CLK=0$时，主锁存器被选通，其输出Q_m由外输入*D*确定，且$Q_m=D$,从锁存器保持原状态不变；当*CLK*由0变1时，主锁存器进入锁存状态，而从锁存器被选通，从锁存器按照与主锁存器相同的输出状态动作。



(*a*)逻辑图　　(*b*)逻辑符号

图10　主从*D*触发器

由上面分析可知，主从D触发器和D锁存器具有相同的特性方程和状态图，它的特性方程为

$$Q^{n+1}=D \tag{5}$$

图11为主从D触发器的定时波形图。



图11 主从D触发器的定时波形图

3）主从JK触发器

主从RS触发器当$CLK=0$期间，它的输入信号须遵循$SR=0$这一约束条件，否则触发器的输出状态无法确定。为克服这一缺点，人们又研制了主从JK触发器。

主从JK触发器的一种逻辑图如图12(a)所示，它是在主从D触发器的基础上，加若干门电路组成的。图12(b)为主从JK触发器的逻辑符号。



(a) 逻辑图

图12 主从JK触发器



(*b*)逻辑符号

由图 12 可以看出，主从*D*触发器的输入方程可表示为：

$$D = J\overline{Q}^{n} + \overline{K}Q^{n} \tag{6}$$

其中, J , K 为两个外输入，Q^n 为主从*D*触发器的原状态。将式(6)代入*D*触发器的特性方程，有：

$$Q^{n+1} = D = J\overline{Q}^{n} + \overline{K}Q^{n} \tag{7}$$

便得到了主从*JK*触发器的特性方程。

由特性方程，可以画出主从*JK*触发器的特性表和状态图，如图13 所示。

CLK	*J*	*K*	Q^n	Q^{n+1}	
×	×	×	×	Q^n	
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	置“0”
↓	0	1	1	0	
↓	1	0	0	1	置“1”
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	

(*a*)特性表



(*b*) 状态图

图13 主从*JK*触发器的特性表和状态图

将主从*JK*触发器的特性表和主从*RS*触发器的特性表（表 4）进行比较，可以发现，和*RS*触发器一样，*JK*触发器也具有保持、置 0 和置 1 功能，当实现这三种功能时，*J* 、*K* 端分别和*S* 、*R* 端等效。除此之外，*JK*触发器还增加了一个翻转功能，即当$J = K = 1$时，在每次时钟脉冲*CLK*由 1 变为 0 时，输出状态将翻转一次。这样，*JK*触发器就去除了*RS*触发器中存在的约束条件。另外，由于在主从*JK*触发器逻辑图(见图12(*a*))中*CLK*是经过一个反相器加到主从*D*触发器上的，所以，主从*JK*触发器在*CLK*为 1 期间接收*J* 、*K* 的数据，而在*CLK*下

降沿时，输出Q和$\overline{Q}$才改变状态。故在图12(*b*)所示的逻辑符号中，在Q和$\overline{Q}$端加上了延迟符号“┐”。

题1. RS触发器的特征方程为_____，约束条件为：$RS=0$。

答案：$Q^{n+1}=S+\overline{R}Q^n$。

题2. 设触发器的初始状态为0态，画出Q、$\overline{Q}$端对应的波形。





题3. 若主从结构SR触发器CLK、S、R、$\overline{R_D}$各输入端的电压波形如下图所示，$\overline{S_D}=1$。试画出Q、$\overline{Q}$端对应的波形。





解：从“┐”可看出是下降沿有效，波形如图所示。

题4. 主从JK触发器，已知CP、J、K的电压波形如下图所示，画出对应的输

出电压波形。设触发器初始状态为$Q=0$。

解：从“┐”可看出是下降沿有效，

波形如图所示





课时十二　练习题

1．缓存器是对脉冲_____敏感的存储电路，它们在一定电平作用下才能改变状态，触发器是对时钟脉冲_____敏感的存储电路，它们在时钟脉冲上升沿或下降沿作用下更新状态。

2．画出图题 2(*a*)由与非门组成的*SR*锁存器输出端Q、$\overline{Q}$的电压波形，输入端$\overline{S_D}$、$\overline{R_D}$的电压波形如图中所示。



题2(*a*)

3．画出图题3(*a*)由或非门组成的*SR*锁存器输出端Q、$\overline{Q}$的电压波形，输入端S_D、R_D的电压波形如图中所示。



题3(*a*)

4．主从RS触发器从根本上解决了基本RS触发器的_____问题。

5．JK触发器的特性方程是_____。

6．在脉冲触发触发器中，已知，J、K、CLK端的电压波形如图所示，试画出Q和$\overline{Q}$端对应的电压波形。（假设触发器初始状态为$Q=0$）



题6

7．在脉冲触发SR触发器电路中，若S、R、CLK端的电压波形如图题7(a)所示，试画出Q、$\overline{Q}$端对应的电压波形。假定触发器的初始状态为$Q=0$。



题7(a)

答案解析 请扫码

课时十三　触发器（2）

考点	重要程度	占分	题型
1. 边沿触发器	★★★★	10～20	选择、填空、大题
2. 触发器逻辑功能的转换	★★★		

1. 边沿触发器

虽然主从触发器解决了锁存器中的空翻和振荡现象，但是在主锁存器接收数据期间，要求输入数据保持恒定，避免任何干扰，否则将导致状态的错误转换。

边沿触发器可在很大程度上改进主从触发器的这一缺点。目前主从触发器基本上已经很少见了，实际使用的大都是边沿触发器，如果在一些陈旧的设备中用到了主从触发器，可以把它们作为边沿触发器来分析。

顾名思义，边沿触发器就是边沿触发的触发器，它只在时钟发生跳变(上升沿或下降沿)期间(严格说还应包括跳变前后极短一段时间在内)，触发器才能接收数据，并使输出状态转换。而在时钟为稳定的1或0电平期间，输入数据都不能进入触发器，也就影响不了输出。所以，边沿触发器只要求在时钟发生跳变的极短时间内，输入数据保持稳定。这就大大提高了触发器的抗干扰能力，也有效地避免了空翻现象，提高了工作的可靠性。

按照逻辑功能分类，边沿触发器包括边沿D、边沿JK、边沿T触发器等；按照触发方分类，边沿触发器可分为上升边沿(或正边沿)触发和下降边沿(或负边沿)触发两种；按照组成结构分类，边沿触发器可分为维持阻塞边沿触发器、利用门电路传输延迟时间的边沿触发器、$CMOS$边沿触发器等。下面将按照组成结构的不同来介绍各种触发器。

1)维持阻塞边沿触发器

a. 电路结构与逻辑符号

图1(*a*)所示电路为上升边沿触发的维持阻塞边沿D触发器(也称正边沿D触发器)。该电路由六个与非门组成，其中G_1和G_2、G_3和G_5、G_4和G_6分别构成三个RS锁存器。图中CLK为时钟信号输入端，D为数据输入端，Q和$\overline{Q}$为输出端。$\overline{S}_D$和$\overline{R}_D$分别为异步置1、置0输入端，低电平有效。图1(*b*)为上升边沿触发的边沿D触发器的逻辑符号，在触发器的$C1$端加上了动态符号“＞”(若是下降边沿触发的触发器，动态符号“＞”前再加一个“○”)，它说明在CLK脉冲的上升沿时，才发生时钟控制的相关作用。



图1(*a*)逻辑图



图1(*b*)逻辑符号

b. 工作原理

$\overline{S}_D$和$\overline{R}_D$为触发器的异步置0置1端。由图1(*a*)很容易看出，它们不受时钟信号的控制，一旦$\overline{S}_D$有效(即$\overline{R}_D=1$、$\overline{S}_D=0$)，触发器马上被强迫置1；一旦$\overline{R}_D$有效(即$\overline{R}_D=0$、$\overline{S}_D=1$)，触发器马上就被强迫置0；正常工作时，$\overline{S}_D$和$\overline{R}_D$均处于高电平状态。

下面来分析异步置1、置0输入无效(即$\overline{R}_D=1$、$\overline{S}_D=1$)时，电路的工作情况。

(1)在$CLK=0$期间，触发器输出状态保持不变。因为当$CLK=0$时，门G_4、G_3的输出Q_4、Q_3都是高电平，由G_1、G_2组成的锁存器处于保持状态，因而触发器的输出Q和$\overline{Q}$保持不变。在此期间，由于$Q_3=1$打开了门G_5，$Q_4=1$打开了门G_6，所以$Q_6=\overline{D}$，$Q_5=D$，为CLK上升沿的到来建立了准备状态。

(2)当CLK由0变为1时，触发器输出的新状态$Q^{n+1}=D$。因为CLK由0变为1后，门G_3、G_4被打开，使得$Q_3=\overline{D}$，$Q_4=D$(需要注意，这里的D应是CLK上升沿到来前一瞬间已经稳定下来的输入信号D)。

若$D=0$，则输出状态置0，即$Q^{n+1}=0$；

若$D=1$，则输出状态置1，即$Q^{n+1}=1$。

所以触发器输出的新状态$Q^{n+1}=D$。

(3)在$CLK=1$期间，触发器输出状态保持不变。CLK刚从0变为1后，G_6的

另一个输入端$Q_4 = D$，那么，在$CLK = 1$期间如果输入信号D变为$\overline{D}$，则G_6的输出Q_6一定变为1。Q_6置1将不会使由G_3和G_5组成的RS锁存器的状态发生变化，即$Q_3 = \overline{D}$仍保持不变(这是因为由与非门组成的RS锁存器低电平为有效信号)，而这时门G_4的输出为:

$$Q_4 = \overline{Q_6 \cdot CLK \cdot Q_3} = \overline{1 \cdot 1 \cdot \overline{D}} = D \tag{1}$$

这表明，在$CLK = 1$期间，输入信号的改变，不能引起Q_3和Q_4的变化，因而触发器输出状态仍然维持CLK上升沿到来时由原来输入信号D作用的结果，而CLK $CLK = 1$期间输入信号D的变化被阻塞掉了，故称此触发器为维持阻塞触发器。

从上面的分析可以看出维持阻塞D触发器的特点：输出状态的改变发生在CLK的上升沿，而输出的新状态仅仅由CLK上升沿到来前一瞬间的输入信号D决定，其他时刻输入信号D的变化对输出无影响。

维持阻塞D触发器的工作特性表如表1所示，表中“↑”标记表示CLK的上升沿，说明只有CLK的上升沿来到时触发器的状态才发生变化。维持阻塞D触发器的特性方程及状态图和前面介绍过的门控D锁存器是完全相同的，其工作波形如图2所示。

表1 维持阻塞D触发器特性表

CLK	$\overline{S}_D$	$\overline{R}_D$	D	Q^n	Q^{n+1}
×	0	1	×	×	1
×	1	0	×	×	0
↑	1	1	0	0	0
↑	1	1	0	1	0
↑	1	1	1	0	1
↑	1	1	1	1	1



图2 维持阻塞D触发器工作波形图

2)负边沿JK触发器



图3(a)逻辑符号



图3(b)工作波形图

题 1. 已知边沿D触发器以及时钟信号如图所示，试画出Q的波形图。设Q的初始状态为0。





解：$Q^{n+1}=D=\overline{Q}^{n}$，上升沿有效，波形如图所示：



题 2. 列出如图所示的JK触发器的真值表，并根据CP脉冲及J、K端的输入信号，画出输出端Q的波形。（已知触发器的初始状态为“0”态）。



JK触发器真值表			
J	K	Q^{n+1}	功能
0	0		
0	1		
1	0		
1	1		



解：从图中可看出下降沿有效，波形如图所示：

JK触发器真值表			
J	K	Q^{n+1}	功能
0	0	Q^{n}	保持
0	1	0	0
1	0	1	1
1	1	$\overline{Q}^{n}$	翻转



题 3. 边沿D、JK触发器构成下列(a)图，试写出Q_1和Q_2的状态方程，根据(b)图所示输入波形画出Q_1、Q_2波形。

(a)



(b)



解：$Q_1^{n+1}=D$

上升沿有效

$Q_2^{n+1}=J\overline{Q}_2^{n}+\overline{K}Q_2^{n}=Q_1^{n}\overline{Q}_2^{n}+0Q_2^{n}=Q_1^{n}\overline{Q}_2^{n}$

下降沿有效

波形如图所示：



题 4. 图示电路中，触发器均为边沿触发器，初态为0，写出触发器次态Q^{n+1}方程，画出Q_1、Q_2波形。





解：$Q_1^{n+1}=J_1\overline{Q}_1^{\,n}+\overline{K}_1Q_1^{n}=1\cdot\overline{Q}_1^{\,n}+0Q_1^{n}=\overline{Q}_1^{\,n}$

下降沿有效

$Q_2^{n+1}=D=X\oplus Q_1^{n}$

上升沿有效

波形如图所示：



2. 触发器逻辑功能的转换

目前市场可提供的集成触发器型号虽然比较多，但大多都是JK触发器和D触发器。而在实际应用中，有可能用到各种功能的触发器，这就需要进行不同类型触发器之间的相互转换。

通常，要将已有触发器转换成待求触发器，只要在已有触发器的输入端加上

一定的转换逻辑电路即可。图4为触发器逻辑功能转换示意图。由图可见，转换的关键就是求转换电路，即求已有触发器输入X、Y的逻辑函数表达式(称为驱动方程)：

$$X = f_1(A,B,Q^n) \quad (2)$$

$$Y = f_2(A,B,Q^n) \quad (3)$$

根据X、Y的函数表达式，画出转换电路，即可得到待求触发器的逻辑图。

常用的触发器逻辑功能转换方法有代数法和图表法。下面分别举例说明。



图4 触发器逻辑功能转换示意图

1)代数法

代数法就是通过比较已有触发器和待求触发器的特性方程，从而求出已有触发器的驱动方程。

2)图表法

用图表法实现触发器逻辑功能转换的步骤如下。

a.列出待求触发器的特性表。

b.根据步骤*a*.所列特性表中Q^n转换为Q^{n+1}的要求，逐行列出已有触发器所需的驱动信号(可从已有触发器的状态图中得知)。

需要注意的是，这里的Q^n和Q^{n+1}既是待求触发器的原态和新态，也是已有的触发器的原态和新态。所以Q^n和Q^{n+1}的对应关系也反映了对已有触发器的驱动要求。

c.根据步骤*b*.的驱动信号，求出已有触发器的驱动方程，画出逻辑图。

T触发器只有一个信号输入端T和一个时钟输入端CLK。它在时钟脉冲的作用下，具有保持和翻转两种功能。其特性表如表2所示。

T触发器特性表的含义是：

当输入信号$T=0$时，CLK触发沿到来后，状态保持不变，即$Q^{n+1}=Q^n$；

当输入信号$T=1$时，CLK触发沿到来后，状态翻转一次，即$Q^{n+1}=\overline{Q}^n$。

T触发器的特性方程为：$Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n=T\oplus Q^n$

表2 T 触发器特性表

CLK	T	Q^n	Q^{n+1}
×	×	×	Q^n
↑	0	0	0
↑	0	1	1
↑	1	0	1
↑	1	1	0

题 1. 为实现JK触发器转换为D触发器，应使(　　)。

$A.\ J=\overline{D},K=D$　　$B.\ J=K=D$　　$C.\ J=K=\overline{D}$　　$D.\ J=D,K=\overline{D}$

解：JK触发器的特性方程：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

D触发器的特性方程：$Q^{n+1}=D$

$Q^{n+1}=D=D\left(\overline{Q}^n+Q^n\right)=D\overline{Q}^n+DQ^n$

$\therefore\ J=D,K=\overline{D}$

答案：D

题 2. 对于T触发器，若原态$Q^n=1$，欲使新态$Q^{n+1}=1$，应使输入$T=$_____。

$A.0$　　$B.1$　　$C.Q$　　$D.\overline{Q}$

解：T触发器的特性方程：$Q^{n+1}=T\oplus Q^n$

若$Q^n=1,Q^{n+1}=1$，那么$T=0$

答案：A

题 3. JK触发器用作T触发器时，输入端J、K的正确接法是(　　)。

$A.\ J=0,K=T$　　$B.\ J=T,K=0$　　$C.\ J=K=1$　　$D.\ J=K=T$

解：JK触发器的特性方程：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

T触发器的特性方程：$Q^{n+1}=T\oplus Q^n=T\overline{Q}^n+\overline{T}Q^n$

$\therefore J=K=T$

答案：D

题 4. 为实现将D触发器转换为T触发器，如图所示电路的虚线框内应是(　　)。

A. 或非门　　B. 与非门　　C. 异或门　　D. 同或门



解：D触发器的特性方程：$Q^{n+1}=D$

T触发器的特性方程：$Q^{n+1}=T\oplus Q^n=T\odot \overline{Q}^n$

$\therefore Q^{n+1}=D=T\odot Q^n$

$\therefore$选D

答案：D

课时十三　练习题

1. 已知某触发器的特性表如下(A、B为触发器的输入)其输出信号的逻辑表达式为(　　)。

A	B	Q^{n+1}	说明
0	0	Q^n	保持
0	1	0	置0
1	0	1	置1
1	1	$\overline{Q}^n$	翻转

$A.\ Q^{n+1}=A$　　$B.\ Q^{n+1}=\overline{A}Q^n+A\overline{Q^n}$

$C.\ Q^{n+1}=A\overline{Q^n}+\overline{B}Q^n$　　$D.\ Q^{n+1}=B$

2. JK触发器在CP脉冲作用下，欲使$Q^{n+1}=\overline{Q^n}$，则输入信号应为（　　）。

$A.\ J=K=1$　　$B.\ J=Q,K=\overline{Q}$　　$C.\ J=\overline{Q},K=Q$

$D.\ J=\overline{Q},K=1$　　$E.\ J=1,K=Q$

3. 集成边沿JK触发器的时钟脉冲CP的波形如图所示，画出其输出端的电压波形。假设触发器的初始状态为1。



题3

4. 电路如图所示：1、写出触发器的状态方程；2、根据输入波形，画出输出Q的波形(Q的初态均为0)。



题4

5. 画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。设所有触发器的初始状态皆为$Q=0$。



题5

6. T 触发器特性方程(　　)。

$A.\ Q^{n+1}=TQ^n+\overline{T}\,\overline{Q^n}$　　$B.\ Q^{n+1}=T\overline{Q^n}$

$C.\ Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n$　　$D.\ Q^{n+1}=\overline{T}Q^n$

7. 对于JK触发器，若$J=K$，则可完成(　　)触发器的逻辑功能。

$A.$ T触发器　　$B.$ D触发器　　$C.$ R、S触发器　　$D.$ 计数器

8. 用JK触发器实现D触发器逻辑功能，下图虚线框中应选用(　　)。



题8

$A.$ 与门　　$B.$ 与非门　　$C.$ 或门　　$D.$ 非门

9. 如图所示电路，如果要实现一个T触发器，虚线框内应该使用(　　)。



题9

$A.$ 与非门　　$B.$ 同或门　　$C.$ 异或门　　$D.$ 或非门

答案解析 请扫码

课时十四　时序逻辑电路的分析和设计（1）

考点	重要程度	占分	题型
1. 同步时序逻辑电路的分析	必考	10～20	选择、填空、大题
2. 同步时序逻辑电路的设计	必考		

1. 同步时序逻辑电路的分析

时序电路的分析，就是根据给定的时序电路，指出其逻辑功能。具体地说，就是找出电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律。在同步时序逻辑电路中，由于所有触发器都是在同一个公共时钟脉冲作用下工作的，所以分析起来比较简单，可以忽略时钟条件。

同步时序逻辑电路分析的一般步骤如下：

a. 由给定的逻辑电路，写出时序逻辑电路的输出方程和各触发器的驱动方程；

b. 将驱动方程代入触发器的特性方程，导出电路的状态方程；

c. 根据状态方程和输出方程，列出状态表；

d. 由状态表画出状态图(或画出时序图)；

e. 由状态表或状态图(或时序图)说明电路的逻辑功能。

题 1. 在逻辑电路中，时序电路的输出不仅与当前的输入有关，而且与_____有关，构成时序电路的基本器件是_____。

答案：输出状态的原始状态；触发器。

题 2. 在时序逻辑电路中，若输出信号不仅取决于存储电路的状态，还取决于输入变量，则称之为_____型电路。

答案：米利。

题 3. 同步时序电路如图所示，试求：

（1）写出电路的激励方程，状态方程；（2）列出状态表和状态图。



解：（1）由给出的逻辑图得到电路的激励方程组为

$$\begin{cases} J_1 = K_1 = 1 \\ J_2 = K_2 = \overline{Q_1^n} \end{cases}$$

将上式代入JK触发器的特性方程

$$\begin{cases} Q_1^{n+1} = J_1\overline{Q_1^n} + \overline{K_1}Q_1^n = \overline{Q_1^n} + 0\cdot Q_1^n = \overline{Q_1^n} \\ Q_2^{n+1} = J_2\overline{Q_2^n} + \overline{K_2}Q_2^n = \overline{Q_1^n}\cdot\overline{Q_2^n} + Q_1^n\cdot Q_2^n = Q_1^n \odot Q_2^n \end{cases}$$

（2）列出状态表和状态图

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	1	1
0	1	0	0
1	0	0	1
1	1	1	0



题 4. 电路如图所示，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并指出电路能否自启动。



解：由给出的逻辑图得到驱动方程组

$$\begin{cases} D_1 = \overline{Q_3^n} \\ D_2 = Q_1^n \\ D_3 = Q_1^n Q_2^n \end{cases}$$

将上式代入D触发器的特性方程

$$\begin{cases} Q_1^{n+1} = D_1 = \overline{Q_3^n} \\ Q_2^{n+1} = D_2 = Q_1^n \\ Q_3^{n+1} = D_3 = Q_1^n\cdot Q_2^n \end{cases}$$

由图写出输出方程：$Y = \overline{\overline{Q_1^n}\cdot Q_3^n} = Q_1^n + \overline{Q_3^n}$

列状态表

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Y
0	0	0	0	0	1	1
0	0	1	0	1	1	1
0	1	0	0	0	1	0
0	1	1	1	1	1	1

1	0	0	0	0	0	0
1	0	1	0	1	0	1
1	1	0	0	0	0	0
1	1	1	1	1	0	1

画出状态转换图



能自启动

题 5. 按要求分析如图所示时序逻辑电路。（1）写出电路的驱动方程、输出方程；（2）求出状态方程，列出状态转换表；（3）画出状态转换图；（4）分析电路的功能并指出电路能否自启动。



解：由逻辑图列驱动方程组

$$\begin{cases} J_0 = K_0 = \overline{Q_2^n} \\ J_1 = K_1 = Q_0^n \\ J_2 = Q_0^n \cdot Q_1^n, K_2 = Q_2^n \end{cases}$$

将上式代入JK触发器的特性方程

$$\begin{cases} Q_0^{n+1} = J_0\overline{Q_0^n} + \overline{K_0}Q_0^n = \overline{Q_2^n} \cdot \overline{Q_0^n} + Q_0^n \cdot Q_2^n = Q_2^n \odot Q_0^n \\ Q_1^{n+1} = J_1\overline{Q_1^n} + \overline{K_1}Q_1^n = Q_0^n \cdot \overline{Q_1^n} + \overline{Q_0^n} \cdot Q_1^n = Q_0^n \oplus Q_1^n \\ Q_2^{n+1} = J_2\overline{Q_2^n} + \overline{K_2}Q_2^n = Q_0^n \cdot Q_1^n \cdot \overline{Q_2^n} + \overline{Q_2^n} \cdot Q_2^n = Q_0^n \cdot Q_1^n \cdot \overline{Q_2^n} \end{cases}$$

由图列输出方程：$Y = Q_2^n$

列状态转换表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	1	0	1	1	1
1	1	0	0	1	0	1
1	1	1	0	0	1	1



实现五进制计数功能，能自启动

2. 同步时序逻辑电路的设计

时序逻辑电路的设计是分析的逆过程，就是根据给定的逻辑功能要求，设计出相应的逻辑电路。一般来说，同步时序逻辑电路比异步时序逻辑电路工作更稳定可靠，所以实际的应用电路大多数情况下都被设计成同步电路。这里主要介绍同步时序逻辑电路的设计。

对于同步时序逻辑电路而言，电路设计的关键是确定状态转换的规律，求出各触发器的驱动方程和外部输出方程。其设计的一般步骤如下：

a. 根据逻辑要求，建立原始状态表或状态图；

b. 利用状态化简技术，简化原始状态表，消去多余状态；

c. 状态分配或状态编码，即将简化后的状态用二进制代码表示；

d. 选择触发器类型，并根据编码后的状态表，求出驱动方程和输出方程；

e. 检查自启动特性。当时序电路的状态数不等于2^n（n 为触发器的个数）时，时序电路将存在多余的无效状态，电路一旦进入无效状态后，经过有限个时钟作用，若能自动返回（直接或间接返回）到某个有效状态，进入有效循环，则称该电路具有自启动特性：否则就不具有自启动特性。所设计的电路如不能自启动，则需修改设计使其能够自启动；

f. 画逻辑图。

题 1. 时序逻辑电路按照其触发器是否有统一的时钟控制分为（　）时序电路和（　）时序电路。

答案：同步；异步。

题 2. 下列哪个器件不属于时序逻辑器件_____。

A. 计数器　　*B*. 寄存器　　*C*. 译码器　　*D*. 分频器

答案：*C*。

题 3. 试用下降沿触发的$J-K$触发器设计4进制计数器，转换序列为$00\to01\to10\to11\to00$，要求写出状态转换图，状态转换表，次态卡诺图，状态方程，驱动方程并画出逻辑图。

解：



Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0



$$Q_1^{n+1}=\overline{Q_1^n}$$

$$Q_2^{n+1}=\overline{Q_2^n}\cdot Q_1^n+Q_2^n\cdot\overline{Q_1^n}$$

$$J_1=K_1=1$$

$$J_2=K_2=Q_1^n$$

题 4. 设计1011 序列检测器，已知某同学已经做好了状态转换表，如下图所示。其中S^n表示次态，Y 表示输出。为继续完成该电路的设计，请完成以下项目：

（规定：用Q_1Q_0的00、01、10、11 分别表示S_0、S_1、S_2、S_3）。

（1）试给出此设计的状态转换图；

（2）给出次态卡诺图，写出电路的状态方程和输出方程；

（3）若用JK 触发器实现该电路，写出该电路的驱动方程并画出电路图。

S^n / Y / S ; X	S_0	S_1	S_2	S_3
0	$S_0/0$	$S_2/0$	$S_0/0$	$S_2/0$
1	$S_1/0$	$S_1/0$	$S_3/0$	$S_1/1$

解：（1）

S^{n+1} / Y / S ; X	00	01	11	10
0	00/0	10/0	10/0	00/0
1	01/0	01/0	01/1	11/0



（2）

X \ Q_1Q_0	00	01	11	10
0	0	1	1	0
1	0	0	0	1

$$Q_1^{n+1} = \overline{X}\,\overline{Q_1^n}Q_0^n + \overline{X}Q_1^nQ_0^n + XQ_1^n\overline{Q_0^n}$$

$$= (\overline{X}Q_0^n)\cdot\overline{Q_1^n} + (\overline{X}Q_0^n + X\overline{Q_0^n})\cdot Q_1^n$$

$$= (\overline{X}Q_0^n)\cdot\overline{Q_1^n} + (X\oplus Q_0^n)\cdot Q_1^n$$

X \ Q_1Q_0	00	01	11	10
0	0	0	0	0
1	1	1	1	1

$$Q_0^{n+1} = X = XQ_0^n + X\overline{Q_0^n}$$

X \ Q_1Q_0	00	01	11	10
0	0	0	0	0
1	0	0	1	0

$$Y = XQ_1^nQ_0^n$$

$$\begin{cases} J_1 = \overline{X}Q_0^n \quad K_1 = \overline{X \oplus Q_0^n} = X \odot Q_0^n \\ J_0 = X \quad K_0 = \overline{X} \end{cases}$$

（3）



课时十四　练习题

1. 在时序逻辑电路的状态转换表中，若状态数$N=3$，则状态变量数最少为(　　)。

A. 16　　B. 4　　C. 8　　D. 2

2. 以下关于时序电路输出状态改变的叙述中，正确的是（　　）。

A. 仅与该时刻输入信号的状态有关

B. 仅与时序电路的原状态有关

C. 与该时刻输入信号的状态有关，也与时序电路的原状态有关

D. 与该时刻的外部输入无关，但与该时刻触发器的输入和时钟有关

3. 试分析下图电路，写出驱动方程组、状态方程组和输出方程，画出状态表和状态图。



题3

4. 分析如图所示同步时序逻辑电路的功能，要求写出驱动方程、状态方程，列出状态表，画出状态转换图。



题4

5. 由T触发器构成的同步时序逻辑电路如下图所示，分析电路功能。（已知T触发器的特征方程$Q^{n+1}=T\oplus Q^n$）。



题5

（1）写出激励方程（驱动方程）、输出方程；
（2）写出触发器的状态方程；
（3）列出状态转换真值表或画出状态转换图，并说明该电路的功能。

6.分析如图所示的电路。(1)此时序逻辑电路是摩尔型还是米利型？是同步还是异步电路？（2）写出电路的激励函数表达式、状态函数表达式和输出函数表达式，列出电路的状态转化表。



题6

7.试分析如图所示的同步时序逻辑电路，试列写其驱动方程、输出方程和状态方程，画出状态转换图，并说明其功能及电路是否能自启动。



题7

8.利用D触发器和逻辑门设计一个同步计数器，实现如图所示的状态转换，要求：（1）写出各触发器的状态方程；（2）写出各触发器的驱动方程；（3）检查电路能否自启动。（不要求画逻辑图）



题8

答案解析 请扫码

课时十五　常用时序逻辑功能器件（1）

考点	重要程度	占分	题型
1. 同步计数器设计	必考	6～15	选择、填空、大题

1. 同步二进制计数器

1) 电路组成和逻辑功能分析

a. 同步二进制加法计数器设计思想

根据计数器的功能要求，n 位二进制计数器用 n 个存储单元电路组成，存储单元的状态表示二进制数，存储单元由触发器实现；

由于是同步计数器，输入脉冲将同步加到各触发器的时钟输入端，因此只有通过控制触发器的驱动信号来达到控制触发器状态的目的。

b. 二进制计数规则

每加1，最低位改变一次状态，高位的状态是否改变，由低位是否计满来决定。如图1为 T 触发器构成的带进位标志的四位同步二进制加法计数器，CLK 为计数脉冲；$Q_3Q_2Q_1Q_0$ 为计数器的输出状态，其中 Q_3 是高位，Q_0 是低位；C 为计数器的进位标志。



图1　四位同步二进制加法计数器

计数器的驱动方程和输出方程：$T_0=1$

$$T_1=Q_0^n$$

$$T_2=Q_1^nQ_0^n$$

$$T_3=Q_2^nQ_1^nQ_0^n$$

$$C=Q_3^nQ_2^nQ_1^nQ_0^n$$

T 触发器的特性方程：$Q^{n+1}=T\overline{Q}^{n}+\overline{T}Q^{n}=T\oplus Q^{n}$

计数器的状态方程：$Q_0^{n+1}=\overline{Q}_0^{n}$

$$Q_1^{n+1}=Q_1^{n}\oplus Q_0^{n}$$

$$Q_2^{n+1}=Q_2^{n}\oplus(Q_1^{n}Q_0^{n})$$

$$Q_3^{n+1}=Q_3^{n}\oplus(Q_2^{n}Q_1^{n}Q_0^{n})$$

根据上述状态方程和输出方程，可列出4位二进制加法计数器的状态表，如表1所示。由于该电路除了CLK之外没有其他输入信号，因此状态表中就不用表明输入值。

表1 4位二进制计数器状态表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	1	0	1	0	0
1	0	1	0	1	0	1	1	0
1	0	1	1	1	1	0	0	0
1	1	0	0	1	1	0	1	0
1	1	0	1	1	1	1	0	0
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	0	0	1

由表1可以看出：若把触发器的状态的$Q_3Q_2Q_1Q_0$的取值视为4位二进制数，那么从初始状态0000开始(一般工作时先用清零信号将各触发器复位成0，使电路处于初始状态。图中未画出)，电路的每种状态所显示的二进制数恰好等于输入脉冲个数，而且每输入一个脉冲，计数器加1。当计到16个脉冲时，状态由1111变为0000，完成一个循环周期。同时由进位输出端C产生一个由$1\rightarrow 0$的下降沿，这个下降沿可作为向高位计数器的进位输出信号，使高位计数器加1，从而实现“逢十六进一”的功能，所以该电路也称为模16同步加法计数器。

2)同步二进制计数器的特点

a.同步二进制计数器的模为2^n(n为触发器的个数，也就是该计数器所用二进制编码的位数)，没有多余状态，因此状态利用率最高。

b.用T触发器构成的同步二进制加法计数器，电路连接有以下两条规律，按这两条规律，可以很方便地构成任意位同步二进制计数器。

(1)$T_0=1$，即每输入一个计数脉冲，最低位的触发器状态翻转一次。其原因是二进制数只有0和1两个数码，而最低位每输入一个计数脉冲就必须加1，导致该位翻转一次。

(2)$T_i=Q_{i-1}Q_{i-2}\cdots Q_1Q_0(i\neq 0)$，即除最低位外，其他各位的翻转条件是它的低位均为1。原因是当所有低位均为1时，表明低位已计满，再增加1时，必须向高位进位加1，导致此高位翻转一次。

c.由于这种计数器属于同步时序电路，应该翻转的触发器直接受计数脉冲控制而同时翻转，所以工作速度较快。

2.同步十进制计数器

同步十进制计数器，也称为*BCD*码计数器或模10计数器。由于*BCD*码种类较多，因而相应的十进制计数器电路也各式各样，最常见的为8421*BCD*码十进制计数器。图2为8421*BCD*码同步十进制加法计数器的原理图。该电路实际上是在图1同步二进制计数器基础上修改而成的。在计数器的状态未到达9(1001)之前，按二进制计数，一旦计数器状态到达9(1001)，则在下一个计数脉冲输入后，计数器状态由1001变为0000。

1)电路组成和逻辑功能分析



图2 8421*BCD*码同步十进制计数器原理图

计数器的驱动方程和输出方程：$T_0=1$

$$T_1=\overline{Q}_3{}^nQ_0{}^n$$
$$T_2=Q_1{}^nQ_0{}^n$$
$$T_3=Q_2{}^nQ_1{}^nQ_0{}^n+Q_3{}^nQ_0{}^n$$
$$C=Q_3{}^nQ_0{}^n$$

电路状态方程：$Q_0{}^{n+1}=\overline{Q}_0{}^n$

$$Q_1{}^{n+1}=Q_1{}^n\oplus\left(\overline{Q}_3{}^nQ_0{}^n\right)$$
$$Q_2{}^{n+1}=Q_2{}^n\oplus(Q_1{}^nQ_0{}^n)$$
$$Q_3{}^{n+1}=Q_3{}^n\oplus(Q_2{}^nQ_1{}^nQ_0{}^n+Q_3{}^nQ_0{}^n)$$

状态表：后六行为无效状态

$Q_3{}^n$	$Q_2{}^n$	$Q_1{}^n$	$Q_0{}^n$	$Q_3{}^{n+1}$	$Q_2{}^{n+1}$	$Q_1{}^{n+1}$	$Q_0{}^{n+1}$	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	0	0	0	0	1
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	1	0	1

同步十进制加法计数器状态图：



由状态图可以看出：该计数器从初始状态$Q_3Q_2Q_1Q_0=0000$开始，以8421*BCD*码显示输入计数脉冲的个数。当计数到第10个脉冲时，状态由1001变为0000，完成一个循环。同时由进位输出端C产生一个由$1\rightarrow 0$的下降沿，这个下降沿可以作为向高位计数器的进位输出信号，使高位计数器加1，从而完成“逢十进一”的功能。所以该电路是8421*BCD*码同步十进制加法计数器，它可以用来计一位十进制数。观测状态图可以发现，该电路是可以自启动的。

3. 通用同步计数器集成电路

集成同步计数器的产品型号较多，属4位二进制计数器的有74161、74163等，属十进制计数器的有74160，属4位二进制可逆计数器有74169、74191、74193等，属十进制可逆计数器有74190、74192等，这些计数器均有对应的*CMOS*集成电路，其型号为74*HC*。

1)集成计数器74163、74160、74190

a. 74163的功能(和74161类似)

74163是具有清零、置数、计数和禁止计数(保持)4种功能的集成4位同步二进制加法计数器，其引脚图和逻辑符号如图3所示，其中(*b*)为*ANSI*/*IEEE*(美国国家标准化组织/电气和电子工程师协会)标准规定的逻辑符号，图(*c*)为该逻辑符号的传统画法。图中，$\overline{CLR}$是同步清零控制端，$\overline{LD}$是预置数控制端，$D_3\sim D_0$是预置数据输入端，*ENP*和*ENT*是计数使能(控制)端，*RCO*($RCO=ENT\cdot Q_3\cdot Q_2\cdot Q_1\cdot Q_0$)是进位输出端，它的设置为多片集成计数器的级联提供了方便。



(*a*)引脚图　　(*b*) *ANSI/IEEE* 标准逻辑符号



(*c*)逻辑符号传统画法

图3　74163 引脚图和逻辑符号

74163 的功能表如表2 所示。由表可知，74163 具有以下功能。

(1) 同步清零。$\overline{CLR}=0$时，不管其他输入端的状态如何，当时钟脉冲CLK上升沿来到后，计数器输出将被置零。由于清零和CLK上升沿同步，称为同步清零。

(2) 同步并行预置数。在$\overline{CLR}=1$的条件下，当$\overline{LD}=0$、且有时钟脉冲CLK的上升沿作用时，D_3~D_0输入端的数据将分别被Q_3~Q_0所接收。

(3) 保持。在$\overline{CLR}=\overline{LD}=1$的条件下，当$ENT\cdot ENP=0$，即两个使能端中有0 时，不管有无$CLK$脉冲作用，计数器都能保持原状态不变(禁止计数)。需要说明的是，当$ENP=0$，$ENT=1$时，进位输出

$RCO(RCO = ENT \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0)$也保持不变；而当$ENT = 0$时，不管状态如何，进位输出$RCO = 0$。

(4)计数。当$\overline{CLR} = \overline{LD} = ENP = ENT = 1$时，74163处于计数状态，其状态表与表1相同。

表2 74163功能表

CLK	$\overline{CLR}$	$\overline{LD}$	ENP	ENT	功能
↑	0	×	×	×	同步清零
↑	1	0	×	×	同步置数
×	1	1	0	1	保持(包括RCO的状态)
×	1	1	×	0	保持($RCO = 0$)
↑	1	1	1	1	加计数

a. 74160的功能

74160是具有清零、置数、计数和禁止计数(保持)4种功能的集成BCD码计数器，其引脚图和逻辑符号如图4所示。图中，$\overline{CLR}$是异步清零端，$\overline{LD}$是预置数控制端，$D_3 \sim D_0$是预置数据输入端，ENP和ENT是计数使能(控制)端，$RCO = ENT \cdot Q_0 \cdot Q_3$是进位输出端，它的设置为多片集成计数器的级联提供了方便。



(*a*)引脚图 (*b*) *ANSI/IEEE*标准逻辑符号



(*c*)逻辑符号传统画法

图4 74160引脚图和逻辑符号

表3为74160的功能表。分析功能表可发现，74160和74163在功能上非常类似，同样具有置数、保持和计数功能。和74163的区别主要有两点：

(1)异步清零。所谓异步清零是指只要$\overline{CLR}=0$，不管其他输入端的状态如何(包括时钟信号CLK)，计数器将直接置零。而74163为同步清零。

(2)BCD码计数。74160在正常计数时，按8421BCD码加法计数规律计数，因此当$Q_3Q_2Q_1Q_0=1001$，并且$ENT=1$时，进位输出端$RCO=1$。而74163为4位二进制加法计数器。

表3 74160功能表

CLK	$\overline{CLR}$	$\overline{LD}$	ENP	ENT	功能
×	0	×	×	×	异步清零
↑	1	0	×	×	同步置数
×	1	1	0	1	保持(包括RCO的状态)
×	1	1	×	0	保持($RCO=0$)
↑	1	1	1	1	加计数

4. 用集成计数器构成任意进制计数器

目前市售的中规模集成计数器产品中，除二进制和十进制计数器外，还有六进制和十二进制等其他进制计数器。利用已有的中规模集成计数器，经过外电路的不同连接，可以很方便地获得任意进制计数器。当然，这个“任意”必须限制在已有计数器计数范围之内。任意进制计数器的设计思想是:假定已有N进制计数器，而需要得到M进制计数器。在$N>M$的条件下，只要设法使N进制计数器在顺序计数过程中跳跃N~M个状态，就可获得M进制计数器。实现这种状态跳跃的方法，常用反馈复位法(清零法)和反馈置位法(置数法)两种。下面举例说明。

1)反馈复位法(清零法)

反馈复位法是通过控制已有计数器(设模为N)的异步清零端来获得任意进制(模为M)计数器的一种方法。其原理是:假设已有计数器从初始状态S_0(通常是触发器全为0的状态)开始计数，当接收到M个计数脉冲后，电路进入S_M状态。如果这时利用S_M的二进制代码通过组合电路产生异步清零信号，并反馈到已有计数器的$\overline{CLR}$端，于是电路仅在S_M状态短暂停留后就立即复位到S_0状态，这样就跳越了N~M个状态而获得M进制计数器。

2)反馈置位法(置数法)

反馈置位法是通过控制已有计数器的预置数控制端$\overline{LD}$(当然以计数器有预置数功能为前提)来获得任意进制计数器的一种方法，其基本原理是：利用给计数器重复置入某个数值来跳跃M~N个状态，从而获得M进制计数器。

题 1. 用4位同步二进制计数器74161接成十二进制计数器，(1)采用置零法；(2)采用置数法，并从C端得到进位输出。可以附加必要的门电路。



(a)逻辑图形符号

CLK	R_D	LD	EP	ET	功能
×	0	×	×	×	异步清零
↑	1	0	×	×	预置数(同步)
×	1	1	0	1	保持
×	1	1	×	0	保持
↑	1	1	1	1	加计数

(b)功能表

解：(1)采用置零法



当计数器进入$Q_3Q_2Q_1Q_0=1100$状态后，与非门输出低电平置零信号，立刻将计数器置成$Q_3Q_2Q_1Q_0=0000$状态，由于$Q_3Q_2Q_1Q_0=1100$是一个过渡状态，不存在于稳定状态的循环中，所以电路按0000~1011这十二个状态顺序循环。电路接法如图。



(2)采用置数法

当计数器计成1011(11)状态时，$\overline{LD}$ 变成低电位，并在下一个CLK信号到达时置入0000，电路接法如图。



题 2. 74LS161是同步4位二进制加法计数器，其逻辑功能表如下。试分析下列电路是几进制计数器，并画出其状态图。

$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	Q_1	$Q_3Q_2Q_1Q_0$
0	×	×	×	×	0000
1	0	×	×		$D_3D_2D_1D_0$
1	1	0	×	×	$Q_3Q_2Q_1Q_0$
1	1	×	0	×	$Q_3Q_2Q_1Q_0$
1	1	1	1		加法计数



解：电路是采用置零法接成的计数器，当计数器进入$Q_3Q_2Q_1Q_0=1010(10)$状态后，与非门输出低电平置零信号，立刻将计数器置成$Q_3Q_2Q_1Q_0=0000$状态，由于$Q_3Q_2Q_1Q_0=1010$是一个过渡状态，不存在于稳定状态的循环中，所以电路按0000~1001这十个状态顺序循环，是十进制计数器。



题 3. 图示电路为可变进制计数器，试分析当控制变量$M=1$和$M=0$时，各为几进制计数器，分别画出电路的状态转换图。



解：$M=1$时，$D_3D_2D_1D_0=0000$，$Q_3Q_2Q_1Q_0=1011(11)$，置数法实现十二进制计数。



$M=0$时，$D_3D_2D_1D_0=0100(4)$，$Q_3Q_2Q_1Q_0=1011(11)$，置数法实现八进制计数。



课时十五　练习题

1. 试用74*HC*161和必要的逻辑门电路设计一个计数器，其计数状态为自然二进制数1001~1111。

输入									输出				
清零	预置	使能		时钟	预置数据输入				计数				进位
		CEP	*CET*	Q_1	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	*TC*
L	×	×	×	×	×	×	×	×	*L*	*L*	*L*	*L*	*L*
H	*L*	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	#
H	*H*	*L*	×	×	×	×	×	×	保持				#
H	*H*	×	*L*	×	×	×	×	×	保持				*L*
H	*H*	*H*	*H*	↑	×	×	×	×	计数				#

2. 用集成计数器74*LS*161（如下图）构成七进制计数器，说明选用的方法名称并画出状态图。



题2

3. 利用同步四位二进制计数器74*LVC*161的功能表如下所示，请用反馈清零法设计一个十进制加法计数器。

输入									输出				
清零	预置	使能		时钟	预置数据输入				计数				进位
$\overline{CR}$	$\overline{PE}$	*CEP*	*CET*	Q_1	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	*TC*
L	×	×	×	×	×	×	×	×	*L*	*L*	*L*	*L*	*L*
H	*L*	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	#
H	*H*	*L*	×	×	×	×	×	×	保持				#
H	*H*	×	*L*	×	×	×	×	×	保持				*L*
H	*H*	*H*	*H*	↑	×	×	×	×	计数				#



题3

4. 74*LS*161是同步4位二进制加法计数器，其逻辑功能表如下。试分析下列电路是几进制计数器，并画出其状态图。

$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	Q_1	$Q_3Q_2Q_1Q_0$
0	×	×	×	×	0000
1	0	×	×		$D_3D_2D_1D_0$
1	1	0	×	×	$Q_3Q_2Q_1Q_0$
1	1	×	0	×	$Q_3Q_2Q_1Q_0$
1	1	1	1		加法计数



题4

5. 由74*LS*163构成的电路如下图所示，试分别画出$M=0$和$M=1$时的状态转换图，并说明分别为多少进制的计数器。



题5

74*LS*163 功能表

Q_1	$\overline{CR}$	$\overline{PE}$	*CEP*	*CET*	工作状态
↑	0	×	×	×	清零
↑	1	0	×	×	置数
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	计数

答案解析 请扫码

课时十六　常用时序逻辑功能器件（2）

考点	重要程度	占分	题型
1. 同步计数器的应用 1(任意进制计数器)	★★★★★	6～10	选择、填空、大题
2. 同步计数器的应用 2(序列信号发生器)	★★★★★		

1. 同步计数器的应用 1（任意进制计数器）

图1 所示电路为由两片 74160 构成的模100 计数器，也称为两位 *BCD* 码计数器。其中，芯片⑴为个位计数器，芯片⑵为十位计数器。由电路连线可知，当个位计满时(即 $Q_3Q_2Q_1Q_0=1001$)，芯片⑴的进位输出 $RCO=1$，使十位芯片进入计数状态，待下一个计数脉冲输入，在个位计数器复零的同时，十位计数器加1，符合计数器的进位规则。另外，电路中将两芯片的异步清零端和置数控制端并联，使两个计数器能同时清理或置数。



图1 用两片74160构成的模100计数器

题 1. 画出用两片十进制计数器74160 接成同步三十一进制计数器的接线图。可以附加必要的门电路，74160 的功能表见下图。(请加必要的说明语句)

$\overline{CLR}$	$\overline{LD}$	EP	ET	CLK	$D_0D_1D_2D_3$	$Q_0Q_1Q_2Q_3$
0	×	×	×	×	××××	0000
1	0	×	×	1	$d_0d_1d_2d_3$	$d_0d_1d_2d_3$
1	1	1	1	1	××××	正常计数
1	1	×	0	×	××××	保持(但$C=0$)
1	1	0	1	×	××××	保持



解：采用叠体置数法，先将两片按同步连线接成10×10＝100进制，然后用电路计为30的状态译出 $\overline{LD}=0$ 信号。如图所示，形成三十进一制计数器，10×3＋1＝31。



(个位)　　(十位)

题 2. 试用两片同步十进制计数器74*LS*160接成三十七进制计数器。74*LS*160的外部引线阵列和功能表如下。

CP	R_D	L_D	S_1	S_2	工作状态
×	0	×	×	×	清零
↑	1	0	×	×	置数
×	1	1	0	1	保持(包括C的状态)
×	1	1	×	0	保持(但$C=0$)
↑	1	1	1	1	计数



解：采用整体置数法，先将两片按同步连接方式接成10×10＝100进制计数器，然后用电路计为36，当第1片计为6时，第(2)片计为3时，产生 $\overline{LD}=0$ 信号，待下一个*CLK*信号到达后两片74*LS*160同时置0。

总进制为：$10\times3+6+1=37$

故37进制电路如图所示。



题 3. 试用下图和门电路采用同步置数法合理连接成 67 进制计数器。



解：采用置数法，两片74*LS*161是按十六进制计数的，即第(1)片到第(2)片为十六进制，当第(1)片计为2，第(2)片计为4时，产生 $\overline{LD}=0$ 信号，待下一个 *CLK* 信号到达后，两片74*LS*161同时被置零。

总的进制为：$16\times4+2+1=67$

故67进制计数器电路如图所示。



2. 同步计数器的应用 2（序列信号发生器）

在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数值信号。通常把这种串行数字信号称为序列信号。产生序列信号的电路称为序列信号发生器。

序列信号发生器的构成方法有多种，一种比较简单、直观的方法是用计数器和数据选择器组成的。例如，要产生一个8位的序列信号00011011（时间顺序位自左而右），则可用一个八进制计数器和一个8选1数据选择器组成，如图2所示。其中八进制计数器由74163实现，74151是8选1数据选择器。



图2 用计数器和数据选择器组成序列信号发生器

当CLK信号连续不断地加到计数器上时，$Q_2Q_1Q_0$的状态（也就是加到数据选择器74151上的地址输入代码）便按照表1所示的顺序不断循环，D_0~D_7的状态就循环不断地依次出现在Y端。只要令

$D_0=D_1=D_2=D_5=0$，$D_3=D_4=D_6=D_7=1$，便可以在Y端得到不断循环的序列信号00011011。在需要修改序列信号时，只要修改加到D_0~D_7的信号即可，而不需对电路结构做任何更动。因此，使用这种电路既灵活又方便。

表1 图2电路的状态转换表

CLK 顺序	Q_2	Q_1	Q_0	Y
0	0	0	0	D_0(0)
1	0	0	1	D_1(0)
2	0	1	0	D_2(0)
3	0	1	1	D_3(1)
4	1	0	0	D_4(1)
5	1	0	1	D_5(0)
6	1	1	0	D_6(1)
7	1	1	1	D_7(1)
8	0	0	0	D_8(0)

题 1. 使用一片74*LS*161 设计一个序列信号发生器，使之在一系列*CLK* 信号作用下输出“11001100110 ”。写出设计过程，并画出逻辑电路图。74*LS*161 功能表如表1和图5所示。

表1 4位二进制计数器74*LS*161 功能表

CLK	R_D	*LD*	*EP*	*ET*	工作状态
×	0	×	×	×	置零
↑	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持(但$C=0$)
↑	1	1	1	1	计数



解：根据题意列真值表

*CLK*序列	Q_3	Q_2	Q_1	Q_0	*Z*
0	0	0	0	0	1
1	0	0	0	1	1
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	1
10	1	0	1	0	0

选用8选1数据选择器74*HC*151，它的输出逻辑式为：

$$Y = D_0\left(\overline{A_2}\,\overline{A_1}\,\overline{A_0}\right) + D_1\left(\overline{A_2}\,\overline{A_1}A_0\right) + D_2\left(\overline{A_2}A_1\,\overline{A_0}\right) + D_3\left(\overline{A_2}A_1A_0\right)$$
$$+ D_4\left(A_2\,\overline{A_1}\,\overline{A_0}\right) + D_5\left(A_2\,\overline{A_1}A_0\right) + D_6\left(A_2A_1\,\overline{A_0}\right) + D_7(A_2A_1A_0)$$

由真值表写出*Z* 的逻辑式，并化成与上式对应的形式则得到

$$Z=\overline{Q_3}\left(\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0}\right)+\overline{Q_3}\left(\overline{Q_2}\,\overline{Q_1}Q_0\right)+0\cdot\left(\overline{Q_2}Q_1\,\overline{Q_0}\right)+0\cdot\left(\overline{Q_2}Q_1Q_0\right)$$
$$+\overline{Q_3}\left(Q_2\,\overline{Q_1}\,\overline{Q_0}\right)+\overline{Q_3}\left(Q_2\,\overline{Q_1}Q_0\right)+0\cdot\left(Q_2Q_1\,\overline{Q_0}\right)+0\cdot(Q_2Q_1Q_0)$$
$$+Q_3\left(\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0}\right)+Q_3\left(\overline{Q_2}\,\overline{Q_1}Q_0\right)$$
$$=\left(\overline{Q_3}+Q_3\right)\left(\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0}\right)+\left(\overline{Q_3}+Q_3\right)\left(\overline{Q_2}\,\overline{Q_1}Q_0\right)+0\cdot\left(\overline{Q_2}Q_1\,\overline{Q_0}\right)+0\cdot\left(\overline{Q_2}Q_1Q_0\right)$$
$$+\overline{Q_3}\left(Q_2\,\overline{Q_1}\,\overline{Q_0}\right)+\overline{Q_3}\left(Q_2\,\overline{Q_1}Q_0\right)+0\cdot\left(Q_2Q_1\,\overline{Q_0}\right)+0\cdot(Q_2Q_1Q_0)$$

令 $A_2=Q_2, A_1=Q_1, A_0=Q_0, D_0=D_1=1, D_2=D_3=D_6=D_7=0, D_4=D_5=\overline{Q_3}$，则数据选择器的输出 Y 即为所求 Z，电路如下图所示。



题 2. 试以74*LS*90和四选一数据选择器设计一个1011101序列信号发生器。（74*LS*90采用置数法）

输入					输出
CP	S_{91}	S_{92}	R_{01}	R_{02}	$Q_DQ_CQ_BQ_A$
×	1	1	×	×	1 0 0 1
×	$S_{91}\times S_{92}=0$		1	1	0 0 0 0
↑	$S_{91}\times S_{92}=0$		$R_{01}\times R_{02}=0$		计数



解：根据题意列真值表

CLK 顺序	Q_D	Q_C	Q_B	Q_A	Z
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	1

3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	1

4选1数据选择器的输出逻辑式为：

$$Y = D_0\left(\overline{A_1}\,\overline{A_0}\right) + D_1\left(\overline{A_1}A_0\right) + D_2\left(A_1\,\overline{A_0}\right) + D_3(A_1A_0)$$

由真值表写出Z的逻辑式，并化为与上式对应的形式得到

$$\begin{aligned} Z &= \overline{Q_D}\,\overline{Q_C}\left(\overline{Q_B}\,\overline{Q_A}\right) + 0\cdot\left(\overline{Q_B}Q_A\right) + \overline{Q_D}\,\overline{Q_C}\left(Q_B\,\overline{Q_A}\right) \\ &\quad + \overline{Q_D}\,\overline{Q_C}(Q_BQ_A) + \overline{Q_D}Q_C\left(\overline{Q_B}\,\overline{Q_A}\right) + \overline{Q_D}Q_C\left(Q_B\,\overline{Q_A}\right) \\ &= \left(\overline{Q_D}\,\overline{Q_C} + \overline{Q_D}Q_C\right)\left(\overline{Q_B}\,\overline{Q_A}\right) + 0\cdot\left(\overline{Q_B}Q_A\right) \\ &\quad + \left(\overline{Q_D}\,\overline{Q_C} + \overline{Q_D}Q_C\right)\left(Q_B\,\overline{Q_A}\right) + \overline{Q_D}\,\overline{Q_C}(Q_BQ_A) \end{aligned}$$

令$Q_B = A_1, Q_A = A_0, D_0 = \overline{Q_D}, D_1 = 0, D_2 = \overline{Q_D}, D_3 = \overline{Q_D}\,\overline{Q_C}$，则数据选择器的$Y$即所求$Z$，电路如下图所示。



课时十六　练习题

1. 用整体置零法(复位法)将两片74160构成61进制计数器。



题 1

2. 用两片74161和必要的门电路设计一个86进制同步加法计数器，要求采用74161的同步置数控制端 $\overline{LD}$ 来实现，画出设计的电路图。写出必要的设计说明。



题 2

3. 试用下图计数器和数据选择器合理连接现实序列信号发生器，要求产生一个8位的序列信号10101010(时间秩序为自左而右)。



题 3

4. 设计一个序列信号发生器电路，使之在一系列*CLK*信号作用下能周期性地输出“0010110111”的序列信号。

答案解析 请扫码

课时十七　常用时序逻辑功能器件（3）

考点	重要程度	占分	题型
1. 寄存器和移位寄存器	★★★★	6～15	选择、填空、大题
2. 移位寄存器应用	★★★★		

1. 寄存器和移位寄存器

1）寄存器

寄存器是用于暂时存放二进制数码的时序逻辑部件，广泛地应用于各类数字系统中。因为1个触发器(或锁存器)可以存放1位二进制数码，N 个触发器就可以组成一个能存放 N 位二进制数码的寄存器。此外，为了控制信号的接收、清除或输出，还必须有相应的控制电路与触发器相配合。所以，寄存器作为一个逻辑部件来使用，一般都包含有触发器堆和控制电路这两个部分。通常，将 *MSI* 多位数据寄存器分为两类，一类是由多位 D 触发器并行组成的寄存器，数据是在时钟有效边沿到来时存入的；另一类由 D 锁存器组成，数据是在时钟某个约定电平下存入的。

图1(a)所示电路为74175 型4 位 D 触发器数据寄存器，它有公共的时钟端和清零端，当时钟脉冲上升沿到来时，数码使送到寄存器保存起来。另外，寄存器的每位输出都是互补的。



(a) 电路

输入			输出	
$\overline{CLR}$	CLK	D	Q^{n+1}	$\overline{Q^{n+1}}$
0	×	×	0	1
1	↑	1	1	0
1	↑	0	0	1
1	0	×	Q^n	$\overline{Q^n}$

(*b*)功能表



(*c*) *ANSI/IEEE* 标准逻辑符号

图1 4位*D*触发器寄存器(74175)

在组成中规模集成电路功能组件时，往往在它的公共控制端或输入端，插入反相器或缓冲器，目的是减轻这些控制或输入信号的负载。如图1(*a*)中*CLK*和$\overline{CLR}$输入处所示。

由图1(*b*)的功能表可以看出，这种寄存器有3种工作状态，即清零、存数和保持，由于输出是互补的，这还可以使寄存器作为原码-反码转换器。

2）移位寄存器

移位寄存器(简称移存器)除了具有存放代码的功能外，还具有移位功能。所谓移位，就是寄存器中所存代码能够在移位脉冲(即时钟脉冲)作用下依次左移或右移。

- 按移位方向，移位寄存器可分为：
  - 单向移位寄存器——只能向一个方向(向左或向右)移位
  - 双向移位寄存器——既能向左也能向右移位。
- 按输入／输出的方式，移位寄存器可分为：
  - 串入-串出——代码序列从第一级逐位输入，经移位从末级逐位输出。
  - 串入-并出——代码序列串入后，由各级触发器Q（或$\overline{Q}$）端同时取出。
  - 并入-串出——这是把一组代码序列的各位，用预置的方式先同时存入移位寄存器中，然后逐次移位输出。
  - 并入-并出——把一组代码序列的各位，同时预置到移位寄存器，然后各位仍以并行的方式同时输出。前面介绍的寄存器就属于并入并出工作方式。

移位寄存器中的触发器可用时钟控制的无空翻的D、RS或JK触发器组成。

a. 单向移位寄存器

(1) 串入-串/并出单向移存器

图2(*a*)是用4个D触发器组成的串入-串/并出右移寄存器。由图可见，移位脉冲（即CLK脉冲）同时加至各触发器的时钟端，所以它是同步时序电路；其中每个触发器的输出端Q依次接到相邻右侧触发器的D端；D_0端为串行输入端；Q_3端为串行输出端，Q_0~Q_3为并行输出端。因此它是串行输入、串行或并行输出的移位寄存器。

图中各触发器的状态方程为：

$Q_0^{n+1}=D_0=V_1$ ，$Q_1^{n+1}=D_1=Q_0^n$，$Q_2^{n+1}=D_2=Q_1^n$，$Q_3^{n+1}=D_3=Q_2^n$

可见，在第一个移位脉冲（CLK）作用下，输入代码将V_I存入触发器FF_0，同时FF_0内原有的代码Q_0^n移到FF_1，FF_1内原有的代码Q_1^n移至FF_2，FF_2内原有的代码Q_2^n移至FF_3。总的效果是，经过一个移位脉冲作用，寄存器的代码依次右移了一位。假设各触发器的初始状态都为0，由串行输入端V_I输入一组与移位脉冲同步的串行代码依次是1011 (如图2(*b*)所示)，则在移位脉冲作用下，移存器内代码移动的情况如表1所示。相应的波形如图2(*b*)所示。

CLK	V_I	Q_0	Q_1	Q_2	Q_3
0	1	0	0	0	0
1	0	1	0	0	0
2	1	0	1	0	0
3	1	1	0	1	0
4	×	1	1	0	1

表1



*b*波形图



a 电路图

图2　串入-串/并出单向移位寄存器

可以看出,经过4个*CLK*脉冲作用之后，串行输入的4位代码全部移入移存器中，这时可以在4个触发器的*Q*端得到并行输出的代码，即完成串入-并出的功能。因此，移存器可以用于代码的串行-并行转换。

如果需要得到串行输出的信号，则只要再输入3个移位脉冲(*CLK*)，移存器中存放的4位代码便可由串行输出端Q_3依次移出，从而实现串入-串出的功能。利用这种串入-串出功能，可以实现对串行码的时间延迟。因为一组串行码经过*n*级串入-串出移存器，传输到串行输出端，需要*n*个移位脉冲的作用，所以这组代码被移存器延迟了*nT*时间(*T*为移位脉冲周期)。

移位寄存器也可以进行左移。其原理和右移存储器无本质差别，只是在连线上将每个触发器的输出端依次接到相邻左侧触发器的*D*端即可。

(2)串/并入-串出单向移存器

移位寄存器的输入也可以采用并行输入方式。图3所示电路为串/并入-串出左移寄存器。在并行输入时，该电路采用了两拍接收方式。第一步，在触发器的公共清零端$\overline{R_D}$作用一低电平清零脉冲，把所有的触发器置零；第二步，在接收端作用一高电平接收脉冲，将并行输入数据D_i置入对应触发器中。当电路串行输入时，该电路的工作原理和右移寄存器相同。



图3　串/并入-串出单向移位寄存器

b. 双向移位寄存器

图4所示电路中规模集成4位双向移位寄存器74194的逻辑图。它除了具有双向移位功能外，还有并行置数、保持、异步清零功能，是一种功能较强、使用广泛的中规模集成移存器。



图4　74194　逻辑图

在图4所示电路中，由4个边沿型*RS*触发器(已经转换成*D*触发器)作为寄存单元，4个与或非门构成4个4选1数据选择器，对保持、右移、左移和并行置数功能进行选择。其中D_{SR}为右移串行数据输入端，D_{SL}为左移串行数据输入端。D_0-D_3为并行数据输入端，Q_0-Q_3为并行数据输出端。S_A和S_B为移存器工作状态控制端，$\overline{CLR}$为异步清零端，低电平有效。*CLK*为时钟脉冲输入端，上升沿有效。

现以触发器FF_1为例，分析一下在S_A和S_B为不同取值时移存器的逻辑功能。

由于*RS*触发器已经转换成*D*触发器，由*D*触发器特性方程

$$Q^{n+1}=D$$

当$S_AS_B=00$时，$Q_1^{n+1}=\overline{\overline{Q_1^n}}=Q_1^n$。*CLK*上升沿到来后，触发器$FF_1$保持原来状态不变，即实现“保持”功能。

当$S_AS_B=01$时，$Q_1^{n+1}=\overline{\overline{Q_0^n}}=Q_0^n$。*CLK*上升沿到来后，触发器$FF_1$的新状态等于$FF_0$的原状态，即实现“右移”功能。

当$S_AS_B=10$时，$Q_1^{n+1}=\overline{\overline{Q_2^n}}=Q_2^n$。*CLK*上升沿到来后，触发器$FF_1$的新状态等于$FF_2$的原状态，即实现“左移”功能。

当$S_AS_B=11$时，$Q_1^{n+1}=\overline{\overline{D_1}}=D_1$。$CLK$上升沿到来后，触发器$FF_1$的新状态等于外输入数据$D_1$，即实现“并行置数”功能。

此外，当$\overline{CLR}=0$时，各触发器同时被清零。所以，正常工作时，应使$\overline{CLR}$处于1状态。

综上所述，74194的功能表如表2所示。图5为74194的引脚图和逻辑符号。在图5(*b*)的*ANSI/IEEE*标准符号中，时钟符号后的"→"表示右移，"←"表示左移。

表2　74194 功能表

$\overline{CLR}$	S_A	S_B	CLK	功能
0	×	×	×	清零
1	0	0	↑	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	↑	并行置数



(*a*)引脚图



(*b*) *ANSI/IEEE*标准逻辑符号



(*c*)逻辑符号传统画法

图5　74194 的引脚图和逻辑符号

题 1. N 个触发器可以构成能寄存_____位二进制数码的寄存器。

答案：N 。

题 2. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定模1，在4个移位脉冲CP作用下，四位数据的移位过程是（　）。

A. 1011 — 0110 — 1100 — 1000 — 0000

B. 1011 — 0101 — 0010 — 0001 — 0000

C. 1011 — 1100 — 1101 — 1110 — 1111

D. 1011 — 1010 — 1001 — 1000 — 0111

答案：A 。

题 3. 4位移位寄存器，串行输入时，经过（　）个CP可得4位串行输出。

A. 4个　　B. 8个　　C. 5个　　D. 7个

答案：D。

2. 移位寄存器的应用

1）移位寄存器型计算器

移位寄存器型计数器，是指在移位寄存器的基础上加上反馈电路而构成的具有特殊编码的同步计数器。这种计数器的状态转移符合移位寄存器的规律。即除第一级外，其余各组间满足$Q_i^{n+1}=Q_{i-1}^{n}$。移位寄存器型计数器框图如图6所示，图中，采用不同的反馈逻辑电路，就可构成不同形式的计数器。下面介绍两种常用的电路。



图6　移位寄存器型计数器框图

a. 环形计数器

(1) 电路组成

环形计数器如图7所示。它是将移位寄存器的串行输出端Q_3反馈到串行输入端D_0而构成的。由图可见，若去掉Q_3的反馈线，就是一个用D触发器构成的4位右移寄存器(当然，触发器级数可以不限于4级，触发器也可以采用JK触发器，也可以连成左移的形式)。现在加了反馈线以后，就是一个自循环的右移寄存器，当做计数器来使用。



图7　环形计数器

(2)逻辑功能分析

图7所示的环形计数器，其状态转换规律是：除了FF_0的新状态由反馈逻辑决定(即$Q_0^{n+1}=Q_3^n$)以外，其余各级触发器均应按照右移的规律移位。

假设电路的初始状态为$Q_0Q_1Q_2Q_3=1000$，则在时钟脉冲CLK的不断作用下，电路将按照$1000\rightarrow0100\rightarrow0010\rightarrow0001\rightarrow1000$的次序循环。如果用电路的不同状态来表示输入时钟脉冲的数目，显然该电路就可以用作模4计数器。

如果电路的初始状态不同，将会有不同的状态循环。画出的完整状态图如图8所示。如果取由1000、0100、0010、0001组成的状态循环为所需要的有效循环，那么其他几种即为无效循环。由此可见，该电路是不能自启动的。



(*a*)　有效循环



(*b*)　无效循环

图8　图7　的状态图

(3)实现自启动特性的方法

实现自启动的一种方法是，利用触发器的直接置位复位端，将电路初始状态预置成有效循环中的某一状态。这种方法虽然简单，但有两个缺点：其一，电路在工作中一旦受干扰脱离了有效循环，就不能自动返回；其二，对于中规模集成电路，由于受到引出线的限制，一个单片中的几个触发器不会同时引出直接置位端和直接复位端，因而不能采用预置的办法对某一触发器单独置**1** 或置1。为使环形计数器具有自启动特性，需重新设计其反馈逻辑电路，其步骤如下：

①将有效状态和无效状态列成表，如表3所示。

②根据状态转换要求，写出各个状态下反馈到D_0端的反馈函数f的值。f的选择要保证环形计数器状态的4位代码中向只有一个1的方向发展，以保证计数器进入有效循环工作状态。

③作反馈函数f的卡诺图，如图9所示，可得到$f=\overline{Q_0}\,\overline{Q_1}\,\overline{Q_2}$

④按照重新设计的反馈逻辑f，画出能自启动的4位环形计数器逻辑图，如图10所示，其完整状态图如图10.1所示。

表3　反馈函数f　的真值表

	Q_0	Q_1	Q_2	Q_3	f
有效状态	1	0	0	0	0
	0	1	0	0	0
	0	0	1	0	0
	0	0	0	1	1
无效状态	0	0	0	0	1
	0	0	1	1	0
	0	1	0	1	0
	0	1	1	0	0
	0	1	1	1	0
	1	0	0	1	0
	1	0	1	0	0
	1	0	1	1	0
	1	1	0	0	0
	1	1	0	1	0
	1	1	1	0	0
	1	1	1	1	0



图9　反馈函数f的卡诺图



图10 能自启动的4位环形计数器



图10.1 图10电路的完整状态图

环形计数器的突出优点是，正常工作时所有触发器中只有一个是1（或**1**）状态，因此可以直接利用各个触发器的Q端作为电路状态的输出，而不需要附加译码器。当连续输入时钟脉冲时，各个触发器的Q（或$\overline{Q}$）端，将按顺序出现矩形脉冲，所以常把这种电路叫做顺序脉冲发生器。其缺点是状态利用率低。因为n级环形计数器可以构成模n计数器，有n个有效状态，2^n-n个无效状态。

b. 扭环形计数器

(1) 电路组成和逻辑功能分析

扭环形计数器的原理电路如图11所示。它与环形计数器不同之处是，将最后一级触发器的$\overline{Q_3}$端反馈到串行输入端D_0，即$D_0=\overline{Q_3}$。该电路状态图如图12所示。可见，它有两个状态循环。一般选择图12(*a*)为有效循环(其状态编码称为右移码)，则图12(*b*)即为无效循环。显然，该电路可以当作模8计数器来使用，但不能自启动。



图11　扭环形计数器



(*a*)有效循环



(*b*)无效循环

图12　图11　电路的状态图

(2)实现自启动特性的方法

为使扭环形计数器获得自启动特性，也可以采用修改反馈逻辑的方法。其基本思想是修改无效循环的状态转换关系，即切断无效循环，将断开处的无效状态引导到相应的有效状态，从而实现自启动特性。具体步骤如下：可以先由状态图（见图12）直接画出所有状态下的反馈函数 f 的卡诺图，如图13(*a*)所示。其中和有效状态对应的 $f=\overline{Q_3^n}$，以确保有效循环中的状态转换关系；无效状态当作无关项处理。再由卡诺图求出反馈函数 f 的最简表达式。这里就存在一个如何合理地利用无关项的问题。如果按照图13(*a*)那样的圈法，则得 $f=\overline{Q_3^n}$，由该反馈逻辑表达式构成的扭环形计数器，即图11 所示电路，是不能自启动的。说明图13(*a*)的圈法不合理。例如，和无效状态0010 对应小方格中的×，包含在圈中，意即当做1 处理，所以0010 的下一状态是1001，为无效状态。如果把和0010 对应小方格中的×当做0 处理，那么0010 的下一状态即为有效状态0001，从而进入有效循环。这样修改后的反馈函数 f 的卡诺图圈法如图13(*b*)所示。由该卡诺图可得：

$$f=D_0=\overline{Q_2^n}\,\overline{Q_3^n}+Q_1^n\,\overline{Q_3^n}=\overline{Q_3^n}\,\overline{Q_2^n\,\overline{Q_1^n}}$$



图13　求反馈函数 f 的卡诺图

画出逻辑图和状态图分别如图14 和图15 所示。



图14　能自启动的扭环形计数器



图15　图14　电路状态图

上述修改反馈逻辑的方案不是唯一的。但所选方案应当保证每一个无效状态都能直接或间接地(即经过其他无效状态以后)转为某一个有效状态(当然状态转换要符合移位规律)，并且使所得电路为最简。

由以上分析可知，扭环形计数器有以下特点：若采用图12(*a*)有效循环，由于电路在每次转换状态时，仅有一位触发器改变状态，因而将电路状态进行译码时不会产生功能冒险。另外，*n* 位移存器构成的扭环形计数器共有2*n* 个有效状态

（即计数器的模为$2n$），状态利用率比环形计数器提高了一倍，但仍有2^n-2n个无效状态。为了进一步提高状态利用率，可以使用最大长度移位寄存器型计数器（也称m序列发生器）。这方面的内容，有兴趣的读者请参阅有关资料。

2）序列信号发生器

除上面介绍过的计数型序列信号发生器外，序列信号发生器的另一种类型为移存型，由移位寄存器辅以组合电路组成。下面通过题1说明移存型序列信号发生器的设计方法。

题 1. 下图是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。



解：从上图的电路图可写出它的状态方程和输出方程分别为：

$$\begin{cases} Q_1^{n}=D_1=\overline{Q_2+Q_3}+Q_2\oplus Q_3=Q_2\,\overline{Q_3}+\overline{Q_2}Q_3+\overline{Q_2}\,\overline{Q_3} \\ Q_2^{n}=D_2=Q_1 \\ Q_3^{n}=D_3=Q_2 \end{cases}$$

$$Y=Q_2Q_3$$

列状态转换表

Q_1^n	Q_2^n	Q_3^n	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	Y
0	0	0	1	0	0	0
0	0	1	1	0	0	0
0	1	0	1	0	1	0
0	1	1	0	0	1	1
1	0	0	1	1	0	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	1	1	1

状态转换图如图所示，电路能自启动。这是一个五进制计数器。



题 2. 请用如图所示双向移位寄存器74194和最少的门设计一个能自启动的111100移存型序列信号发生器（74194处于左移状态S_AS_B设置为10）。

（1）写出左移D_{SL}的最简与或式，要求有化简过程；

（2）用一片移位寄存器74194和最少的门画出所设计的序列信号发生器电路。



解：采用4位寄存器并将序列信号111100按4位划分状态，得到状态图

$Q_0Q_1Q_2Q_3$ Q_0 先出



左移串行输入信号D_{SL}

Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	F
1	1	1	1	1	1	1	0	1
1	1	1	0	1	1	0	0	1
1	1	0	0	1	0	0	1	1
1	0	0	1	0	0	1	1	1
0	0	1	1	0	1	1	1	0
0	1	1	1	1	1	1	1	0

Q_0Q_1 \ Q_2Q_3	00	01	11	10
00	×	×	1	×
01	×	×	0	×
11	1	×	0	1
10	×	1	×	×

$$F = \overline{Q_2^n} + \overline{Q_3^n} + \overline{Q_1^n} = \overline{Q_1^n Q_2^n Q_3^n}$$

电路如图所示



课时十七　练习题

1. 已知4位右移寄存器的现状从左到右依次为1010，则在一个有效时钟信号作用下，其次态为（　　）。

A. 1001或1110　　*B*. 0011或1101　　*C*. 1101或0101　　*D*. 1011或0101

2. 移位寄存器不但可_____，而且还能对数据进行_____。

3. 移位寄存器主要由哪种部件组成（　　）。

A. 触发器　　*B*. 计数器　　*C*. 数据选择器　　*D*. 译码器

4. 有一个右移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲*CP*作用下，四位数据的移位过程是（　　）。

A. 1011 －0110 －1100 －1000 －0000

B. 1011 －0101 －0010 －0001 －0000

C. 1011 －1100 －1101 －1110 －1111

D. 1011 －1010 －1001 －1000 －0111

5. 如图是一个移位寄存器型计数器。试画出电路的状态转换图，并说明这是几进制计数器，能否自启动。



题5

6. 试设计一个能产生序列信号为10110的位移型序列信号发生器。

答案解析 请扫码

课时十八　半导体存储器和可编程逻辑器件

考点	重要程度	占分	题型
1. 半导体存储器	★★★	6～15	选择、填空、大题
2. 可编程逻辑器件	★★★		

1. 半导体存储器

自20世纪60年代初数字集成电路问世以来，由于集成电路工艺的不断改进和完善，电路的集成度得到了迅速提高，在一个芯片上集成10^3～10^5个元器件的大规模集成电路(*LSI*)及在一个芯片上集成10^5个以上元器件的超大规模集成电路(*VLSI*)比比皆是，已经发展为由器件集成、部件集成到系统的集成、大规模和超大规模集成电路在各种电子仪器及数字设备中得到了广泛的应用。

1)大规模集成电路分类

目前应用较多、发展较为迅速的大规模集成电路主要有以下几类。

a. 半导体存储器

半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。它用于存放二进制信息，主要以半导体器件为基本存储单元，用集成工艺制成。每一片存储芯片包含大量的存储单元，每一个存储单元由唯一的地址代码加以区分，并能存储一位或多位二进制信息。

b. 可编程逻辑器件

可编程逻辑器件(*PLD*)是20世纪70年代后期发展起来的一种功能特殊的大规模集成电路，它是一种可以由用户定义和设置逻辑功能的器件。与前面各章介绍的中小规模标准集成器件相比，该类器件具有结构灵活、集成度高、处理速度快和可靠性高等特点。可编程逻辑器件的出现，使设计观念发生了改变，设计工作变得非常容易，因而得到了迅速发展和应用。

2)可编程逻辑器件的表示方法

由于*PLD*器件的阵列连接规模庞大，所以在*PLD*器件的描述中常使用一种简化的方法。

a. *PLD*器件的连接表示法

*PLD*器件的连接表示法如图1所示。在图1中，“固定连接”用交叉点上的“·”表示。这与传统表示法是相同的，可以理解为“焊死”的连接点。“可编程连接”用交叉点上的“×”表示，这表明行线和列线通过耦合元件接通。交叉点处无任何标记则表示“不连接”。

b. 门电路表示法

图2给出了在*PLD*器件中常用的三种门电路的传统表示法和*PLD*表示法。图2(*a*)为输入缓冲器，它的两个输出分别是输入的原码和反码。图2(*b*)和(*c*)分

别为“与”门和“或”门的表示法。因为*PLD*器件中的与门和或门的输入端很多，传统画法已不适用，而*PLD*表示法更适合于“阵列图”。图2(*d*)为输出缓冲器的表示方法。



(*a*)固定连接　　(*b*)可编程连接(接通)　　(*c*)不连接

图1　*PLD*的连接表示法



(*a*)输入缓冲器　　(*b*)与门





(*c*)或门　　(*d*)缓冲器

图2　*PLD*的门表示法

c.阵列图

为简化图形，*PLD*器件图一般画成“阵列图”形式。图3是有三个输入的“与”阵列图，注意到与门G_1的输出$E = A \cdot \overline{A} \cdot B \cdot \overline{B} \cdot C \cdot \overline{C} = 0$，此与门的输入与输入$A$、$B$、$C$的3对互补输出都是接通的，该乘积项总为逻辑0，这种状态称为与门的默认状态。为了画图方便，对于这种全部输入项都连通的默认状态，可简单地在对应的与门符号中用“×”来代替所有输入项所对应的编程连接符号“×”，如与门G_2所表示的那样。门G_3与任何输入都不连通，表示该门的输出总为逻辑1。



图3 阵列图

半导体存储器是用半导体器件来存储二值信息的大规模集成电路。它具有集成度高、功耗小、可靠性高、价格低、体积小、外围电路简单、便于自动化批量生产等优点。

半导体存储器主要用来在计算机或一些数字系统中存放程序、数据、资料等，目前在数字通信、数据采集与处理、工业自动控制及人工智能等学科领域获得了广泛的应用。

3)半导体存储器的分类

a.按存取方式分类

从存取方式上来分类，半导体存储器可分为只读存储器(*ROM*)和随机存取存储器(*RAM*)两类。

*ROM*在正常工作时只能读出数据，而不能随时修改或重新写入数据。它是一种存放固定信息的半导体器件，其中存储的信息是在制造时由生产厂家一次写入的，即使切断电源，器件中的信息也不会消失。所以，*ROM*通常用来存储那些不经常改变的信息。

*RAM*可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元，其中的数据不可长期保留，断电后立即消失。*RAM*主要用于计算机中存放程序及程序执行过程中产生的中间数据、运算结果等。

b.按制造工艺分类

从制造工艺上来分类，半导体存储器可分为双极型和*MOS*型两类。

双极型半导体存储器以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用做高速缓冲存储器。

*MOS*型半导体存储器以*MOS*触发器或电荷存储结构为基本存储单元，具有集成度高、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用做主存储器。

4)半导体存储器的主要技术指标

a.存储容量

存储容量是指存储器所能存放的二进制信息的总量，容量越大，表明能存储的二进制信息越多。存储器中的一个基本存储单元能存储1*b*的信息，也就是可以存储一个0或一个1，所以存储容量就是存储器所包含的基本存储单元的总数。

b.存取时间

存取时间一般用读(或写)周期来描述，连续两次读(或写)操作的最短时间间隔称为读(或写)周期。读(或写)周期越短，存储器的工作速度就越快。

5)只读存储器(*ROM*)

*ROM*种类繁多，按数据的写入方式分，有固定*ROM*和可编程*ROM*。

a.固定*ROM*

固定*ROM*，也叫掩模*ROM*，主要由地址译码器和存储阵列两部分组成，其基本结构如图4所示。



图4 固定*ROM*的基本结构框图

图4中，$A_0 \sim A_{n-1}$为n条地址输入线，地址译码器是全译码器，有$W_0 \sim W_{2^n-1}$共2^n条译码输出线。当给定一个地址输入码时，译码器只有一个输出W_i被选中，这个被选中的线可以在存储阵列中取得m位的二进制信息，使其呈现在数据输出线$F_0 \sim F_{m-1}$上，这m位的二进制信息称为一个“字”。因而$W_0 \sim W_{2^n-1}$又称为“字线”， $F_0 \sim F_{m-1}$又称为“位线”，字的位数称为“字长”。对于有n条地址输入线、m条位线的*ROM*，能存储2^n个字的信息，每个字有m位，每位可存储一个0或一个1的信息，整个存储阵列的存储容量用字数乘位数来表示，如图4所示 *ROM*的存储容量为$2^n \times m$。

注意，衡量存储容量时，1*K*表示1024。例如$1K \times 4$的存储器，其存储容量为1024×4位；$2K \times 8$的存储器，其存储容量为2048×8位。

存储器中能存储1位二进制信息的电路称为“基本存储单元”，它位于存储阵列的字线和位线的交叉处。*ROM*中的基本存储单元不用触发器，而是用半导体二极管、三极管或*MOS*管组成。这种基本存储单元虽然写入不方便，但电路结构简单，有利于提高集成度。

b. 可编程*ROM*

固定*ROM*中的信息是制造时存入的，产品出厂后用户无法改动。然而用户经常希望根据自己的需要来确定*ROM*的存储内容，满足这种要求的器件称为可编程只读存储器。它主要有以下四种类型。

(1) 一次性可编程*ROM*(*PROM*)

*PROM*为能进行一次编程的*ROM*。其结构和*ROM*的结构基本相同，只是*PROM*的每个基本存储单元都接有存储管，每个存储管的一个电极通过一根易熔的金属丝接到相应的位线上，如图5所示。



图5 *PROM*结构原理

(2)光可擦除可编程*ROM*(*EPROM*)

*EPROM*是一种可以多次擦除和改写内容的*ROM*。它与*PROM*的总体结构相似，只是采用了不同的存储单元。早期*EPROM*存储单元使用浮栅注入*MOS*管(*FAMOS*)，存储单元采用两只*MOS*管，集成度低，击穿电压高，速度较慢。

(3) 电可擦除可编程*ROM*(E^2PROM)

虽然*EPROM*可以多次擦除，但是擦除操作需用紫外线或*X*射线，擦除时间较长，而且只能整体擦除，不能单独擦除某一存储单元的内容。为克服这些缺点，后来又研制出了电可擦除可编程*ROM*，即E^2PROM。E^2PROM不需借助紫外线照射，只需在高电压或工作电压下就可进行擦除，同时还具有字擦除和字改写的功能，所以使用起来更加灵活方便。

c. *PROM*的应用——实现组合逻辑函数

因为*PROM*的地址译码器实际上为一个与阵列，若把地址端当做逻辑函数的输入变量，则可在地址译码器的输出端对应产生全部最小项；而存储阵列是个或阵列，可把有关最小项相或后获得输出变量。*PROM*有几个数据输出端就可得到几个逻辑函数的输出，所以可用*PROM*实现任何组合逻辑函数。

6)随机存取存储器(*RAM*)

随机存取存储器也叫随机读/写存储器，简称*RAM*。*RAM*在工作时可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元。它的最大优点是读、写方便，使用灵活。但是，它也存在数据易失性的缺点，即一旦停电以后所存储的数据将随之丢失。

*RAM*按制造工艺可分为双极型*RAM*和场效应管*RAM*。场效应管*RAM*又分为静态*RAM*(*SRAM*)和动态*RAM*(*DRAM*)。双极型*RAM*的存储速度高，可达10*ns*，但集成度低，功耗比场效应管*RAM*大；场效应管*RAM*功耗小，集成度高，特别是动态*RAM*(*DRAM*)集成度更高，单片存储容量可达几百兆位甚至更大。

*RAM*通常由地址译码器、存储矩阵和读/写电路三部分组成，如图6所示。



图6　*RAM*的结构框图

地址译码器将地址输入A_{n-1}~A_0译成某一条字线的输出信号，以指定待访问的存储单元。存储矩阵用于存放二进制信息，它由存储单元组成，每个存储单元在地址译码器和读/写控制电路的作用下，既能读出数据，又可以写入数据。读/写控制电路用于对电路的工作状态进行控制，其中$\overline{CS}$为片选输入端，当$\overline{CS}=0$时，*RAM*的输入/输出有效，芯片正常工作；$\overline{CS}=1$时，*RAM*的输入/输出端对外呈高阻抗，芯片无效。当芯片正常工作(即$\overline{CS}=0$)时，其工作状态受读/写控制信号$R/\overline{W}$控制，当$R/\overline{W}=1$时执行读操作，这时数据输入/输出端输出由地址码指定的存储单元的数据；当$R/\overline{W}=0$时执行写操作，数据从输入/输出端输入，被送到地址码指定的存储单元保存起来。可见，*RAM*的数据输入/输出结构为双向三态结构。

题 1. 随机存取存储器具有(　　)功能。

A. 读/写　　*B*. 无读/写　　*C*. 只读　　*D*. 只写

答案：*A*。

题 2. 对于32*K*×8存储系统至少需要_____根地址线和_____根数据线。

解：$2^{15}=32K$，15 根地址线，8 根数据线。

答案：15，8 。

题 3. 要构成容量为$4K\times8$的RAM，需要多少片容量为256×4的RAM？（　　）

$A.2$　　$B.4$　　$C.8$　　$D.32$

解：$\dfrac{4\times1024\times8}{256\times4}=32$

答案：D 。

题 4. ROM的点阵图如图所示。(1) 说明图中虚线框中部分是ROM的哪个组成部分；(2) 说明该ROM的存储容量是多少；(3) 请写出逻辑函数F_1和F_2的最小项表达式。



解：(1) 存储矩阵

(2) $2^8\times3=768$

(3) $F_1=\overline{A}\,\overline{B}C+\overline{A}BC+ABC=\sum m(1,3,7)$

$F_2=A\overline{B}\,\overline{C}+AB\overline{C}=\sum m(4,6)$

2. 可编程逻辑器件

自 20 世纪 80 年代以来，PLD 发展得非常迅速，它的出现改变了传统数字系统采用通用型器件实现系统功能的设计方法，通过定义器件内部的逻辑功能和输入、输出引出端将原来由电路板设计完成的大部分工作放在芯片设计中进行，增强了设计的灵活性，减轻了电路图和电路板设计的工作量和难度，提高了工作

效率。*PLD* 已在计算机硬件、工业控制、现代通信、智能仪表和家用电器等领域得到越来越广泛的应用。

1） *PLD* 的分类

按*PLD* 的集成度来分类， *PLD* 可分为以下两类。

a. 低密度*PLD*

低密度*PLD* (*LDPLD*)的集成度较低，每个芯片集成的逻辑门数大约在1000门以下，早期出现的可编程只读存储器(*PROM*)、可编程逻辑阵列(*PLA*)、可编程阵列逻辑(*PAL*)，以及通用阵列逻辑(*GAL*)都属于这类，低密度*PLD* 有时也称为简单*PLD* （*SPLD*)。

b. 高密度*PLD*

高密度*PLD* (*HDPLD*)的集成度较高，一般可达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路。高密度*PLD* 的主要优点是集成度高、速度快。近代出现的可擦除的可编程逻辑器件(*EPLD*)、复杂的可编程逻辑器件(*CPLD*)和现场可编程门阵列(*FPGA*)都属于高密度*PLD* 。

2） *PLD* 的基本结构

PLD 种类繁多，但它的基本结构主要有两种:与或阵列结构和查找表结构。

a. 与或阵列结构

与或结构器件也叫乘积项结构器件，大部分简单*PLD* 和*CPLD* 都属于此类器件。该类器件的基本组成和工作原理是相似的，其基本结构如图7 所示。由图7 可知，多数与或阵列结构的*PLD* 都是由输入电路、与阵列、或阵列、输出电路和反馈路径组成的。



图7 与或阵列结构*PLD* 的基本结构框图

根据与、或阵列的可编程性，*PLD*可分为三种基本结构。

(1)与阵列固定、或阵列可编程型结构。前面介绍的*PROM*就属于这种结构，故这种结构也称为*PROM*型结构。在*PROM*型结构中，与阵列为固定的(即不可编程的)，且为全译码方式。当输入端数为n时，与阵列中与门的个数为2^n，这样，随着输入端数的增加，与阵列的规模会急剧增加。因此，这种结构的*PLD*器件的工作速度一般要比其他结构的低。

(2)与阵列、或阵列均可编程型结构。可编程逻辑阵列(*PLA*)属于这种结构，因此这种结构也称为*PLA*型结构。在*PLA*型结构中，与阵列不是全译码方式，因而其工作速度比*PROM*结构的快。由于其与、或阵列都可编程，设计者在逻辑电路设计时，就不必像使用*PROM*器件那样，把逻辑函数用最小项之和的形式表示，而可以采用函数的简化形式。这样，既有利于*PLA*器件内部资源的充分利用，也给设计带来了方便。但发展*PLA*器件带来的问题是，增加了编程的难度和费用，并终因缺乏质高价廉的开发工具支持，而未能得到广泛的应用。

(3)与阵列可编程、或阵列固定型结构。因为最早采用这种基本结构的*PLD*器件是可编程阵列逻辑(*PAL*)，所以该结构又称为*PAL*型结构。这种结构的与阵列也不是全译码方式的，因而它具有*PLA*型结构速度快的优点。同时，它只有一个阵列(与阵列)是可编程的，比较容易实现，费用也低，目前很多*PLD*器件都采用这种基本结构。

b.查找表(*Look－Up－Table*，*LUT*)结构

查找表结构在实现逻辑运算的方式上与“与或”阵列结构不同，与或阵列结构用与阵列和或阵列来实现逻辑运算，而查找表结构用存储逻辑的存储单元来实现逻辑运算。查找表器件由简单的查找表组成可编程门，再构成阵列形式。*FPGA*属于此类器件。

查找表实际上是一个根据逻辑真值表或状态转移表设计的*RAM*逻辑函数发生器，其工作原理类似于用*ROM*实现组合逻辑电路。在查找表结构中，*RAM*存储器预先加载要实现的逻辑函数真值表，输入变量作为地址用来从*RAM*存储器中选择输出逻辑值，因此可以实现输入变量的所有可能的逻辑函数。

3)可编程阵列逻辑(*PAL*)

*PAL*器件，最早是在20世纪70年代后期由美国*MMI*公司推出的。该公司沿用了*PROM*器件中采用的熔丝式双极型工艺，因而器件的工作速度很高，是具有代表性的*PLD*。

PAL 的基本结构如图8所示，它由可编程的与阵列和固定的或阵列组成。

在图8的*PAL*结构中，它允许输出两个或函数(F_0和F_1)，每个或函数可由两个与项组成。设计者可根据所要实现的逻辑函数安排与阵列的编程。实际产品中，乘积项(与项)可多达8个，这对大多数应用来说是足够的。



图8 *PAL* 的基本结构

a. PAL 的输出结构

尽管*PAL*有多种型号的产品，然而它们的与阵列结构却是类同的，只是阵列的规模略有不同。*PAL* 的输出结构则不同，常见的有如下几种。

(1) 组合输出型

组合输出型结构适用于实现组合逻辑电路。常见的有或门输出、或非门输出，以及带互补输出端的或门输出等。或门的输入端数也不相同，一般在2~8个之间。有的输出端还兼做输入端。

①专用输出结构。专用输出结构*PAL*内部只有与阵列和或阵列，其输出有三种形式：高电平有效、低电平有效和互补输出。例如四输入端的或非输出结构如图9所示。由于该电路的输出部分采用了或非门，所以是低电平输出有效的。

②可编程*I/O*结构。可编程*I/O*结构*PAL*如图10所示。这种结构具有三态门和输出反馈的特点，可用与阵列中的与项(由最上面一个与门产生)来直接控制三态门的输出。当三态门关闭时，输出(*I/O*)呈高阻状态，*I/O*引脚就可以通过缓冲器G_2当输入端使用；当三态门打开时，*I/O*引脚为输出，同时该输出信号通过

缓冲器G_2反馈到与阵列中。这种类型PAL可用于实现移位操作、传送串行数据等功能。



图9 专用输出结构PAL



图10 可编程I/O结构PAL

(2)寄存器输出型

寄存器输出型是指输出电路中带有触发器的输出结构，这种结构适用于组成时序电路。常见的结构如下。

①寄存器输出结构。寄存器输出结构如图11所示。在系统时钟$CLOCK$的上升沿，将或门的输出(最多可以是8个乘积项之和)存入D触发器。三态门由EN信号选通，输出为低电平有效。触发器的$\overline{Q}$端信号可通过缓冲器反馈到与阵列。因而这种结构的PAL能记忆原来的状态，从而实现时序逻辑功能。

②带异或门的寄存器输出结构。这种结构如图12所示。它的输出部分有两个或门，它们的输出由一个异或门进行异或运算后，再经D触发器和三态门输出。这种结构的PAL适用于实现二进制计数器等时序逻辑电路。

③算术运算反馈结构。其结构如图13所示。这种结构的主要特点是反馈信号A和输入信号B通过四种不同形式的或运算把信号$(A+B)$、$\left(A+\overline{B}\right)$、

$(\overline{A}+\overline{B})$、及$(\overline{A}+B)$送到输入行，使得与阵列中的与门输入含有或运算因子。



图11 寄存器输出结构*PAL*



图12 带异或门的寄存器输出结构*PAL*



图13 算术运算反馈结构*PAL*

4)现场可编程门阵列(*FPGA*)

FPGA 是20世纪80年代中期发展起来的另一种类型的可编程逻辑器件，它的基本电路结构由若干独立的可编程模块组成，模块的排列形式和门阵列(*GA*)中单元的排列形式类似，所以沿用了门阵列的名称，用户可以通过对这些模块编程连接成所需要的数字系统。*FPGA* 的这种结构与前面介绍的基本结构采用与、或逻辑阵列及输出逻辑单元的可编程器件不同。*FPGA* 的集成度很高，属于高密度可编程器件。一片 *FPGA* 芯片可以替代多个逻辑功能十分复杂的逻辑部件，或者一个小型数字系统。自 *FPGA* 问世以来，已在全球掀起一股研究、开发与应用的热潮，在许多领域中已获得广泛的应用。

题 1. 现场可编程门阵列指的是(　　)。

A. *FPGA*　　*B*. *SOPC*　　*C*. *CPLD*　　*D*. *PLA*

答案：*A*。

题 2. 当用 *PLA* 设计时序逻辑电路时，必须还要具备有(　　)。

A. 触发器　　*B*. 晶体管　　*C*. *MOS* 管　　*D*. 晶闸管

答案：*A*。

题 3. 用 *PLA* 进行逻辑设计时，应将逻辑函数表达式变换成(　　)。

A. 与非与非或　　*B*. 异或表达式　　*C*. 最简与或式　　*D*. 标准与或式

答案：*C* 。

题 4. 试用下图所示可编程逻辑器件 *FPLA* 产生如下组合逻辑函数，画出阵列图。

$Y_1 = A\bar{B}C + \bar{A}C + A\bar{B}\bar{C}$, $Y_2 = \bar{A}\bar{B} + A\bar{C} + A\bar{B}C$, $Y_3 = \bar{A}B\bar{C} + \bar{A}BC + ABC$

(提示：先化简各逻辑函数，再画阵列图)

解：



$Y_1 = \bar{A}C + A\bar{B}$



$Y_2 = \bar{B} + A\bar{C}$



$Y_3 = \bar{A}B + BC$

阵列图如图所示：



题 5. 如图所示，由与或阵列构成的组合逻辑电路，试分析写出输出 Y_1 和 Y_2 的函数表达式，并说明该电路实现的功能。



解：

$$Y_1 = \overline{A}\,\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\,\overline{C} + ABC$$

$$= C\left(\overline{A}\,\overline{B} + AB\right) + \overline{C}\left(\overline{A}B + A\overline{B}\right)$$

$$= C\left(\overline{A \oplus B}\right) + \overline{C}\,(A \oplus B)$$

$$= A \oplus B \oplus C$$

实现A、B、C三者异或功能

$$Y_2 = BC + AB + AC$$

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

当A、B、C中，2个或2个以上为1输出为1，实现少数服从多数表决器的功能

课时十八　练习题

1. 某集成存储器的存储容量$M=128K\times16$，则该存储器的地址线和数据线各为(　　)根。

$A.\ 16,16$　　$B.\ 17,4$　　$C.17,16$　　$D.16,4$

2. 某存储器具有8根地址线和8根双向数据线，则该存储器的容量为(　　)。

$A.\ 8\times8K$　　$B.\ 8K\times8$　　$C.256\times8$　　$D.256\times256$

3. 为构成1024×8的RAM，需要(　　)片256×2的RAM。

$A.$ 8片　　$B.$ 16片　　$C.$10片　　$D.$24片

4. $4K\times8$的RAM，其地址线有_____根。

5. 已知某随机存储器的容量为$16K\times8$，则其地址线为(　　)根。

$A.$ 8根　　$B.$ 14根　　$C.$10根

6. 用$PROM$设计组合逻辑电路，产生下列逻辑函数。

$$\begin{cases}Y_1=A\odot B\\Y_2=AC+BC\end{cases}$$

7. PLA是指(　　)。

$A.$可编程逻辑阵列　　$B.$可编程阵列逻辑

$C.$随机读写存储器　　$D.$通用阵列逻辑

8. 下列属于可编程逻辑器件的是(　　)。

A.CPLD　　*B.*555定时器　　*C.*非门　　*D.CD*和*OC*门

9. 试用可编程逻辑器件*FPLA*产生如下组合逻辑函数，画出阵列图。

$Y_1 = A\overline{B}C + \overline{A}C + AB\overline{C}$,　$Y_2 = \overline{A}\,\overline{B} + A\overline{C} + A\overline{B}C$

答案解析 请扫码

课时十九　脉冲信号的产生与整形（1）

考点	重要程度	占分	题型
1. 555集成定时器	★★★★	6～15	选择、填空、大题
2. 施密特触发电路	★★★		

在数字技术的各种应用中，经常要用到矩形波、方波、锯齿波等脉冲波形，其中矩形波和方波是较重要的波形。产生和处理这些脉冲信号的电路：施密特触发电路、单稳态触发电路和多谐振荡器。

施密特触发电路能对已由信号进行变换；

单稳态触发电路可用于脉冲信号的定时、延时；

多谐振荡器能直接产生脉冲信号。

1. 555集成定时器

555集成定时器是一种将模拟和数字电路集成于一体的电子器件，通过外加少量的阻容元件，能构成多种用途的电路。

555集成定时器的型号较多，但所有双极型产品型号后的3位数字都是555，*CMOS*产品型号最后的4位数字都是7555。而且，它们的功能和外部引脚的排列完全相同。为了提高集成度，随后又产生了双定时器产品556（双极型）和7556（*CMOS*型）。

1）555集成定时器的电路结构

图1所示为国产双极型定时器555的电路结构图和引脚排列图，它由以下五部分组成。

a. 电阻分压器

由三个阻值均为$5k\Omega$的电阻串联构成分压器，为电压比较器C_1和C_2提供参考电压。若控制电压输入端（*CO*端，引脚5）外加控制电压V_{CO}，则比较器C_1、C_2的参考电压分别为$V_{R1}=V_{CO}$，$V_{R2}=\frac{1}{2}V_{CO}$；不加控制电压时，该引出端不可悬空，一般要通过一个小电容(如$0.01\mu F$)接地，以旁路高频干扰。这时两参考电压分别为$V_{R1}=\frac{2}{3}V_{CC}$，$V_{R2}=\frac{1}{3}V_{CC}$。

b. 电压比较器

C_1和C_2是两个结构完全相同的高精度电压比较器，分别由高增益运算放大器构成。比较器C_1的信号输入端为运放的反相输入端（*TH*端，引脚6），C_1的同

相端接参考电压V_{R1}。比较器C_2的信号输入端为运放的同相输入端（$\overline{TR}$端，引脚 2），C_2的反相输入端接参考电压V_{R2}。两比较器的输出分别为V_{C1}和V_{C2}。

c. RS锁存器

两个与非门G_1和G_2构成RS锁存器，低电平触发。比较器C_1和C_2的输出V_{C1}和V_{C2}控制锁存器的状态，也就决定了电路的输出状态。$\overline{R}_D$是锁存器的外部复位端，低电平有效。当$\overline{R}_D=0$时，$\overline{Q}=1$, 使电路输出（OUT端，引脚3）为0。正常工作时，$\overline{R}_D$端应接高电平。

d. 三级管放电开关

三极管VT_D构成放电开关，其状态受RS锁存器的$\overline{Q}$端控制。当$\overline{Q}=0$时，VT_D截至；当$\overline{Q}=1$时，VT_D饱和导通。此时，放电端（D端，引脚 7）如有外接电容，则通过VT_D放电。由于放电端的逻辑状态与输出V_O是相同的，故放电端也可以作为集电极开路输出$\overline{V_O}$。

e. 输出缓冲器

由反相器G_3构成，其作用是提高定时器的带负载能力，并隔离负载对定时器的影响。



(*a*) 电路结构　　(*b*) 引脚排列图

图1　555定时器

2）定时器的逻辑功能

当CO端不外接控制电压时，555定时器的功能表如表1所示。

a. 只要外部复位端$\overline{R}_D=0$，不管V_{i1}、V_{i2}为何值，都使$\overline{Q}=1$,因此电路输出$V_O=0$，放电管VT_D导通。正常工作时$\overline{R}_D=1$。

b. 当$\overline{R}_D=1$，且$V_{i1}>\frac{2}{3}V_{CC}$，$V_{i2}>\frac{1}{3}V_{CC}$时，比较器C_1输出$V_{C1}=0$,比较器C_2输出$V_{C2}=1$，从而使RS锁存器的$\overline{Q}=1$，$V_O=0$，VT_D导通。

c. 当$\overline{R}_D=1$,且$V_{i1}<\frac{2}{3}V_{CC}$，$V_{i2}<\frac{1}{3}V_{CC}$时，比较器C_1输出$V_{C1}=1$,比较器C_2输出$V_{C2}=0$，从而使RS锁存器的$\overline{Q}=0$，$V_O=0$，VT_D截止。

d. 当$\overline{R}_D=1$,且$V_{i1}<\frac{2}{3}V_{CC}$，$V_{i2}>\frac{1}{3}V_{CC}$时,两个比较器输出均为1，根据与非门RS锁存器的特性，其状态不变，所以V_O和VT_D的状态也保持不变。

由以上讨论可知，当$\overline{R}_D=1$时，只要TH端（即V_{i1}输入端）加高电平（大于$\frac{2}{3}V_{CC}$），$\overline{Q}$总为1，$V_O=0$,所以称TH为高电平触发端。同样，只要当$\overline{TR}$为低电平（小于$\frac{1}{3}V_{CC}$）时，Q总为1，$V_O=1$,所以称$\overline{TR}$为低电平触发端。

555定时器能在很宽的电源电压范围内工作，并可承受较大的负载电流。双极型555定时器的电源电压范围为5~16V,最大的负载电流达200mA。$CMOS$型7555定时器的电源电压范围为3~18V,但最大负载电流在4mA以下。

表1　555定时器功能表

$\overline{R}_D$	V_{i1} (TH)	V_{i2} ($\overline{TR}$)	V_O (OUT)	VT_D (放电管)
0	×	×	0	导通
1	$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	0	导通
1	$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	截止
1	$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	不变	不变

题 1. 555 定时器是由于其内部分压器采用 3 个阻值为_____的电阻而得名，内部采用了_____个电压比较器。

答案：$5k\Omega, 2$ 。

题 2. 由555 集成电路不能实现的单元电路是（　　）。

A. 单稳触发电路； *B*. 多谐振荡器； *C*. 运算放大器； *D*. 施密特触发器。

答案：*C* 。

题 3. 电源电压为 $-12V$ 的555 定时器，组成施密特触发器，控制端开路，则该触发器的差电压 $\triangle V_1$ 为（　　）。

A. $4V$　　*B*. $6V$　　*C*. $8V$　　*D*. $12V$

解：$\Delta V = \frac{2}{3}V_{CC} - \frac{1}{3}V_{CC} = \frac{1}{3} \times V_{CC} = 4V$

答案：*A* 。

题 4. 555 定时器接成如图所示的电路，试说明电路的功能。V_i 输入脉冲信号如图所示，试画出电器上电压 V_C 和输出电压 V_O 的波形，并估算输出脉冲的宽度。





解：555定时器构成的单稳态触发器

(1)稳态：未加入负触发脉冲，当V_i为高电平（$>\frac{V_{CC}}{3}$）并稳定一段时间后，V_O为低电平的稳定状态。

(2)暂稳态：当V_i来一个较短的负脉冲后，V_O低电平跳为高电平，电路进入暂稳态，而后经过一段时间后，电路恢复到原来的稳态，V_O为低电平。

$$t_W = RC \times \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3}V_{CC}} = RC \times \ln 3 \approx 1.1RC = 1.1 \times 10 \times 10^3 \times 0.01 \times 10^{-6}$$

$$= 110\mu s$$

2. 施密特触发电路

施密特触发电路又称为电平触发的双稳态触发电路，在电子电路中常用来完成波形变换、幅度鉴别等工作。根据输入相位、输出相位关系的不同，施密特触发电路有相同输出和反相输出两种电路形式，其逻辑符号及电压传输特性如图2所示。



(*a*) 同相输出



(*b*) 反相输出

图2 施密特触发电路的逻辑符号及电压传输特性

由施密特触发电路的电压传输特性可以看出，它具有如下特点。

- 有两个稳态状态，一个稳态状态输出为高电平V_{OH}，另一个稳态输出为低电平V_{OL}。但是这两个稳态要靠输入信号电平来维持。
- 具有滞回电压传输特性。当输入信号高于V_{T+}时，电路处于某稳定状态，V_{T+}称为上触发电平或正向阈值电压；当输入信号低于V_{T-}时，电路处于另一稳定状态，V_{T-}称为下触发电平或负向阈值电压；而当输入信号处于两触发电平之间时，其输出保持原状态不变。正向阈值电压与负向阈值电压之差，用ΔV_T表示，即回差电压$\Delta V_T = V_{T+} - V_{T-}$。

1)用555定时器构成施密特触发电路

将555的TH端（引脚6）和$\overline{TR}$（引脚2）连在一起作为信号输入端，同时将复位端$\overline{R}_D$接电源V_{CC}，即可构成施密特触发电路，如图3(a)所示。



(a) 电路图　　(b) 工作波形

图3 用555定时器构成的施密特触发电路及其工作波形

设输入信号如图3(b)所示，则电路的工作原理如下。

a.输入电压V_i由0逐渐升高的工作过程：当$V_i < \frac{1}{3}V_{CC}$时，$V_{C1}=1$，$V_{C2}=0$，

$V_O=V_{OH}$；当$\frac{1}{3}V_{CC}<V_i<\frac{2}{3}V_{CC}$时，$V_{C1}=1, V_{C2}=1, V_O=V_{OH}$不变；当$V_i>\frac{2}{3}V_{CC}$以后，$V_{C1}=0$，$V_{C2}=1$，$V_O=V_{OL}$。

b.输入电压V_i从高于$\frac{2}{3}V_{CC}$开始下降的工作过程：当$\frac{1}{3}V_{CC}<V_i<\frac{2}{3}V_{CC}$时，$V_{C1}=1$，$V_{C2}=1$，$V_O=V_{OL}$不变；当$V_i<\frac{1}{3}V_{CC}$以后，$V_{C1}=1$，$V_{C2}=0$，$V_O=V_{OH}$。

根据以上分析，可以画出如图3(*b*)所示的输出波形。由此可得该施密特触发电路的$V_{T+}=\frac{2}{3}V_{CC}$，$V_{T-}=\frac{1}{3}V_{CC}$，回差电压$\Delta V_T=V_{T+}-V_{T-}=\frac{1}{3}V_{CC}$。

若在定时器的控制电压输入端（*CO*端，引脚5），外接直流电压V_{CO}，则$V_{T+}=V_{CO}$，$V_{T-}=V_{CO}/2$，回差电压$\Delta V_T=V_{T+}-V_{T-}=V_{CO}/2$。可见改变$V_{CO}$的值，就能调节电路的回差电压。

2）集成施密特触发电路

由于施密特触发电路的应用非常广泛，因此集成施密特触发电路的种类比较多，有施密特非门（74*HC*/*HCT*14、*CC*40106）、施密特与非门（74*HC*/*HCT*132、*CC*4093）等。施密特六反相器*CC*40106的阈值电压见表2。

表2 *CC*40106阈值电压

参数	V_{DD}/V	最小值/V	最大值/V
V_{T+}	5	2.2	3.6
	10	4.6	7.1
	15	6.8	10.8
V_{T-}	5	0.3	1.6
	10	1.2	3.4
	15	1.6	5.0

3）施密特触发电路的应用

a.波形变换



带反相器



可以把边沿变化缓慢的周期性信号变换为同频率的矩形脉冲。

b. 脉冲整形



可以适当调节施密特触发器的回差电压，得到整齐的矩形脉冲。

c. 幅度鉴别



可以通过调整电路的V_{T+}和V_{T-}，将输入信号中幅度超过V_{T+}的脉冲选出，幅度较小的脉冲消除，所以具有幅度鉴别能力。

题 1. 施密特触发器有_____个稳定状态，多谐振荡器有_____个稳定状态。

答案：两个，一个。

题 2. 能把三角波转换为矩形脉冲信号的电路为（　　）。

A. 多谐振荡器　　*B*. *D*/*A* 转换器　　*C*. 施密特触发器　　*D*. 单稳态触发器

答案：*C* 。

题 3. 施密特触发器的电压传输特性如图所示，则电路的回控电压为（　　）。

$A.0.6V$　　$B.1V$　　$C.1.6V$　　$D.2.6V$

解：$\Delta U = U_{TH} - U_{TC} = 1.6 - 1 = 0.6V$

答案：A。



题 4. 试分析下图构成何种电路，并对应输入波形画出u_o波形。





解：该电路为施密特电路

$$V_{T+} = \frac{2}{3}V_{CC} = 15 \times \frac{2}{3} = 10V$$

$$V_{T-} = \frac{1}{3}V_{CC} = 15 \times \frac{1}{3} = 5V$$

画出u_o波形如图所示。



课时十九　练习题

1. 555集成定时器的主要应用之一是（　　）

A. 构成运算放大器　　*B*. 构成同步计算器

C. 构成单稳态触发器　　*D*. 构成组合电路

2. 555集成定时器电路中，有（　　）个$5K$的电阻，（　　）个电压比较器。

3. 若将一个正弦电压信号送入施密特触发器，则输出信号是_____（三角波/矩形波/余弦波）。

4. 施密特触发器的应用_____、_____、_____。

5. 为了把杂乱的、宽度不一样的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用（　　）电路。

A. 施密特触发器　　*B*. 单稳态触发器　　*C*. 多谐振荡器

6. 在没有任何输入的前提下，为获得周期性的矩形波可选用（　　）。

A. 单稳态触发器　　*B*. 多谐振荡器

C. 施密特触发器　　*D*. 计数器

7. 将正弦信号转换成与之频率相同的脉冲信号，可用（　　）。

A.T触发器　　*B*. 施密特触发器　　*C*. D触发器　　*D*. 移位寄存器

8. 用555定时器组成施密特触发器，当输入控制端C_O外接$10V$电压时，回差电压为（　　）。

A.$3.33V$　　*B*.$6.66V$　　*C*.$5V$　　*D*.$10V$

9. 下图为555定时器组成的施密特电路，已知$U_{ref}=15V$

（1）计算回差电压ΔU_T；　　（2）画出输出电压波形U_O。





题9

答案解析 请扫码

课时二十　脉冲信号的产生与整形（2）

考点	重要程度	占分	题型
1. 单稳态触发电路	★★★★	6～15	选择、填空、大题
2. 多谐振荡器	★★★		

1. 单稳态触发电路

单稳态触发电路的工作特性具有以下特点：

- 它有一个稳定状态和一个暂稳态；
- 在外界触发脉冲作用下，能从稳定状态翻转到暂稳态；
- 暂稳态维持一段时间以后，将自动返回稳定状态。暂稳态的持续时间，就是电路输出脉冲的宽度，它仅取决于电路本身的参数，而与触发脉冲的宽度和幅度无关。

单稳态触发电路常用于脉冲整形、定时（产生固定时间宽度的脉冲信号）及延时（产生滞后于触发脉冲的输出脉冲）等。

1）由555定时器构成的单稳态触发电路

用555定时器构成的单稳态触发电路，如图1所示。输入负触发脉冲加在低电平触发端（$\overline{TR}$端，引脚2），R、C是外接的定时元件，同时将复位端$\overline{R}_D$接电源V_{CC}。

a. 电路组成



图1　负脉冲触发的单稳态触发电路

该电路为负脉冲触发的单稳态触发电路。其工作原理如下。

(1)稳态

未加入负触发脉冲时，V_i为高电平(大于$V_{CC}/3$)则$V_{C2}=1$。下面讨论TH端的电平。

不妨假设接通电源后定时器的输出$V_O=V_{OH}$，则门G_3的输入必然为低电平，放电管VT_D必然截止，D端对外如同开路。这样，V_{CC}通过R对电容C充电，使V_C点电位升高。当V_C略大于$\frac{2}{3}V_{CC}$时，将使比较器C_1的输出V_{C1}为低电平，即$V_{C1}=0$，使$\overline{Q}=1$，$V_O=V_{OL}$。$\overline{Q}=1$将使放电管VT_D导通，电容C通过VT_D迅速放电，使V_C回到低电平上，这时$V_{C1}=V_{C2}=1$，RS锁存器保持0状态不变，因而输出保持$V_O=V_{OL}$的稳定状态。

(2)暂稳态

当输入负触发脉冲的下降沿到达时，首先使比较器C_2的输出$V_{C2}=0$，由于比较器C_1的输出$V_{C1}=1$，则RS锁存器被置1，即$Q=1,\overline{Q}=0$，输出V_O由V_{OL}跳变为V_{OH}，电路进入暂稳态。

(3)暂稳态持续时间

在暂稳态期间，由于$\overline{Q}=0$，VT_D截止，V_{CC}经过R向C充电，时间常数$\tau=RC$。在电容C上的电压V_C上升到$\frac{2}{3}V_{CC}$以前，电路将保持暂稳态不变。

(4)自动返回稳定状态

当C充电到V_C略高于$\frac{2}{3}V_{CC}$时，使$V_{C1}=0$(要注意的是：输入负向触发脉冲必须是窄脉冲，在C充电到$\frac{2}{3}V_{CC}$之前，输入要提前回到高电平，使$V_{C2}=1$)。这样，RS锁存器被置0，输出V_O又返回到$V_O=V_{OL}$的起始状态。同时，由于$\overline{Q}=0$，VT_D导通，C经过VT_D放电，直到$V_C\approx0$，电路恢复到原来的稳态。

电路的工作波形如图所示。



b.输出脉冲宽度估算

由工作原理的分析知道，输出脉冲宽度t_W即为暂稳态的持续时间，它等于电容电压V_C从0上升到$\frac{2}{3}V_{CC}$所需的时间。根据一阶RC电路的三要素法可知：

$$t_W=\tau\ln\frac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_W)}$$

式中$\tau=RC$，$V_C(\infty)=V_{CC}$，$V_C(0^+)=0$，$V_C(t_W)=\frac{2}{3}V_{CC}$

$$\text{故}\ t_W=RC\ln\frac{V_{CC}}{V_{CC}-\frac{2}{3}V_{CC}}=RC\ln 3\approx 1.1RC$$

上式说明，该电路输出脉冲宽度仅取决于外接定时元件R和C的值，而与电源电压无关。通常外接电阻R的取值范围为几百欧到几兆欧，外接电容C的取值范围为几百皮法到几百微法，相应的t_W为几微秒到几分钟，精度可达0.1%。这种单稳态触发电路要求输入触发负脉冲的宽度小于输出脉冲的宽度t_W。

2)用施密特触发电路构成单稳态触发电路

图2(*a*)所示是用*CMOS*集成施密特触发电路构成的单稳态触发电路。图中，触发脉冲经RC微分电路加到施密特触发电路的输入端，在输入脉冲作用下，使得施密特触发电路的输入电压依次经过V_{T+}和V_{T-}两个转换电平，从而在输出端得到一定宽度的矩形脉冲。具体工作过程如下。



(*a*)电路　　(*b*)工作波形

图2　用施密特触发电路构成的单稳态触发电路及其工作波形

稳态时，输入$V_i=0$，$V_R=0$，输出$V_O=V_{OH}$。当幅度为V_{DD}的正触发脉冲加到电路输入端时，V_R跳变到V_{DD}。由于$V_{DD}>V_{T+}$，所以电路状态翻转，$V_O=V_{OL}$，进入暂稳态。在暂稳态期间，随着对电容C的充电，V_R按指数规律下降，当V_R下降到略低于V_{T-}时，电路状态再次翻转，返回到原来的稳态，输出$V_O=V_{OH}$。

电路各点的波形如图2(*b*)所示。输出脉冲的宽度t_W取决于RC微分电路中电阻R上的电压V_R从初始值V_{DD}下降到V_{T-}所需的时间。根据简单RC电路过渡过程分析的三要素法，可得：

$$t_W=RC\ln\frac{V_R(\infty)-V_R(0^+)}{V_R(\infty)-V_R(t_W)}=RC\ln\frac{V_{DD}}{V_{T-}}$$

3)集成单稳态触发电路

单稳态触发电路应用很广泛，在*TTL*电路和*CMOS*电路的产品中，都有单片集成的单稳态触发电路，如*TTL*系列74121、74122、74123等，*CMOS*系列*CC*14528、*CC*4098等。根据电路工作特性不同，集成单稳态触发电路分为不可重复触发和可重复触发两种。不可重复触发单稳态触发电路，是指在暂稳态期间，若有新的触发脉冲输入，电路的输出脉宽不受其影响，仍由电路中的R、C参数值确定。可重复触发单稳态触发电路，则是指在暂稳态期间，若有新的触发脉冲输入，暂稳态将以最后一个脉冲触发沿为起点，再延长t_W时间后，才返回到稳定状态。可重复触发单稳态触发电路的输出脉宽可根据触发脉冲输入情况的不同而改变，可方便地产生时间较长的输出脉冲。图3(*a*)为不可重复触发单稳态触发电路的工作波形，图3(*b*)为可重复触发单稳态触发电路的工作波形。



(*a*)不可重复触发　　(*b*)可重复触发

图3　集成单稳态触发电路的工作波形

a.不可重复触发单稳态触发电路

74121是一种不可重复触发单稳态触发电路，其逻辑符号如图4所示。

74121的$\overline{A}_1$和$\overline{A}_2$为两个下降沿有效的触发输入端，B为上升沿有效的触发输入端。引脚9、10、11上的“×”表示“非逻辑连接”，即用以表示没有任何逻辑信息的连接，如外接电阻、电容或基准电压等。Q、$\overline{Q}$为互补输出，“1 ⌐|⌙”表示“不可重复触发单稳”。 74121稳态时处于$Q=0$和$\overline{Q}=1$的状态，一旦被

触发，Q端和$\overline{Q}$端能分别输出一个正脉冲和一个负脉冲。74121功能表如表1所示。



图4 74121的逻辑符号

表1 74121功能表

$\overline{A}_1$	$\overline{A}_2$	B	Q	$\overline{Q}$
0	×	1	0	1
×	0	1	0	1
×	×	0	0	1
1	1	×	0	1
1	↓	1	⊓	⊔
↓	1	1	⊓	⊔
↓	↓	1	⊓	⊔
0	×	↑	⊓	⊔
×	0	↑	⊓	⊔

74121在使用时，要在芯片的引脚10和11之间接定时电容，若采用电解电容时，电容C_{ext}的正极接引脚10。根据输出脉宽的要求，定时电阻可采用芯片内部电阻R_{int}(约$2k\Omega$左右)或外接电阻R_{ext}。图5(a)为利用内部R_{int}的连接图，图5(b)为使用外部电阻R_{ext}的连接图，这时Q和$\overline{Q}$端输出脉冲宽度$t_W \approx 0.7RC_{ext}$，式中，R为R_{int}或者R_{ext}。



(a)利用内部R_{int} (b)使用外部R_{ext}

图5 74121的两种连接方法

b. 可重复触发单稳态触发电路

74122是一种可重复触发单稳态触发电路，其逻辑符号如图6所示。

74122的$\overline{A}_1$和$\overline{A}_2$为两个下降沿有效的触发输入端，B_1和B_2为上升沿有效的触发输入端。$\overline{R}_D$为直接复位输入端，低电平有效。引脚9、11、13上的“×”

表示“非逻辑连接”，即用以表示没有任何逻辑信息的连接，如外接电阻、电容或基准电压等。Q、$\overline{Q}$是两个互补输出端，“⊓”表示“可重复触发单稳”。74122功能表如表2所示。

74122的定时电阻、电容连接方式与74121相同，但输出脉冲宽度为$t_W \approx 0.32RC_{ext}$。式中，R为R_{int}或者R_{ext}。需要注意的是，74122是可重复的触发单稳态触发电路，只要在输出脉冲结束之前，重新输入触发信号，就可以方便地延长输出脉冲的持续时间。



图6　74122的逻辑符号

表2　74122功能表

$\overline{R}_D$	$\overline{A}_1$	$\overline{A}_2$	B_1	B_2	Q	$\overline{Q}$
0	×	×	×	×	0	1
×	1	1	×	×	0	1
×	×	×	0	×	0	1
×	×	×	×	0	0	1
1	1	↓	1	1	⊓	⊓
1	↓	↓	1	1	⊓	⊓
1	↓	1	1	1	⊓	⊓
1	0	×	↑	1	⊓	⊓
1	0	×	1	↑	⊓	⊓
1	×	0	↑	1	⊓	⊓
1	×	0	1	↑	⊓	⊓
↑	0	×	1	1	⊓	⊓
↑	×	0	1	1	⊓	⊓

4) 单稳态触发电路的应用

a. 脉冲整形

把不规则的脉冲波形输入到单稳态触发电路，只要能使单稳态触发电路的工作状态翻转，输出就成为具有一定宽度和一定幅度，而且边沿陡峭的矩形脉冲，从而起到脉冲整形的作用。图7为利用74121构成的脉冲整形电路及工作波形，调节R_{ext}和C_{ext}，可改变输出脉冲的宽度。



(*a*) 电路



(*b*) 工作波形

图7 用74121实现脉冲整形

b. 脉冲延时

在某些数字系统中，有时需要在一个脉冲信号到达后，经一段时间的延迟后再产生一个滞后的脉冲信号，以控制两个相继进行的操作。图8(*a*)为两个单稳态触发电路组成的脉冲延时电路，图8(*b*)为其工作波形。由工作波形可以看出，输出脉冲V_O滞后于输入脉冲V_i一段时间。延迟时间t_d恰好为由74121(1)的定时电路C_{ext1}和R_{ext1}所决定的暂稳态时间t_{W1}，且V_O的脉冲宽度t_{W2}可由74121(2)的C_{ext2}和R_{ext2}的值来调节。由于延时电路的延迟时间是从V_i的上升沿算起的，故V_i应接在74121(1)的B触发端。由于74121(1)以其Q端信号触发74121(2)，故应将Q_1接在74121(2)的下降沿触发端。



(*a*)电路



(*b*)工作波形

图8 用74121实现脉冲延时

c.脉冲定时

由于单稳态触发电路能输出一定宽度的矩形脉冲，如果利用此脉冲去控制某一电路，使之在有脉冲期间动作，这就起到了定时的作用。图9(*a*)为一测量电路示意图。利用单稳态触发电路产生的脉冲宽度为t_W的正矩形脉冲来控制一个与门，与门的另一输入端加入待测高频信号V_A，由于只有在这个矩形脉冲存在的时间t_W内，信号V_A才能通过与门，因此如果调节$t_W=1s$，则输出V_O脉冲的个数便是V_A的频率。



(*a*)电路　　(*b*)工作波形

图9　用74121实现脉冲定时

题 1. 单稳态触发器具有一个稳态和一个(　　)。

答案：暂稳态。

题 2. 单稳态电路的主要功能是(　　)。

A.多谐振荡　　*B*.波形变换　　*C*.延时　　*D*.存储信息

答案：*C*。

题 3. 由555定时器构成的单稳态触发器，其输出脉冲宽度取决于(　　)。

A.电源电压　　*B*.触发信号幅度　　*C*.触发信号宽度　　*D*.外接*R*,*C*的数值

答案：*D*。

题 4. 由555定时器组成的单稳态触发器。已知$V_{CC}=10V$、$C=0.1\mu F$、$R=10k\Omega$。

试求：(1)单稳态触发器的暂稳态时间。(2)画出V_O、V_C的波形。



解：(1) $t_W = RC\ln\dfrac{V_{CC}}{V_{CC}-\frac{2}{3}V_{CC}} = RC\ln 3 \approx 1.1RC = 1.1\times 10K\times 0.1\mu F = 1.1ms$

(2)



2. 多谐振荡器

多谐振荡器(*Astable Multivibrator*)是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自行产生具有一定频率和一定脉宽的矩形波发生器。由于矩形波中包含有丰富的高次谐波分量，所以又称为多谐振荡器。和单稳态触发电路或施密特触发电路不同，多谐振荡器没有稳定状态，只有两个暂稳态。

1)用555定时器构成多谐振荡器

用555定时器构成的多谐振荡器如图10所示，图中R_1、R_2和C为外接定时元件。在电路没加电源电压之前，定时电容C上的电压$V_C=0$。下面讨论电路接通电源后的情况。

a. 电路组成



图10　555定时器构成的多谐振荡器

(1) 第一个暂稳态(充电过程)

在电路刚接通电源的瞬间，由于电容两端电压不能突变，故V_C仍保持为0，这时两个比较器的输出分别为$V_{C1}=1$，$V_{C2}=0$，则$\overline{Q}=0$，放电管VT_D截止，电路输出$V_0=1$，是多谐振荡器电路的一个暂稳态。在这种状态下，电源V_{CC}经电阻R_1和R_2向电容C充电，电容上电压V_C按指数规律上升，时间常数$\tau_1=(R_1+R_2)C$。

(2) 自行翻转

当V_C上升到略大于$\frac{2}{3}V_{CC}$时，比较器C_1和C_2的输出分别为$V_{C1}=0$，$V_{C2}=1$，RS锁存器的状态翻转为$Q=0$，$\overline{Q}=1$，放电管VT_D导通，电路输出V_O由1转换为0。

(3) 第二个暂稳态(放电过程)

电路输出$V_O=0$，是多谐振荡器电路的另一个暂稳态。在该状态下，放电管VT_D导通以后，电容C经电阻R_2和放电管VT_D放电，V_C由$\frac{2}{3}V_{CC}$开始呈指数规律下降，时间常数$\tau_2=R_2C$。

(4) 再次自行翻转

当V_C下降到略低于$\frac{1}{3}V_{CC}$时，比较器C_1和C_2的输出分别为$V_{C1}=1$，$V_{C2}=0$，RS锁存器的状态又翻转为$Q=1$，$\overline{Q}=0$，电路输出$V_O=1$，放电管VT_D截止。多谐振荡器电路再次进入充电过程的暂稳态。如此周而复始形成振荡，从而在输出端可以得到周期性矩形脉冲。多谐振荡器稳定工作后的波形如图11所示。



图11 多谐振荡器稳定工作后的波形

b. 振荡周期估算

由工作原理分析可知，电路稳定工作之后，电路的振荡周期为：

$$T=t_{W1}+t_{W2}$$

式中，t_{W1}为电容充电时间，即电容电压V_C从$\frac{1}{3}V_{CC}$上升到$\frac{2}{3}V_{CC}$所需时间，故：

$$t_{W1}=\tau_1\ln\frac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_{W1})}=(R_1+R_2)C\ln\frac{V_{CC}-\frac{1}{3}V_{CC}}{V_{CC}-\frac{2}{3}V_{CC}}=(R_1+R_2)C\ln 2$$

t_{W2}为电容放电时间，即电容电压V_C从$\frac{2}{3}V_{CC}$下降到$\frac{1}{3}V_{CC}$所需时间，故：

$$t_{W2}=\tau_2\ln\frac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_{W2})}=R_2C\ln\frac{0-\frac{2}{3}V_{CC}}{0-\frac{1}{3}V_{CC}}=R_2C\ln 2$$

因此 $$T=t_{W1}+t_{W2}=(R_1+2R_2)C\ln 2\approx 0.7(R_1+2R_2)C$$

正脉宽t_{W1}与周期T之比称为占空比，即

$$q=\frac{t_{W1}}{T}=\frac{R_1+R_2}{R_1+2R_2}$$

可见，输出脉冲的占空比总是大于50%。当$R_2\gg R_1$时，$q\approx 50\%$，输出振荡波形近似为方波。

c. 改进电路

在图10所示电路的基础上增加一个可调电位器RP，再用VD_1、VD_2两个二极管把充电回路和放电回路完全分开，如图12所示，就构成了占空比可调的多谐振荡器。调节电位器R_W就可改变输出矩形波的占空比。



图12 多谐振荡器改进电路

如果把RP分成两部分，把靠近R_1一侧的部分归并到R_1，靠近R_2一侧的部分归并到R_2，那么其充电回路是V_{CC}经R_1、VD_1对电容C充电，充电时间常数$\tau_1 = R_1C$；放电回路是电容通过VD_2、R_2和放电管VT_D放电，放电时间常数$\tau_2 = R_2C$。因此：

$$t_{W1} \approx 0.7R_1C \quad , \quad t_{W2} \approx 0.7R_2C \quad , \quad q = \frac{t_{W1}}{T} = \frac{R_1}{R_1 + R_2}$$

由上式可知，若：$R_1 > R_2$，$q > \frac{1}{2}$；$R_1 = R_2$，$q = \frac{1}{2}$；$R_1 < R_2$，$q < \frac{1}{2}$。

2)用施密特触发电路构成多谐振荡器

a. 电路组成和工作原理

利用施密特触发电路电压传输具有的迟滞特性很容易构成多谐振荡器，如图13(*a*)所示，它是将施密特触发电路的反相输出端经RC积分电路回到输入端构成的。



(*a*)电路 (*b*)工作波形

图13 用施密特触发器构成的多谐振荡器

接通电源的瞬间，由于电容C的初始电压为零，施密特触发电路的输入电压V_i为低电平，故电路输出V_O为高电平，电路进入第一个暂稳态。在此期间，输出高电平经电阻R向电容C充电，使V_i以指数规律增加。当电容C上的电压增加到略大于施密特触发电路的上触发电平V_{T+}时，施密特触发电路的输出从高电平跳变到低电平，电路从第一个暂稳态转换为第二暂稳态。

在第二暂稳态期间，电容C经电阻R放电，使施密特触发电路输入电压V_i按指数规律下降。当电容C上的电压下降到略低于施密特触发电路的下触发电平V_{T-}时，输出V_O从低电平跳变到高电平，电路从第二暂稳态又返回到第一暂稳态。

电路如此周而复始地改变状态，产生自激振荡。电路的工作波形如图13(*b*)所示。

b. 振荡周期估算

若使用的是*CMOS*施密特触发电路，且$V_{OH}\approx V_{OD}$，$V_{OL}\approx 0$，则由图13(*b*)所示的波形可得电路的振荡周期为：

$$T=t_{W1}+t_{W2}=RC\ln\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}+RC\ln\frac{0-V_{T+}}{0-V_{T-}}=RC\ln\left(\frac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}}\cdot\frac{V_{T+}}{V_{T-}}\right)$$

3)石英晶体多谐振荡器

前面介绍的多谐振荡器结构简单、使用灵活、电源电压范围宽、调节方便，因此得到了广泛的应用。但缺点是电路的振荡频率取决于时间常数RC、转换电平及电源电压等参数，导致输出频率稳定性较低，在一些要求频率稳定度高的场合，其应用受到限制。例如在数字钟表中，计数脉冲频率的稳定性，就直接决定计时的精度，频率越稳定，计时越精确。所以，在频率要求高、对频率要求十分

稳定的场合，常采用石英晶体多谐振荡器。石英晶体多谐振荡器的主要特点为频率稳定高，其振荡频率由石英晶体的固有振荡频率决定。图14 给出了石英晶体的符号和阻抗频率特性，将石英晶体与对称式多谐振荡器中的耦合电容串联起来，就组成了如图15 所示的石英晶体多谐振荡器。



图14 石英晶体符号和阻抗频率特性



图15 石英晶体多谐振荡器

目前，已有很多将石英晶体振荡器做成具有各种频率输出的电路。*CD*4060 就是常用电路之一，如图16 所示，它是一片14 级分频的二进制串行计数/分频/振荡电路。如当该电路石英晶体的谐振频率为32768*Hz*，经*CD*4060 多级分频，可分别获得2、4、8、…、1024、2048*Hz* 等10 级不同频率的输出信号。



图16 *CD*4060 电路

题 1. 图示用555 芯片构成的电路是(　　)电路。



A. 单稳态触发器

B. 多谐振荡器

C. 环形振荡器

D. 施密特触发器

答案：*B*。

题 2. 改变(　　)值，不会改变555 构成的多谐振荡器电路的振荡频率。



A. 电源V_{CC}

B. 电容C

C. 电阻R_1

D. 电阻R_2

答案：*A*。

题 3. 石英晶体振荡电路的振荡频率只取决于石英晶体的_____，而与RC无关。

答案：固有振荡频率。

题 4. 用555 定时器构成的多谐振荡器如下图所示，已知$R_1=1k\Omega$，$R_2=8.2k\Omega$，$C=0.1\mu F$。试求脉冲宽度t_W和振荡频率f，并画出V_C与V_O的工作波形。



解：

$$t_{W1}=(R_1+R_2)C\ln 2=0.7(R_1+R_2)C=0.7\times 9.2\times 10^3\times 0.1\times 10^{-6}=0.644ms$$

$$t_{W2}=R_2\cdot C\ln 2=0.7R_2\cdot C=0.7\times 8.2\times 10^3\times 0.1\times 10^{-6}=0.574ms$$

$$T=t_{W1}+t_{W2}=0.644+0.574=1.218ms$$

$$f=\frac{1}{T}=\frac{1}{1.218\times 10^{-3}}=0.82kHz$$

波形如下图



题 5. 在下图所示的多谐振荡器中，$R_1=15k\Omega$，$R_2=10k\Omega$，$C=0.05\mu F$。估算周期T、振荡频率f和占空比q。



解：

$$t_{W1}=\tau_1\ln\frac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_{W1})}=(R_1+R_2)C\ln\frac{V_{CC}-\frac{1}{3}V_{CC}}{V_{CC}-\frac{2}{3}V_{CC}}=(R_1+R_2)C\ln 2$$

$$t_{W2}=\tau_2\ln\frac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_{W2})}=R_2C\ln\frac{0-\frac{2}{3}V_{CC}}{0-\frac{1}{3}V_{CC}}=R_2C\ln 2$$

$$\begin{aligned}T&=t_{W1}+t_{W2}=(R_1+2R_2)C\ln 2\approx 0.7(R_1+2R_2)C\\&=0.7\times(15+10\times 2)\times 10^3\times 0.05\times 10^{-6}\\&=1.225ms\end{aligned}$$

$$f=\frac{1}{T}=\frac{1}{1.225}=816\ Hz$$

$$q=\frac{t_{W1}}{T}=\frac{R_1+R_2}{R_1+2R_2}=\frac{15+10}{15+20}=0.714$$

题 6. 下图有一$NE555$组成的振荡器，一个集成计数器$74HC161$。(1)若要振荡器的振荡频率为$500Hz$，R_1应为多少？(2)将振荡器输出的脉冲由$74HC161$进行计数，并采用置数(同步置数)法构成10进制计数器，画出电路图。



解：(1) $\frac{1}{f}=0.7(R_1+2R_2)\cdot C=\frac{1}{500}$

$$R_1=\frac{1}{0.7\times 500\times 0.22\times 10^{-6}}-2\times 2.4\times 10^3=8.19k\Omega$$

(2)用置数法，当$Q_3Q_2Q_1Q_0=1001$(9)时，使PE为低电平，将$D_3D_2D_1D_0=0000$置数为零，状态图为



实现10进制计数器，电路如图所示



课时二十　练习题

1. 集成单稳态触发器根据电路工作特性不同分为_____触发(如*TTL*集成器件121)和_____触发(如*TTL*集成器件123)两种。

2. 用555定时器构成单稳态触发器，其输出脉宽为(　　)。

A. $0.1RC$　　*B*. $1.1RC$　　*C*. $1.4RC$　　*D*. $1.8RC$

3. 单稳态触发器的主要用途是(　　)。

A.整形、延时、整幅　　*B*.整形、定时、整幅

C.整形、整幅、波形变换　　*D*.延时、定时、整形

4. 如图由555定时器组成的单稳态触发器电路中，电路参数如图所示，输入信号V_i波形如图中所绘出，试画出输出电压V_O和电容C两端电压V_C的波形，并计算输出脉冲宽度。



题4

5. 由*CB*555定时器组成的应用电路如图所示，已知$R=330\Omega$，$C=0.1\mu F$。求：(1)说明这是由*CB*555定时器构成的什么应用电路；(2)该电路的稳态是指什么状态？(3)确定该电路暂稳态持续的时间为多少？(4)已知有输入波形如图所示，试画出V_C和V_O的波形。



题5

6. 石英晶体多谐振荡器的主要优点是(　　)。

A. 电路简单　　*B*. 频率稳定度高　　*C*. 振荡频率高　　*D*. 振荡频率低

7. 石英晶体多谐振荡器的振荡频率由(　　)决定。

A. 电路R　　*B*. 电路C　　*C*. 电路RC　　*D*. 石英晶体的谐振频率f_0

8. 分析如图所示的用555定时器接成的多谐振荡器，求振荡频率为多少kHz。(保留小数点后一位)。



题8

9. 555定时器和计数器74*LS*161构成如下图所示电路。

(1)说明555组成电路的名称，若$R_1=10k\Omega$，$R_2=20k\Omega$，$C=0.01\mu F$，求V_0的周期T。

(2)分析74*LS*161构成多少进制计数器，并画出其输出端$Q_3Q_2Q_1Q_0$有效循环的状态图。


V_{CC}
R_1
R_2
8
4
7
6
555
3
2
1
5
V_0
C
$0.01\mu F$
1
$D_0 D_1 D_2 D_3$
CEP
CET
74HC161
CP
TC
CR
LD
$Q_0 Q_1 Q_2 Q_3$
1
1
&

题9

答案解析 请扫码

课时二十一　数模和模数转换

考点	重要程度	占分	题型
1. *D/A* 转换器	★★★	2～10	选择、填空、大题
2. *A/D* 转换器	★★★		

模数转换：将模拟量转换为数字量的过程。实现模数转换的电路称模数转换器，简称*A/D*，转换器或*ADC*(*Analog to Digital Converter*)。

数模转换：将数字量转换为模拟量的过程。实现数模转换的电路称数模转换器，简称*D/A*，转换器或*DAC*(*Digital to Analog Converter*)。



1. *D/A* 转换器

1) *D/A* 转换器的基本原理



二进制数*D*的按权展开式为

$$D = d_{n-1} \times 2^{n-1} + d_{n-2} \times 2^{n-2} + \cdots + d_1 \times 2^1 + d_0 \times 2^0$$

输出模拟量

$$V_O(\text{或}I_O) = KD = K(d_{n-1} \times 2^{n-1} + d_{n-2} \times 2^{n-2} + \cdots + d_1 \times 2^1 + d_0 \times 2^0)$$

按照译码网络的不同可分为：权电阻网络*D/A*转换器、倒*T*形电阻网络*D/A*转换器、权电流型*D/A*转换器、权电容网络*D/A*转换器等。

下面仅介绍权电阻网络*D/A*转换器和目前集成*D/A*转换器中常用的倒*T*型电阻网络*D/A*转换器。

a. 权电阻网络*D/A*转换器

4位权电阻网络*D/A*转换器主要由权电阻网络、模拟开关、求和运算放大器和基准电源V_{REF}四部分组成。

$$I_3 = \frac{V_{REF}}{R} d_3 \qquad I_2 = \frac{V_{REF}}{2R} d_2 \qquad I_1 = \frac{V_{REF}}{2^2 R} d_1 \qquad I_0 = \frac{V_{REF}}{2^3 R} d_0$$

$$V_O = -R_F i_\Sigma = -R_F(I_3 + I_2 + I_1 + I_0) = -\frac{V_{REF}}{2^4}(d_3 2^3 + d_2 2^2 + d_1 2^1 + d_0 2^0)$$



对于n位的权电阻网络D/A转换器：

$$V_O = -\frac{V_{REF}}{2^n}(d_{n-1}2^{n-1} + d_{n-2}2^{n-2} + \cdots + d_1 2^1 + d_0 2^0)$$

特点：结构比较简单，所用的电阻元件数很少。

缺点：各个电阻的阻值相差较大，尤其在输入信号的位数较多时，这个问题就更加突出。

b. 倒T形电阻网络D/A转换器



当某位数码为1时，相应的开关将电阻接到运算放大器的反相输入端（求和点虚地）；当某位数码为0时，相应的开关将电阻接到运算放大器的同相输入端（地）。

$$I=\frac{V_{REF}}{R}\qquad i_{\Sigma}=\frac{I}{2}d_3+\frac{I}{4}d_2+\frac{I}{8}d_1+\frac{I}{16}d_0$$

$$V_O=-i_{\Sigma}R=-\frac{V_{REF}}{2^4}(d_3 2^3+d_2 2^2+d_1 2^1+d_0 2^0)$$



对于n位输入的倒T形电阻网络D/A转换器：

$$V_O=-\frac{V_{REF}}{2^n}(d_{n-1}2^{n-1}+d_{n-2}2^{n-2}+\cdots+d_1 2^1+d_0 2^0)$$

倒T形电阻网络D/A转换器的特点：

(1) 电阻种类少，只有R和$2R$两种，有利于提高制作精度；

(2)模拟开关在地和虚地之间转换，不论开关状态如何，各支路的电流始终不变，因此不需要电流建立时间；

(3) 各支路电流直接流入运算放大器的输入端，不存在传输时间差，因而提高了转换速度，并减小了动态过程中输出集成端可能出现的尖峰脉冲。

c. 集成D/A转换器及主要技术参数

(1) 集成D/A转换器



*AD*7520 的电路的输入为10 位二进制数，芯片内只含倒T形电阻网络、*CMOS* 电流开关和反馈电阻R(10*K*)。

设基准电压$V_{REF}=-10V$，则$I=-10V/10k\Omega=-1mA$

当输入数字量$d_9d_8\cdots d_0$均为1时，输出电压

$$V_O=-\frac{-10}{2^{10}}\times(2^{10}-1)=9.96V\approx10V$$

当输入数字量$d_9d_8\cdots d_0$均为0时，输出电压$V_O=0V$

(2)主要技术参数

①分辨率：

*D/A*转换器的分辨率是指对输出最小电压的分辨能力，定义为最小输出电压V_{LSB}（此时输入数字代码中只有最低有效位为1，其余各位均为0）与最大输出电压V_{OM}（或称满量程输出电压，即此时输入数字代码中各位均为1）之比。

$$\text{分辨率}=\frac{V_{LSB}}{V_{OM}}=\frac{K\cdot1}{K\cdot(2^n-1)}=\frac{1}{2^n-1}$$

如输入数字代码为10位的*AD*7520的分辨率为$\frac{1}{2^{10}-1}=\frac{1}{1023}\approx0.001$

此时若输出模拟电压满量程为$10V$，则其能够分辨的最小电压为$\frac{1}{1023}\times10V\approx0.01V$。

②转换误差：

转换误差表示实际的*D/A*转换特性与理想转换特性之间的最大偏差。转换误差一般用最低有效位的倍数表示。例如，转换误差为$\frac{1}{2}LSB$，表示输出模拟电压与理论值之间的绝对误差等于当输入为$00\cdots01$时的输出电压的一半。

转换误差也可以用输出电压满量程*FSR*（*Full Scale Range*的缩写）的百分数表示。

③转换速度：

通常用建立时间t_{set}来定量描述*D/A*转换器的转换速度。



其定义为：从输入的数字量发生突变开始，直到输出电压进入与稳态值相差$\pm\frac{1}{2}LSB$范围以内的这段时间，如图所示。

因为输入数字量的变化越大，建立的时间就越长，所以一般产品说明中给出的都是输入从全1跳变为全1（或全1跳变为全1）时的建立时间。例如，$AD7520$的建立时间小于$500ns$。目前在不包括运算放大器的单片集成D/A转换器中，建立时间最短的可达到$0.1\mu s$以内，在包含运算放大器的集成D/A转换器中，建立时间最短的可达$1.5\mu s$以内。

题 1. 将数字信号转换成模拟信号的器件称为 _____。

答案：D/A转换器。

题 2. 数/模转换器的分辨率取决于（ ）。

A. 输出的模拟电压的大小，输出的模拟电压越高，分辨率越高

B. 参考电压U_R的大小，U_R越大，分辨率越高

C. 输入的二进制数字信号的位数，位数越多，分辨率越高

D. 以上都不对

答案：C。

题 3. 在10位D/A转换器中，其分辨率是（ ）。

A. $\frac{1}{10}$ B. $\frac{1}{1024}$ C. $\frac{1}{1023}$ D. $\frac{1}{2}$

解：$\frac{1}{2^{10}-1}=\frac{1}{1024-1}=\frac{1}{1023}$

答案：C。

题 4. 对于倒T型电阻网络D/A转换器，其电阻网络中只有_____两种阻值的电阻。

答案：R和$2R$。

题 5. 已知$R=10k\Omega, V_{REF}=5V$，当某位数字量D_1为1时，开关S_1按地；D_1为1时，开关S_1接运放反相输入端。试求：(1)输出V_O的一般表达式；(2)当$D_3D_2D_1D_0=0101$时，$V_O=?$；(3)最小分辨率是多少？



解：（1）$V_O=-\frac{V_{REF}}{2^4}(D_3 2^3+D_2 2^2+D_1 2^1+D_0 2^0)$

（2）当$D_3D_2D_1D_0=0101$时，

$$V_O=-\frac{5}{2^4}(0\times 2^3+1\times 2^2+0\times 2^1+1\times 2^0)$$

$$=-\frac{5}{16}(4+1)$$

$$=-\frac{25}{16}V$$

（3）$\frac{1}{2^4-1}=\frac{1}{15}$

2. *A/D* 转换器

A/D 转换器的功能是将输入的模拟量转换成数字量进行输出。由于输入的模拟量在时间上和幅度上都是连续的，而转换后输出的数字量在时间上和数值上都是不连续(离散)的，因此，要将模拟量变为数字量，首先要按一定的时间间隔取模拟电压值，此过程称为取样，而且还要将取样下来的电压保持一段时间，以便进行转换。取样和保持的功能常用一个电路来实现，叫做取样保持电路。取样保持下来的电压是时间上离散的模拟电压，它的幅度仍然是任意的，而要用数字量来表示，只能用0和1的各种组合来实现。由于数字量的位数是有限的，只能表示有限个数值(n位数字量只能表示2^n个数值)，因此，用数字量来表示幅度上可以连续取值的模拟量时，就有一个类似于四舍五入的取整问题，取整的过程称

为量化。量化后的电压还必须用代码来表示,以便于数字系统进行传输和处理,这个过程称为编码。这些代码便是*A/D*转换器的输出信号。

因此,一个完整的*A/D*转换过程,通常要经过取样和保持、量化和编码过程。

1)取样和保持

取样是将时间上连续变化的模拟量转换成时间上离散的模拟量的过程。取样过程可以用图1(*a*)所示的框图来描述 。图1(*c*)所示的$S(t)$为取样控制信号，简称取样信号，它是一串脉宽为t_W、周期为T_S的脉冲信号，用来控制图1(*a*)中的模拟开关，显然，在取样脉冲到来的t_W期间，开关接通，输出等于输入；而在T_S-t_W时间，开关断开，输出等于0。V_i经开关取样后，其输出信号V_S的波形如图1(*d*)所示。

为了使取样输出信号能不失真地复现原来的输入信号，取样信号必须有足够高的频率。根据取样定理，取样频率必须满足：

$$f_s \geq 2f_{imax}$$

式中，f_s为取样信号的频率，即取样频率；f_{imax}为输入模拟信号中最高频率分量的频率。

由于取样输出的脉冲宽度很窄，而紧接在后面的*A/D*转换器又需要一定的转换时间，所以需要在取样电路后接一个保持电路，将t_W时间内采集到的模拟信号暂时保存起来，直到下一个取样脉冲的到来，从而为后面的量化、编码提供一个稳定的输入信号。



(*a*)取样电路框图



(*b*)输入的模拟信号



(*c*)取样脉冲



(*d*)取样后的信号

图1　取样保持过程



(*e*)取样保持

通常取样和保持是由取样保持电路来实现的，如图2所示，图中，场效应管*VT*作为模拟开关，受取样信号$S(t)$控制，电容*C*为保持电路；运算放大器接成跟随器，起缓冲隔离作用。在取样信号$S(t)$高电平持续时间t_W内，*VT*导通，输入模拟信号V_i经*VT*向*C*充电。假定电容*C*的充电时间常数远小于t_W，则电容*C*上的电压V_C在t_W时间内，完全能跟上V_i的变化，因而跟随器的输出V_O也就跟得上V_i的变化。取样脉冲结束时，*VT*截止。如果*VT*的截止电阻和跟随器的输入电阻都足够大，电容*C*上的电压V_C就能保持到下一个取样脉冲到来之前基本不变。当下一个取样脉冲到来时，*VT*又导通，V_C重新跟随V_i的变化，自然V_O也就又跟随V_i的变化。经过一串取样脉冲作用后，取样保持电路的输出信号V_O如图1(*e*)所示。波形中出现的5个幅度“平台”，分别等于t_1~t_5时刻V_i的瞬时值，也就是要转换成数字量的取样值。



图2 取样保持电路

2)量化

把取样保持电路的输出信号用单位量化电压的整数倍表示。一般有两种方法：只舍不入、有舍有入。

a. 只舍不入：

取量化单位$\triangle = V_m/2^n$

0－△之间的模拟电压归并到0△

△－2△之间的模拟电压归并到1△

⋮

此方法产生的最大量化误差为△

输入信号	二进制代码	代表的模拟电压
$1V$	111	$7\triangle = 7/8V$
$7/8V$	110	$6\triangle = 6/8V$
$6/8V$	101	$5\triangle = 5/8V$
$5/8V$	100	$4\triangle = 4/8V$
$4/8V$	011	$3\triangle = 3/8V$
$3/8V$	010	$2\triangle = 2/8V$
$2/8V$	001	$1\triangle = 1/8V$
$1/8V$	000	$0\triangle = 0$
0		

b. 有舍有入：

取量化单位$\triangle = 2V_m/(2^{n+1}-1)$

$0-\triangle/2$ 之间的模拟电压归并到$0\triangle$

$\triangle/2-3\triangle/2$ 之间的模拟电压归并到$1\triangle$

⋮

此方法产生的最大量化误差为$\triangle/2$

输入信号	二进制代码	代表的模拟电压
$1V$	111	$7\triangle = 13/15V$
$13/15V$	110	$6\triangle = 11/15V$
$11/15V$	101	$5\triangle = 9/15V$
$9/15V$	100	$4\triangle = 7/15V$
$7/15V$	011	$3\triangle = 5/15V$
$5/15V$	010	$2\triangle = 3/15V$
$3/15V$	001	$1\triangle = 1/15V$
$1/15V$	000	$0\triangle = 0$
0		

3)编码：把量化的结果用二进制代码表示。

4) *A/D* 转换器分类：

直接 *A/D* 转换器 { 逐次比较型*A/D* 转换器
并行比较型*A/D* 转换器

直接 *A/D* 转换器 { 双积分型*A/D* 转换器
电压频率转换型*A/D* 转换器

a. 逐次逼近型 *A/D* 转换器

逐次逼近型 *A/D* 转换器是直接 *A/D* 转换器的一种电路，其转换过程类似天平称物体重量的过程。天平的一端放着被称的物体，另一端加砝码。所加各砝码的重量是按二进制关系设置的，即一个比一个重量小一半。称重时，将各种重量的砝码从大到小逐一放在天平上加以试探，经天平比较加以取舍，直到天平基本平衡为止。这样，就以一系列二进制码的重量之和表示了被称物体的重量。

逐次逼近型 *A/D* 转换器原理框图如图3所示，主要由电压比较器、*D/A* 转换器、控制逻辑、逐次逼近寄存器和输出缓冲器等部分组成。



图3 逐次逼近型 *A/D* 转换器原理框图

转换开始前先将寄存器清零。转换控制信号V_S变为高电平时开始转换，时钟信号首先将寄存器的最高位置为1，其他位置0，使寄存器的输出为$100\cdots00$。该数字被*D/A*转换器转换称相应的模拟电压V_R，并送至比较器与输入信号V_i进行比较。如果$V_R > V_i$，说明数字过大了，则这个1应去掉；如果$V_R < V_i$，说明数字还不够大，这个1应该保留。然后再按同样的方法将次高位置1，并比较V_R与V_i的大小以确定这一位的1是否应当保留。这样逐位比较下去，直到最低位比较完为止。这时寄存器中所存的数码就是所求的输出数字量。

下面以图4所示的3位逐次逼近型 *A/D* 转换器为例做进一步说明。



图4　3位逐次逼近型A/D转换器

该电路由5部分组成：

(1) 3位D/A转换器。其作用是按不同的输入数码产生一组相应的比较电压V_R。在这里

$$V_R = -\frac{V_{REF}}{2^3}(d_2\times 2^2 + d_1\times 2^1 + d_0\times 2^0)$$

(2) 电压比较器A。将输入信号V_i与比较电压V_R进行比较，V_i是由取样保持电路提供的取样电压值。当$V_i \geqslant V_R$时，比较器的输出$C_O = 1\left(\overline{C_O} = 0\right)$；当$V_i < V_R$时，$C_O = 0\left(\overline{C_O} = 1\right)$。$C_O$和$\overline{C_O}$端分别连接各$JK$触发器的$J$端和$K$端。

(3) 4节拍脉冲发生器。它产生4个节拍的负向节拍脉冲$CLK0 - CLK3$，如图5所示。由这4个节拍脉冲控制其他电路完成逐次比较。

图5　4节拍脉冲发生器输出波形



(4) *JK* 触发器。其作用是在节拍脉冲 $CLK0-CLK3$ 的控制下，记忆每次比较的结果，并向3位 *D/A* 转换器提供输入数码。

(5) 寄存器。它由3个上升沿触发的 *D* 触发器组成，在节拍脉冲的触发下，记忆最后比较的效果，并行输入二进制代码。

上述分析过程中采用的是只舍不入的量化方法，如 $V_{REF}=8V$，取样电压值 $V_i=4.8V$ 时，其转换结果 $D_2D_1D_3=100$，量化值为 $4\Delta=4V$，偏差 $0.8V$。

为了减少量化误差，应采用有舍有入的量化方法。可以采用在3位 *D/A* 转换器的输出级加一个偏移电路的方法。



4节拍脉冲发生器

b. 双积分型 *A/D* 转换器

双积分型 *A/D* 转换器是常用的一种间接 *A/D* 转换器，它首先将输入的模拟电压信号转换成与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲计数，计数的结果就是正比于输入模拟电压的数字信号。图6是双积分 *A/D* 转换器的原理框图。

转换开始前，转换控制信号 $V_S=0$，将计数器清零，并接通开关 S_0，使积分电容 *C* 完全放电，同时开关 S_1 合到输入信号 V_i 一侧。

$V_S=1$ 时开始转换，转换操作分两步进行：

(1) 第一次积分阶段，S_0 断开，积分器对 V_i 进行固定时间 T_1 的积分。积分结

束时积分器的输出电压为：$V_O=\frac{1}{C}\int_0^{T_1}-\frac{V_1}{R}dt=-\frac{T_1}{RC}V_i$，上式说明，在$T_1$固定的条件下积分器的输出电压$V_O$与输入电压$V_i$成正比。



图6 双积分A/D转换器的原理框图

(2)第二次积分阶段，令开关S_1转接至基准电压$-V_{REF}$一侧，积分器向相反方向积分。如果积分器的输出电压上升到零时所经过的积分时间为T_2，则有：

$$V_O=\frac{1}{C}\int_0^{T_2}\frac{V_{REF}}{R}dt-\frac{T_1}{RC}V_i=0$$

故得到：

$$\frac{T_2}{RC}V_{REF}=\frac{T_1}{RC}V_i,\quad T_2=\frac{T_1}{V_{REF}}V_i$$

上式表明，反向积分到$V_O=0$的这段时间T_2与输入信号V_i成正比。令计数器在T_2这段时间里对周期为T_C的时钟脉冲CLK计数，则计数结果也一定与V_i成正比。若用D表示计数结果的数字量，则有

$$D=\frac{T_2}{T_C}=\frac{T_1}{T_CV_{REF}}V_i$$

若式中$T_1=NT_C$，即取T_1为T_C的整数倍，可以得到

$$D=\frac{N}{V_{REF}}V_i$$

图7为双积分A/D转换器的电压波形示意图，从这个波形图上可以直观地看到上述结论的正确性。当V_i取两个不同的值V_{i1}和V_{i2}时，反向积分时间T_2和$\overline{T_2}$

也不相同，且时间的长短与V_i的大小成正比。所以在T_2和$\overline{T_2}$期间，计数器所计固定频率脉冲CLK的脉冲数目也必然与V_i成正比。



图7 双积分A/D转换器的电压波形示意图

为了实现对上述双积分过程的控制，可以用下图所示的逻辑来完成。



此时，$T_1 = 2^n T_C$，则$D = \dfrac{2^n}{V_{REF}} V_i$

5)主要技术参数

a.分辨率

*A/D*转换器的分辨率用输出二进制（或十进制）数的位数表示，它说明*A/D*转换器对输入信号的分辨能力。在最大输入电压一定时，*A/D*转换器的输出位数越多，量化的阶梯越小，分辨率也就越高。例如，设输入模拟电压满量程为$10V$，则8位的*A/D*转换器可以分辨的最小输入电压是$10/2^8 = 39.06\,mV$。而10位的*A/D*转换器可以分辨的最小输入电压是$10/2^{16} = 9.76\,mV$。

b.转换误差

转换误差通常以相对误差的形式给出，它表示*A/D*转换器实际输出的数字量和理想输出数字量之间的差别，并用最低有效位的倍数表示。例如，给出相对误差$< \pm \dfrac{1}{2} LSB$，这就表明实际输出的数字量和理论上应当得到的输出数字量之间的误差小于最低有效位的半个字。

c.转换速度

转换速度用完成一次*A/D*转换器转换所需的时间来表示。转换时间是指*A/D*转换器从接到转换控制信号开始到输出端得到稳定的数字信号所经过的时

间。*A/D* 转换器的转换速度主要取决于转换电路的类型，不同类型 *A/D* 转换器的转换速度相差甚远。例如大多数逐次逼近型 *A/D* 转换器产品的转换时间都在 10~100μs 之间，目前使用的双积分型 *A/D* 转换器的转换时间多在数十毫秒至数百毫秒之间。

在实际应用中应从系统数据总的位数、精度要求、输入模拟信号的范围，以及输入信号极性等方面综合考虑 *A/D* 转换器的选用.

题 1. *A/D* 转换器一般需要经过_____、_____、_____、_____4个过程。

答案：采样、保持、量化、编码。

题 2. 在 *A/D* 转换过程中，将一个时间上连续变化的模拟量，转换为时间上断续（离散）的模拟量的过程称为（　）。

A. 采样　　*B*. 保持　　*C*. 量化　　*D*. 编码

答案：*A*。

题 3. *A/D* 转换器的类型有_____、_____和双积分型。

答案：逐次比较型、并行比较型。

题 4. 速度最快的 *A/D* 转换器是（　）电路。

A. 并行比较型　　*B*. 串行比较型　　*C*. 并-串型比较型　　*D*. 逐次比较型

答案：*A*。

题 5. 衡量 *A/D* 转换器性能的两个重要指标是：_____和_____。

答案：分辨率、转换误差。

课时二十一　练习题

1. 在数模转换电路(*DAC*)中，$R-2R$倒T型网络的特点是：从每一个节点向左看的二端网路等效电阻均为_____。

2. 5位输出的*D/A*转换器精度是（　　）。

A. $\frac{1}{10}$　　*B*. $\frac{1}{5}$　　*C*. $\frac{1}{31}$　　*D*. $\frac{1}{32}$

3. 输入至少（　　）位数字量的*D/A*转换器分辨率可达千分之一。

A. 9　　*B*. 10　　*C*. 11　　*D*. 12

4. 12位*D/A*转换器的分辨率为（　　）。

A. $\frac{1}{2^{12}}$　　*B*. $\frac{1}{2^{11}}$　　*C*. $\frac{1}{2^{11}-1}$　　*D*. $\frac{1}{2^{12}-1}$

5. 图示例T型电阻网络*D/A*转换图，已知$R=10k\Omega, V_{REF}=10V$。当$D_1=0$时，开关接地；当$D_1=1$时，开关接入运放。试求：（1）参考电源提供的I；（2）当输入数字量$D_3D_2D_1D_0=1011$时，输出电压V_O的大小。



题 5

6. 在进行*A/D*转换时，必须将取样电压表示为某个最小数量单位的整数倍，这个转化过程称为（　　）。

A. 滤波　　*B*. 取样　　*C*. 量化　　*D*. 编码

7. 以下哪项不属于一般*A/D*转换过程的步骤（　　）。

A. 取样　　*B*. 保持　　*C*. 翻转　　*D*. 量化

8. *A/D*转换器的转换精度一般用（　　）来描述。

A. 转换速度　　*B*. 分辨率和转换误差　　*C*. 温度系数　　*D*. 参考电压

答案解析 请扫码

恭喜你完成本课程学习!

领取练习题答案

&配套课程等资料

请关注公众号【蜂考】

一起学习，答疑解惑

请加入蜂考学习交流群