--- ○--- ○

学　　院

专业班级

学　　号

姓　　名

---

…… 线封密卷评 …… 理处分0 按绩成试考者违，息信生考写填准不外线封密，题答要不内线封密 …… 线封密卷评 ……

# 中南大学考试试卷

时间 110 分钟

| 题　号 | 一 | 二 | 三 | | | | | 合计 |
|---|---|---|---|---|---|---|---|---|
| 得　分 | | | | | | | | |
| 评卷人 | | | | | | | | |

**2013 ~2014** 学年一学期大规模集成电路设计课程试题　**32** 学时，开卷，总分 **100** 分，占总评成绩 **70** %

| 得　分 | |
|---|---|
| 评卷人 | |

一、填空题（本题 40 分，每个空格 1 分）

1. 所谓集成电路，是指采用 _____，把一个电路中所需的二极管、_____、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 _____ 或介质基片上一同制作出来，形成完整电路，然后 _____ 在一个管壳内，成为具有特定电路功能的微型结构。

2. 请写出以下与集成电路相关的专业术语缩写的英文全称：

ASIC：_____

ASSP: _____

LSI：_____

3. 同时减小 _____、_____ 与 _____，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短 MOSFET 尺寸是 VLSI 发展的趋势。

4. 大规模集成电路的设计流程包括：需求分析、_____ 设计、体系结构设计、功能设计、_____ 设计、可测性设计、_____ 设计等。

5. 需求规格详细描述系统顾客或用户所关心的内容，包括 _____ 及必须满足的 _____。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 _____ 的方式体现出来。

6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模 / 性能、_____、_____、_____ 等确定实现方法。

7. 体系结构设计的三要素为：_____、_____、_____。

8. 高位综合是指从 _____ 描述自动生成 _____ 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 _____，而且可以生成在面积、性能、功耗等方面表现出色的电路。

9. 逻辑综合就是将 _____ 变换为 _____，根据 _____ 或 _____ 进行最优化，并进行特定工艺单元库 _____ 的过程。

10. 逻辑综合在推断 RTL 部品时，将值的变化通过时钟触发的信号推断为 _____，

下生成‘ Z’的信号推断为 _____，将其它的推断为 _____。

11. 构造化法是目前可测性设计的主要方法，可以细分为： _____法、边界扫描测试法、 _____法、静止电源电流法。

12. 布局布线的步骤分为： _____、电源布线、 _____、时钟布线、等。

13. 为了进行时序验证、 功耗验证、 信号完整性验证及电子迁移性验证， 需要从版图结果中提取 _____。

| 得分 | |
|---|---|
| 评卷人 | |

二、选择题（可多选，每题 2 分，合计 40 分）

1. 集成电路进入纳米尺寸时代后，将面临以下主要挑战 ：

（ ）

A. 漏电流增大导致总功耗增加 ； B. 栅极氧化膜厚度接近物理极限；

C. 电路规模增大导致动态功耗增加 ； D. 配线延迟不能相应降低从而影响性能 ；

2. 以下哪几项是集成电路制作工艺的 ？

（ ）

A. SOP； B. BCD； C. BMOS； D. CMOS； E. BiMOS； F. BCG

3. MOSFET的温度特性体现为：

（ ）

A. 温度升高，载流子迁移率升高，跨导升高，阀值电压升高；

B. 温度升高，载流子迁移率升高，跨导下降，阀值电压下降；

C. 温度升高，载流子迁移率下降，跨导下降，阀值电压升高；

D. 温度升高，载流子迁移率下降，跨导下降，阀值电压下降；

4. 关于 CMOS反相器，以下描述中哪些是正确的？

（ ）

A. $V_{tn} \le V_i \le ? V_{dd}$， NMOS导通，等效于电流源， PMOS等效于非线性电阻；

B. $V_i \approx ? V_{dd}$， NMOS和 PMOS都处于饱和区，等效于非线性电阻；

C. $V_{dd}/2 \le V_i \le V_{dd}/2 + V_{tp}$, PMOS 导通，等效于电流源， NMOS等效于非线性电阻；

D. $V_i \ge V_{dd} + V_{tp}$ ,NMOS导通， PMOS截止；

5. 以下哪些描述符合通用性设计七原则？

（ ）

A. 无论使用者的经验、文化水平、语言技能、使用时的注意力集中程度如何，都能容易地理解设计物的使用方式。

B. 设计物对于不同能力的人们来说都是有用而适合的。

C. 提供合适的尺度和空间以便于接近、到达、操控和使用，无论使用者的生理尺寸、体态和动态。

D. 设计物应该降低由于偶然动作和失误而产生的危害及负面后果。

6. 以下哪些为微处理器 IP 必须具备的功能？

(　　)

A. Fetch; B. Decode;　　C. Execute; D. Encode; E. Writeback; F.Compile;

7. 以下关于设计抽象度的描述中，哪些是正确的？

(　　)

A. 算法级描述决定系统的实施方式（体系结构、算法）　　；

B. 门级描述是基于基本元件（　AND/OR/NOT/FF等）的电路设计；

C. 门级描述决定硬件的处理方式（数据电路与控制电路）　　；

D. RTL 描述包括时钟级的时序设计；

8. 以下描述比较不同抽象度设计的仿真速度，哪些是正确的？

(　　)

A. 算法级 >门级 >RTL级；　　B. RTL　　级>门级 >算法级；

C. 门级 >算法级 >RTL级；　　D.　　算法级 >RTL级>门级；

9. 以下关于逻辑综合的描述，哪些是正确的？　　(　　)

A. 逻辑综合的结果是唯一的；

B. 逻辑综合技术可分为生成顺序电路和生成组合电路两类；

C. 布尔逻辑公式的简化一般与制造工艺无关。

D. 同一逻辑可以由多种电路实现，逻辑综合则选择与面积、延迟时间、功耗等要求最接近的电路。

10. 以下问题描述中，哪些有可能通过可测性设计发现？

(　　)

A. 制造误差；　B.　性能问题；　C.　制造故障；　D.　功能未满足顾客的需求；

11. 以下关于可测性设计的描述中，哪些是正确的？

(　　)

A. 可测性设计就是在设计阶段考虑测试因素，牺牲一部分芯片面积换得测试的容易化　　；

B. 可测性设计使用自动生成工具　　（ATPG），易于生成故障覆盖率高的测试模式。

C. 可测性设计由于增加了设计负荷，将一定导致芯片整体开发成本的增加。

D. 可观察性与可控制性是衡量可测性设计的两个尺度。

12. 以下描述与可测性设计的设计制约相关，哪些是正确的？

（　　）

A. 禁止使用循环组合电路；

B. FF 的时钟信号必须能够从外部端口直接控制。

C. FF 的复位信号必须能够从外部端口直接控制。

D. 扫描测试时，　RAM和内核需要分开进行设计。

13. 在以下关于内建自测试法的描述中，哪些是正确的？

(　　)

A. 由于内嵌测试模式发生器，不需要额外生成测试模式；

B. 由于只输出 GO/NOGO 故障分析很困难；

C. 由于内嵌测试输出评估部，不需要高价测试设备，可降低成本；

D. 不可用于 Burn-In 测试；

14. SOC 设计采用基于 IP 分离的可测性设计，具体的实现手段有：

（　　）

A. Distributed BIST;　　B. Direct Access;

C. Test Bus;　　D. Boundary Scan;

15. 以下时间因素中，会对电路最终的工作频率产生影响的有：

（　　）

A. clock skew;　　B. 组合电路的最大延迟；

C. FF 的 Setup 时间；　　D. FF 的 Hold 时间；

16. 以下属于版图设计的验证科目有：

（　　）

A. DRC；　B. LVS;　C. 时序验证；　D. 信号完全性

17. 在以下关于布局布线算法的描述中，哪些是正确的？

(　　)

A. 是一种高速计算近似值的算法；

B. 是在实际可行的时间内计算布局布线最优解的算法；

C. 是求局部最优解的算法；

D. 为了让近似值接近最优解，有必要改变执行条件（初解、控制参数）多次进行重新计算；

18. 在以下关于布局布线的描述中，哪些是正确的？

(　　)

A. 布线分全局布线与详细布线两个阶段，决定布线途径；

B. 当某个布线变为不可能时，确定并拆除成为其障碍物的布线群，进行重新布线，使其不再成为其它布线的障碍；

C. 基于阶层的布局设计包括自顶向下的布图规划和自下向上的模块布局；

D. 自顶向下的布图规划包括对阶层模块进行面积预估、确定 aspect 比、放置模块及模块间时间制约的分割；

19. 以下属于光刻工艺的为：

(　　)

A. 光刻胶涂覆；　B. 曝光；　C. 显影；　D. 腐蚀；

20. 以下为封装外型的为：

(　　)

A. DIP ；　B.QFP ；　C. BGA ；　D. CSP ；

| 得分 | |
|---|---|
| 评卷人 | |

三． 以下代码描述了 4 位到 2 位的解码器模块 DEC（具体见以下注释） 。请使用 Verilog HDL 描述语言写出能满足下列条件的测试平台模块 testbench ：1.DEC 作为 testbench 的子模块，所有输入信号都由 testbench 生成并供给； 2. 输入信号 din 必须随机生成； 3. 必须在 testbench 内部自动判定 DEC输出信号 dout 正确与非； 4. 能够将波形保存至文件。 (20 分)

```
// decoder:  din                dout
//                1xxx          11
//                01xx          10
//                001x          01
//                000x          00

module DEC(clk, rstn, din, dout);
input       clk, rstn;
input       [3:0]       din;
output      [1:0]       dout;

reg         [1:0]       dout;
always@(posedge clk or negedge rstn)
begin
        if (!rstn)
                dout <= 2'b00;
        else if (din[3] == 1'b1)
                dout <= 2'h3;
        else if (din[2] == 1'b1)
                dout <= 2'h2;
        else if (din[1] == 1'b1)
                dout <= 2'h1;
        else if (din[0] == 1'b1)
                dout <= 2'h0;
end
endmodule
```

# 2011-2012 学年第一学期《大规模集成电路》期末考试答案

## 一． 填空题（每个空格 1 分，共 40 分）

1. 半导体工艺，晶体管，半导体晶片，封装。

2. ASIC ：Application Specific Integrated Circuits

   ASSP：Application Specific Standard Products

   LSI ：Large Scale Integrated Circuits

3. L， $t_{ox}$， W

4. 系统，逻辑，版图（或软件）

5.系统功能，制约，黑盒子。

6. 量产规模，弹性设计要求，开发周期。

7. 建模，探索，细化。

8. 算法级， RTL 级，开发周期

9. RTL 描述，门电路，面积，延迟，映射

10. D-FF， Latch，三状态门，组合电路

11. 扫描测试法，内建自测试法

12. 布图规划，布局（设计） ，布线（设计）

13. 布线寄生参数

## 二． 选择题（每题 2 分，共 40 分）

| | | | | |
|---|---|---|---|---|
| 1. A,B,D | 2.B,D | 3.D | 4.A,C,D | 5.A,B,C,D |
| 6.A,B,C,E | 7.A,B,D | 8.D | 9.B,C,D | 10. A,C |
| 11. A,B,D | 12. A,B,C,D | 13. A,B,C | 14.B,C,D | 15. A,B,C,D |
| 16.A,B,C,D | 17.A,C,D | 18.A,B,C,D | 19.A,B,C,D | 20.A,B,C,D |

## 三、问答题（ **20** 分）

答题要点包括： 对大规模集成电路领域及相关产业的认识； 对这门课程的讲授内容及讲解方式的看法及建议，好的可行性建议可以适当加分。

--- ○--- ○

学　　院

专业班级

学　　号

姓　　名

---

…… 线封密卷评 …… 理处分0 按绩成试考者违，息信生考写填准不外线封密，题答要不内线封密 …… 线封密卷评 ……

# 中南大学考试试卷

时间 110 分钟

| 题　号 | 一 | 二 | 三 | | | | | 合计 |
|---|---|---|---|---|---|---|---|---|
| 得　分 | | | | | | | | |
| 评卷人 | | | | | | | | |

**2013 ~2014** 学年一学期大规模集成电路设计课程试题　**32** 学时，开卷，总分 **100** 分，占总评成绩 **70** %

| 得　分 | |
|---|---|
| 评卷人 | |

一、填空题（本题 40 分，每个空格 1 分）

3. 所谓集成电路，是指采用半导体工艺，把一个电路中所需的 _____、_____、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 _____ 或介质基片上一同制作出来，形成完整电路，然后 _____ 在一个管壳内，成为具有特定电路功能的微型结构。

4. 集成电路按照应用领域可以分为：_____、_____、_____ 与模拟集成电路。

3. 同时减小 _____、_____ 与 _____，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短 MOSFET 尺寸是 VLSI 发展的趋势。

4. 大规模集成电路的设计流程包括：需求分析、系统设计、_____ 设计、设计、逻辑设计、可测性设计、_____ 设计等。

5. 需求规格详细描述系统顾客或用户所关心的内容，包括 _____ 及必须满足的 _____。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 _____ 的方式体现出来。

6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模 / 性能、_____、_____、_____ 等确定实现方法。

7. 体系结构设计的三要素为：_____、_____、_____。

8. 高位综合是指从 _____ 描述自动生成 _____ 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 _____，而且可以生成在面积、性能、功耗等方面表现出色的电路。

9. 逻辑综合就是将 _____ 变换为 _____，根据 _____ 或 _____ 进行最优化，并进行特定工艺单元库 _____ 的过程。

10. 逻辑综合在推断 RTL 部品时，将值的变化通过时钟触发的信号推断为 _____，将与时钟无关但某个条件下保持值不变的信号推断为 _____，将某个条件下生成 ‘ Z ’ 的信号推断为 _____，将其它的推断为 _____。

11. 构造化法是目前可测性设计的主要方法，可以细分为：_____法、边界扫描测试法、_____法、静止电源电流法。

12. 布局布线的步骤分为：_____、电源布线、_____、时钟布线、等。

13. 为了进行时序验证、功耗验证、信号完整性验证及电子迁移性验证，需要从版图结果中提取_____。

| 得分 | |
|---|---|
| 评卷人 | |

二、选择题（可多选，每题 2 分，合计 40 分）

2. 集成电路进入纳米尺寸时代后，将面临以下主要挑战：（ ）

A. 漏电流增大导致总功耗增加；B. 栅极氧化膜厚度接近物理极限；

C. 电路规模增大导致动态功耗增加；D. 配线延迟不能相应降低从而影响性能；

2. 以下哪几项是集成电路制作工艺的？

（ ）

A. SOP; B. BCD; C. BMOS; D. CMOS; E. BiMOS; F. BCG

3. MOSFET的温度特性体现为：

（ ）

A. 温度升高，载流子迁移率升高，跨导升高，阀值电压升高；

B. 温度升高，载流子迁移率升高，跨导下降，阀值电压下降；

C. 温度升高，载流子迁移率下降，跨导下降，阀值电压升高；

D. 温度升高，载流子迁移率下降，跨导下降，阀值电压下降；

4. 关于 CMOS 反相器，以下描述中哪些是正确的？

（ ）

A. $V_{tn} \le V_i \le V_{dd} - |V_{tp}|$，NMOS 导通，等效于电流源，PMOS 等效于非线性电阻；

B. $V_i \approx V_{dd}$，NMOS 和 PMOS 都处于饱和区，等效于非线性电阻；

C. $V_{dd}/2 \le V_i \le V_{dd}/2 + V_{tp}$，PMOS 导通，等效于电流源，NMOS 等效于非线性电阻；

D. $V_i \ge V_{dd} + V_{tp}$，NMOS 导通，PMOS 截止；

5. 以下哪些描述符合通用性设计七原则？

（ ）

A. 无论使用者的经验、文化水平、语言技能、使用时的注意力集中程度如何，都能容易地理解设计物的使用方式。

B. 设计物对于不同能力的人们来说都是有用而适合的。

C. 提供合适的尺度和空间以便于接近、到达、操控和使用，无论使用者的生理尺寸、体态和动态。

D. 设计物应该降低由于偶然动作和失误而产生的危害及负面后果。

6. 以下哪些为微处理器 IP 必须具备的功能？

（ ）

A. Fetch; B. Decode;　　C. Execute; D. Encode; E. Writeback; F.Compile;

7. 以下关于设计抽象度的描述中，哪些是正确的？

(　　)

A. 算法级描述决定系统的实施方式（体系结构、算法）　　；

B. 门级描述是基于基本元件（　AND/OR/NOT/FF等）的电路设计；

C. 门级描述决定硬件的处理方式（数据电路与控制电路）　　；

D. RTL 描述包括时钟级的时序设计；

8. 以下描述比较不同抽象度设计的仿真速度，哪些是正确的？

(　　)

A. 算法级 >门级 >RTL级；　　B. RTL　　级>门级 >算法级；

C. 门级 >算法级 >RTL级；　　D.　　算法级 >RTL级>门级；

9. 以下关于逻辑综合的描述，哪些是正确的？　　(　　)

A. 逻辑综合的结果是唯一的；　　B.　　逻辑综合技术可分为生成顺序电路和生成组合电路两类；

C. 布尔逻辑公式的简化一般与制造工艺无关。

D. 同一逻辑可以由多种电路实现，逻辑综合则选择与面积、延迟时间、功耗等要求最接近的电路。

10. 以下问题描述中，哪些有可能通过可测性设计发现？

(　　)

A. 制造误差；　B.　性能问题；　C.　制造故障；　D.　功能未满足顾客的需求；

11. 以下关于可测性设计的描述中，哪些是正确的？

(　　)

A. 可测性设计就是在设计阶段考虑测试因素，牺牲一部分芯片面积换得测试的容易化　　；

B. 可测性设计使用自动生成工具　　（ATPG），易于生成故障覆盖率高的测试模式。

C. 可测性设计由于增加了设计负荷，将一定导致芯片整体开发成本的增加。

D. 可观察性与可控制性是衡量可测性设计的两个尺度。

12. 以下描述与可测性设计的设计制约相关，哪些是正确的？

（　　）

A. 禁止使用循环组合电路；

B. FF 的时钟信号必须能够从外部端口直接控制。

C. FF 的复位信号必须能够从外部端口直接控制。

D. 扫描测试时，　RAM和内核需要分开进行设计。

13. 在以下关于内建自测试法的描述中，哪些是正确的？

(　　)

A. 由于内嵌测试模式发生器，不需要额外生成测试模式；

B. 由于只输出 GO/NOGO 故障分析很困难；

C. 由于内嵌测试输出评估部，不需要高价测试设备，可降低成本；

D. 不可用于 Burn-In 测试；

14. SOC 设计采用基于 IP 分离的可测性设计，具体的实现手段有：（ ）

A. Distributed BIST; B. Direct Access;

C. Test Bus; D. Boundary Scan;

15. 以下时间因素中，会对电路最终的工作频率产生影响的有：（ ）

A. clock skew; B. 组合电路的最大延迟；

C. FF 的 Setup 时间； D. FF 的 Hold 时间；

16. 以下属于版图设计的验证科目有：（ ）

A. DRC； B. LVS; C. 时序验证； D. 信号完全性

17. 在以下关于布局布线算法的描述中，哪些是正确的？( )

A. 是一种高速计算近似值的算法；

B. 是在实际可行的时间内计算布局布线最优解的算法；

C. 是求局部最优解的算法；

D. 为了让近似值接近最优解，有必要改变执行条件（初解、控制参数）多次进行重新计算；

18. 在以下关于布局布线的描述中，哪些是正确的？( )

A. 布线分全局布线与详细布线两个阶段，决定布线途径；

B. 当某个布线变为不可能时，确定并拆除成为其障碍物的布线群，进行重新布线，使其不再成为其它布线的障碍；

C. 基于阶层的布局设计包括自顶向下的布图规划和自下向上的模块布局；

D. 自顶向下的布图规划包括对阶层模块进行面积预估、确定 aspect 比、放置模块及模块间时间制约的分割；

19. 以下属于光刻工艺的为：

( )

A. 光刻胶涂覆； B. 曝光； C. 显影； D. 腐蚀；

20. 以下为封装外型的为：

( )

A. DIP ； B.QFP ； C. BGA ； D. CSP ；

| 得分 | |
|---|---|
| 评卷人 | |

三． 以下代码描述了 4 位到 2 位的解码器模块 DEC（具体见以下注释） 。请使用 Verilog HDL 描述语言写出能满足下列条件的测试平台模块 testbench ：1.DEC 作为 testbench 的子模块，所有输入信号都由 testbench 生成并供给； 2. 输入信号 din 必须随机生成； 3. 必须在 testbench 内部自动判定 DEC输出信号 dout 正确与非； 4. 能够将波形保存至文件。 (20 分)

```
// decoder:  din                dout
//                1xxx          11
//                01xx          10
//                001x          01
//                000x          00

module DEC(clk, rstn, din, dout);
input       clk, rstn;
input       [3:0]       din;
output      [1:0]       dout;

reg         [1:0]       dout;
always@(posedge clk or negedge rstn)
begin
        if (!rstn)
                dout <= 2'b00;
        else if (din[3] == 1'b1)
                dout <= 2'h3;
        else if (din[2] == 1'b1)
                dout <= 2'h2;
        else if (din[1] == 1'b1)
                dout <= 2'h1;
        else if (din[0] == 1'b1)
                dout <= 2'h0;
end
endmodule
```

## 2012-2013 学年第一学期《大规模集成电路》期末考试答案

### 二． 填空题（每个空格 1 分，共 40 分）

2. 二极管，晶体管，半导体晶片，封装。

2. 存储器，微处理器，逻辑集成电路

3. L，$t_{ox}$，W

4. 系统，逻辑，版图（或软件）

5.系统功能，制约，黑盒子。

6. 量产规模，弹性设计要求，开发周期。

7. 建模，探索，细化。

8. 算法级， RTL 级，开发周期

9. RTL 描述，门电路，面积，延迟，映射

10. D-FF， Latch，三状态门，组合电路

11. 扫描测试法，内建自测试法

12. 布图规划，布局（设计） ，布线（设计）

13. 布线寄生参数

## 二． 选择题（每题 2 分，共 40 分）

1. A,B,D 2.B,D 3.D 4.A,C,D 5.A,B,C,D

6.A,B,C,E 7.A,B,D 8.D 9.B,C,D 10. A,C

11. A,B,D 12. A,B,C,D 13. A,B,C 14.B,C,D 15. A,B,C,D

16.A,B,C,D 17.A,C,D 18.A,B,C,D 19.A,B,C,D 20.A,B,C,D

## 三、问答题（ **20** 分）

答题要点包括以下 5 个要点，每个要点 4 分。

1.DEC 作为 testbench 的子模块，所有输入信号都由 testbench 生成并供给； 2. 输入信号 din 必须随机生成； 3. 必须在 testbench 内部自动判定 DEC输出信号 dout 正确与非； 4. 能够将波形保存至文件。 5.testbench 的整体完成情况，是否存在语法错误。

参考答案：

```
module testbench;
reg             clk, rstn;
reg   [3:0]     din;

wire [1:0]      dout;


dec  DEC(
        .clk(clk),
        .rstn(rstn),
        .din(din),
        .dout(dout)
);

initial begin
```

```
        clk = 1'b1;
        forever #50 clk = !clk;
end

initial begin
        rstn = 1'b0;
        #250;
        rstn = 1'b1;
end

initial begin
        forever begin
                din = $random();
                @(posedge clk);
        end
end

reg   [3:0]         din_reg;
always@(posedge clk or negedge rstn)
begin
        if (!rstn) begin
                din_reg <= 4'b0000;
        end
        else begin
                din_reg <= din;
        end
end

initial begin
        $monitor($stime, ": din = %b, dout = %b", din_reg,dout);
        $dumpfile("sim.vcd");
        $dumpvars(0);
        #10000;
        $stop;
end

reg [1:0]    tmp;
initial begin
```

```
forever begin
        @(posedge clk);
        #5;
        if (din_reg[3] == 1'b1)
                tmp <= 2'h3;
        else if (din_reg [2] == 1'b1)
                tmp <= 2'h2;
                else if (din_reg [1] == 1'b1)
                tmp <= 2'h1;
                else
                tmp <= 2'h0;

                if (tmp!= dout) begin
                $display("Result is wrong!");
                end
        end
end
endmodule
```