实验报告：7nm FinFET 器件几何结构校准

作者：徐子翔　郦查德

2026 年 4 月 8 日

1　实验目的

本次实验旨在利用 GTS TCAD 仿真平台，基于 7nm n 型体硅 FinFET 的图像，完成器件几何结构的初步校准。通过调节 Structure 模块中的物理参数，使仿真生成的 3D 模型与实际工艺形貌相匹配，为后续的电学性能仿真奠定几何基础。

2　实验内容与操作步骤

2.1　环境搭建与版图导入

1. 将模板项目 `N7_TEM_Calibration` 拷贝至工作目录。
2. 在 Structure 模块中打开路径下的 N7 版图文件。
3. 执行 `Create device` 生成初始三维结构并观察各组件空间关系。

2.2　Fin Profile 校准

1. Fin Width 校准：fin width 对应 active fin 底部的宽度，从图中给的两个 fin 对应的宽度后取平均值。
2. Sub Fin 高度校准（srbHeight）：在两个 sub fin 之间最低处画水平切线作为基准，量取其到分界线的长度，按照比例尺等比例缩放得到实际的 sub fin 高度。

3. Active Fin 校准 (finHeight)：量取分界线之间的长度，按照比例尺等比例缩放得到实际的 active fin 高度。

4. Active Fin 倾角（finTopTaperingDeg）与 Sub Fin 倾角 (srbBottomTaperingDeg) 校准：根据截面图，绘制与 4 个侧面相切的斜边，量取 4 个倾角后取平均值作为 active fin 与 sub fin 的倾角。

5. 栅金属高度（contactThickness）校准：按照比例尺可测得 contactThickness = 13.75nm。

6. 栅氧化层（IL 层与 HighK 层）厚度暂设为默认值。



图 1: Fin Profile 截面图

Name	Value
finWidth	7.1e-9 m
substrateUpperHeight	1.0e-7 m
substrateLowerHeight	0.0 m
srbHeight	7.72e-8 m
finHeight	4.96e-8 m
finTopTaperingDeg	1.24
srbBottomTaperingDeg	3.89
oxideThickness	1.0e-9 m
highKThickness	1.5e-9 m

图 2: Fin Profile 参数

2.3 Epi（源漏外延）形貌校准

根据 GtsTechX-Manual，GTS 用 epiGrowExtraTop 和 epiGrowExtraBottom 描述 Epi 的位置和大小，用 epiAspectRatio（即宽长比）描述 Epi 的形状。

epiGrowExtraTop=epiGrowExtraBottom=0 时，Epi 的位置和大小如图 ??所示。



图 3: Epi 位置和大小示意图

Epi 对应的菱形切过一个矩形，其宽为 finWidth，上下两条宽的位置分别位于 Active Fin 的上表面和下表面。epiGrowExtraTop 和 epiGrowExtraBottom 分别表示矩形上面那条宽向上平移的距离和下面那条宽向下平移的距离。

1. epiGrowExtraTop 和 epiGrowExtraBottom 校准

   从 TEM 图中可以看出 epiGrowExtraTop = 0nm，epiGrowExtraBottom = -12nm。

2. epiOuterClipDistanceSide 和 epiAspectRatio 校准

   将 TEM 图导入 ImageJ，并绘制辅助线，如图 ??所示。



图 4: TEM 图导入 ImageJ

以 51nm 为基准，可测量出菱形长度为 47.44nm，宽度为 39.99nm，Epi 宽度为 32.36nm。由此可计算出：

$$\text{epiAspectRatio} = \frac{\text{菱形宽度}}{\text{菱形长度}} = 0.843$$

$$\text{epiOuterClipDistanceSide} = \frac{\text{菱形宽度} - \text{Epi 宽度}}{2} = 3.81\text{nm}$$

3. epiOuterClipDistanceTop 校准

   从图中直接量的话可能会有较大误差，这里借助 GTS 来完成。

   现在 GTS 中设置 epiOuterClipDistanceTop 为 0，create device 之后测量出 Epi 上顶点到 Active Fin 底部的距离，再与 51nm 作差，即得到需要切掉的长度。

   用此方法可以得到 epiOuterClipDistanceTop=3.21nm。

4. epiOuterClipDistanceBottom 校准

   由于 Epi 底部和 Fin 融合，这个参数可设为 0。

2.4 金属形貌校准

1. CT 侧壁倾角（ContactAngleDeg）和 contactBottomBarrierThickness 校准

   可从图 **??**中直接测量出：

   ContactAngleDeg = 0，contactBottomBarrierThickness = 1.33nm。

2. CT 高度校准

   从图 **??**中可测量出 CT 高度 =31.18nm。

   structure 中没有直接与 CT 高度对应的参数,需要通过调节 metal0Thickness 来校准。

   校准方式类似 epiOuterClipDistanceTop：先采用默认值，create device 后测量出相应的 CT 高度，再与 31.18nm 做差，就得到了 metal0Thickness 需要变化的值。

   用此方法可以得到 metal0Thickness = 15.86nm。

2.5 Gate Spacer 初步校准

- 根据已经校准的栅节距 $CGP = 57\,\text{nm}$、金属栅（MG）的物理栅长 $L_{\text{phys}} = 20\,\text{nm}$ 和 CT 宽度 $= 16\,\text{nm}$，通过公式计算 Gate Spacer 厚度：

$$\text{spacerLengthN} = \frac{CGP - MG - CT}{2}$$



图 5: Gate Spacer 截面图

highKThickness	1.5e-9 m
spacerLengthN	1.05e-8 m
epiGrowExtraTopN	0.0 m

图 6: Gate Spacer 参数

3 总结

本实验完成了 7nm n 型 FinFET 的几何建模与初步校准。通过逐项调节 Fin 的高度与侧壁倾角、Epi 外延层的宽度与菱形倾角、CT 的高度以及 gate spacer 的宽度，仿真模型在主要几何特征（高度、宽度、倾角）上已与 TEM 参考图达到良好一致。

已将最终确定的一套几何参数保存为 ipds 文件，以便复现与后续电学仿真使用。形貌误差的主要来源还有 IL/HighK 薄层厚度的测量不确定性，因此后续需通过 IV/CV 特性拟合来精调这些薄层参数以进一步提升模型的准确性。

总之，本次几何校准为后续电学性能仿真与器件优化提供了可重复的基础模型和初始参数集，为下一步进行电学仿真与性能分析奠定了坚实的基础。