

Universidade de Brasília Faculdade UnB Gama - FGA

Curso: Engenharias

Disciplina: Teoria de Eletrônica Digital 1 (2022/1)

Assunto: Simulado (turma Manhã e Tarde) - 03/02/2023

Professor: Renato Vilela Lopes

1101

Nome: Matrícula:

A .~	4
()IIIestan	-
Questão	_

2 pontos

Considerando a função $S = A \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot B \cdot \overline{D} + A \cdot \overline{B} \cdot D + \overline{A} \cdot \overline{C} \cdot D$, onde o bit A é o mais significativo e o bit D é o menos significativo, **assinale a alternativa correta** que representa a implementação desta função utilizando um, e apenas um, circuito multiplexador de 8 canais e mais uma porta lógica adicional.

- (A) Entradas de seleção = A, B e C e as seguintes ligações nos canais de entrada:
 - I0 = I5 = D e $I3 = I6 = \overline{D}$ e I1 = I7 = 0 e I2 = I4 = 1
- (B) Entradas de seleção = A, B e C e as seguintes ligações nos canais de entrada:
 - $I0 = I5 = \overline{D}$ e I3 = I6 = D e I1 = I7 = 1 e I2 = I4 = 0
- © Entradas de seleção = A, B e C e as seguintes ligações nos canais de entrada:

$$I0 = I1 = I2 = 0$$
 e $I3 = I4 = I5 = I6 = I7 = 1$

D Entradas de seleção = A, B e C e as seguintes ligações nos canais de entrada:

$$I0 = D$$
 e $I1 = \overline{D}$ e $I2 = I3 = I4 = I5 = I6 = I7 = 1$

(E) Entradas de seleção = D, B e C e as seguintes ligações nos canais de entrada:

$$I0 = D$$
 e $I1 = \overline{D}$ e $I2 = I3 = I4 = I5 = I6 = I7 = 1$

Questão 2

2 poni

Considerando os componentes listados na Tabela 1, selecione os componentes de forma que o circuito contador da Figura abaixo funcione corretamente com um sinal de clock de 20 MHz e **tenha o menor custo final possível**. **PRE-ENCHA A TABELA** com os componentes especificados e com o cálculo do custo final do circuito. OBS – Você precisa selecionar somente um tipo de Flip-Flop, ou seja, não pode misturar modelos diferentes de CI. Além disso, considere que em cada CI existe apenas um flip-flop e uma AND (com a quantidade de portas de entrada necessárias) implementado.





Tabela I – Lista de componentes disponivel para montagem do circuito da Figura acima.								
	FF JK - 1	FF JK - 2	FF JK - 3	FF JK - 4	AND -1	AND-2		
Tempo de setup (ns)	10	20	20	20				
Tempo de <u>hold</u> (ns)	10	5	0	0				
$t_{PLH} = t_{PHL} (ns)$	40	30	50	5	30	60		
f _{MAX} do <u>Clock</u> (MHZ)	30	30	30	30				
Custo (R\$)	1,00	2,00	3,00	4,00	1,00	1,05		
Demais parâmetros relevantes são iguais para todos os modelos de FF								
e atendem as especificações do projeto.								
Flip – Flop Selecionado								
Porta AND								
Custo Final do circuito (R\$)								

Questão 3

3 pontos

Considerando o circuito mostrado na Figura abaixo, onde o Flip-Flop C é o bit mais significativo e o Flip-Flop A é o menos significativo, responda as questões:

- (A) Desenhe o diagrama de transição de estados;
- (B) Qual o módulo deste contador?



Questão 4

3 pontos

Utilizando um flip-flop J-K e um flip-flop D, projete um contador síncrono de módulo 4 ou módulo 3, conforme o valor de uma variável de controle C, isto é, se C=0 o contador é de módulo 4 e a sequência de contagem é 0-3-1-2, mas se C=1 o contador é de módulo 3 com sequência de contagem 0-1-3. Considere que os estados indefinidos do contador de módulo 3 irão para o estado 00. Além disso, considere o flip-flop J-K como o bit mais significativo do contador e o nomeie com a variável B e o flip-flop D como o menos significativo e o nomeie com a variável A. No projeto não é permitido à utilização das entradas assíncronas dos flip-flops e no desenvolvimento do seu projeto desenhe o diagrama de transição de estados e apresente a tabela de ESTADO ATUAL / PRÓXIMO ESTADO. **O circuito obtido deve ser o mais simples possível.**

página 1 de 1